一種防閂鎖型電源鉗位esd保護(hù)電路的制作方法
【專利摘要】本發(fā)明涉及一種防閂鎖型電源鉗位ESD保護(hù)電路，涉及集成電路芯片靜電放電保護(hù)設(shè)計(jì)的【技術(shù)領(lǐng)域】。本發(fā)明公開(kāi)的防閂鎖型電源鉗位ESD保護(hù)電路包括瞬態(tài)觸發(fā)模塊、直流電壓探測(cè)模塊以及泄放晶體管。本發(fā)明提出的防閂鎖型電源鉗位ESD保護(hù)電路其泄放晶體管的觸發(fā)由瞬態(tài)觸發(fā)模塊實(shí)現(xiàn)，其泄放晶體管開(kāi)啟狀態(tài)的維持由直流電壓探測(cè)模塊實(shí)現(xiàn)，本發(fā)明提出的防閂鎖型電源鉗位ESD保護(hù)電路如果被高頻噪聲誤觸發(fā)，會(huì)在很短的時(shí)間后自動(dòng)脫離誤觸發(fā)狀態(tài)，有效防止閂鎖現(xiàn)象的發(fā)生。
【專利說(shuō)明】—種防閂鎖型電源鉗位ESD保護(hù)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路芯片靜電放電(Electronic Static Discharge,ESD)保護(hù)【技術(shù)領(lǐng)域】，特別涉及一種防閂鎖型電源鉗位ESD保護(hù)電路。

【背景技術(shù)】
[0002]集成電路芯片的防靜電沖擊設(shè)計(jì)是半導(dǎo)體業(yè)界關(guān)于可靠性設(shè)計(jì)的重點(diǎn)和難點(diǎn)。伴隨著半導(dǎo)體工藝的進(jìn)步，芯片的操作電壓不斷下降，半導(dǎo)體器件的擊穿電壓也不斷減小，這些事實(shí)使得芯片的片上ESD保護(hù)設(shè)計(jì)變得越發(fā)的困難。如何在更窄的設(shè)計(jì)窗口內(nèi)設(shè)計(jì)合理的全芯片ESD保護(hù)方案是先進(jìn)工藝下ESD保護(hù)設(shè)計(jì)的主要關(guān)注點(diǎn)。
[0003]電源鉗位ESD保護(hù)電路是全芯片ESD保護(hù)策略不可缺少的組成部分，電源鉗位ESD保護(hù)電路首先是電源線到地線之間發(fā)生ESD沖擊時(shí)，電荷的直接泄放通路，同時(shí)也是其它管腳之間發(fā)生ESD沖擊時(shí)，電荷泄放通路的重要組成部分。因此，有效的電源鉗位ESD保護(hù)電路設(shè)計(jì)是全芯片ESD策略是否成功的關(guān)鍵。
[0004]ESD保護(hù)設(shè)計(jì)通常要求保護(hù)結(jié)構(gòu)具有較大的電流泄放能力，在整個(gè)ESD沖擊發(fā)生期間，保護(hù)結(jié)構(gòu)被要求一直處于開(kāi)啟狀態(tài)，以此確保芯片功能電路的安全。電源鉗位ESD保護(hù)電路通常通過(guò)電源線上脈沖的瞬態(tài)特性來(lái)判別沖擊是否為ESD脈沖，然后觸發(fā)泄放器件并維持其開(kāi)啟狀態(tài)。在芯片的實(shí)際應(yīng)用中，很多并不是ESD沖擊的高頻噪聲卻有著跟ESD沖擊相同的瞬態(tài)特性，這些高頻噪聲會(huì)觸發(fā)電源鉗位ESD保護(hù)電路中的泄放器件，并使之處于開(kāi)啟狀態(tài)，造成閂鎖問(wèn)題。閂鎖現(xiàn)象會(huì)造成集成電路芯片的失效，如何防止閂鎖現(xiàn)象的發(fā)生是電源鉗位ESD保護(hù)電路設(shè)計(jì)面臨的又一大難題。
[0005]另外，電源鉗位ESD保護(hù)電路在芯片正常工作時(shí)應(yīng)該有較小的漏電，否則，電源鉗位ESD保護(hù)電路在芯片正常工作時(shí)漏電較大首先會(huì)帶來(lái)不必要的功率損耗，其次還會(huì)影響電源線上信號(hào)的完整性。


【發(fā)明內(nèi)容】

[0006](一 )要解決的技術(shù)問(wèn)題
[0007]本發(fā)明要解決的技術(shù)問(wèn)題就是如何在先進(jìn)的集成電路工藝下，合理設(shè)計(jì)電源鉗位ESD保護(hù)電路，使其能夠滿足先進(jìn)工藝下ESD防護(hù)窗口的要求，同時(shí)具有防閂鎖的能力。
[0008]( 二 )技術(shù)方案
[0009]為了解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種防閂鎖型電源鉗位ESD保護(hù)電路，包括:瞬態(tài)觸發(fā)模塊、直流電壓探測(cè)模塊以及泄放晶體管；
[0010]所述瞬態(tài)觸發(fā)模塊包括:PM0S晶體管Mp2，NMOS晶體管Mn2, NMOS晶體管Mfbl,電阻Rl以及電容C ;所述PMOS晶體管Mp2的柵極與所述NMOS晶體管Mn2的柵極相連，所述NMOS晶體管Mn2的源極接地,所述NMOS晶體管Mn2的漏極與所述PMOS晶體管Mp2的漏極相連,所述PMOS晶體管Mp2的源極與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfbl的源極接地，所述NMOS晶體管Mfbi的漏極與所述PMOS晶體管Mp2的柵極相連，所述電阻R1的一端與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R1的另一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的另一端接地；
[0011]所述直流電壓探測(cè)模塊包括:PM0S晶體管Mpl，NMOS晶體管Mfb,電阻R，電阻Rg以及二極管D1、二極管D2、二極管D3與二極管D4 ;所述PMOS晶體管Mpl的柵極與所述NMOS晶體管Mfb的漏極相連，所述PMOS晶體管Mpl的源極與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述PMOS晶體管Mpl的漏極與所述電阻Rg的一端相連，所述PMOS晶體管Mpl的漏極還與所述NMOS晶體管Mfbl的柵極相連，所述電阻Rg的另一端接地，所述電阻R的一端與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R的另一端與依次正向串聯(lián)的所述二極管D1、二極管D2、二極管D3與二極管D4連接，所述二極管D4的陰極接地，所述電阻R的另一端還與所述PMOS晶體管Mpl的柵極相連，所述NMOS晶體管Mfb的柵極與所述NMOS晶體管Mfbl的柵極相連；
[0012]所述泄放晶體管為NMOS晶體管Mbig,其柵極與所述PMOS晶體管Mp2的漏極相連,其源級(jí)接地，其漏極與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源線Vdd相連。
[0013]優(yōu)選地，所述瞬態(tài)觸發(fā)模塊用于探測(cè)電源線上的脈沖是否為ESD脈沖，若為ESD脈沖，則觸發(fā)泄放晶體管，若不為ESD脈沖，則不觸發(fā)泄放晶體管。
[0014]優(yōu)選地，所述直流電壓探測(cè)模塊用于根據(jù)電源線上脈沖的幅值來(lái)判定電源線上是否發(fā)生過(guò)壓現(xiàn)象，若發(fā)生過(guò)壓現(xiàn)象，則向所述瞬態(tài)觸發(fā)模塊發(fā)出有效信號(hào)，維持泄放晶體管的開(kāi)啟狀態(tài)，若不發(fā)生過(guò)壓現(xiàn)象，則不向瞬態(tài)觸發(fā)模塊發(fā)出維持泄放晶體管開(kāi)啟狀態(tài)的有效信號(hào)。
[0015]優(yōu)選地，所述泄放晶體管，用于在ESD事件的瞬態(tài)和直流條件都滿足時(shí)，完全觸發(fā)進(jìn)入開(kāi)啟狀態(tài)，完成靜電電荷的泄放，保證芯片內(nèi)部電路的安全。
[0016](三)有益效果
[0017]本發(fā)明的防閂鎖型電源鉗位ESD保護(hù)電路通過(guò)瞬態(tài)觸發(fā)模塊觸發(fā)泄放晶體管，使得保護(hù)電路在ESD事件下能快速的轉(zhuǎn)入開(kāi)啟狀態(tài)，同時(shí)，在本發(fā)明提出的保護(hù)電路中，泄放晶體管的開(kāi)啟狀態(tài)由直流電壓探測(cè)模塊維持，這樣即使保護(hù)電路被高頻噪聲誤觸發(fā)，經(jīng)過(guò)一段較小的延遲后，泄放晶體管會(huì)自動(dòng)脫離誤觸發(fā)的狀態(tài)，有效防止閂鎖現(xiàn)象的發(fā)生。

【專利附圖】

【附圖說(shuō)明】
[0018]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0019]圖1:是按照本發(fā)明一種實(shí)施方式的防閂鎖型電源鉗位ESD保護(hù)電路結(jié)構(gòu)示意圖；
[0020]圖2:是圖1所示電路的直流開(kāi)啟和關(guān)斷電壓以及正常偏置時(shí)的漏電的仿真結(jié)果示意圖；
[0021]圖3:是圖1所示電路在瞬態(tài)ESD事件下，泄放晶體管柵壓隨時(shí)間變化的仿真結(jié)果示意圖；
[0022]圖4:是圖1所示電路在瞬態(tài)高頻噪聲事件下，泄放晶體管柵壓隨時(shí)間變化的仿真結(jié)果示意圖。

【具體實(shí)施方式】
[0023]下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。
[0024]本發(fā)明提供一種防閂鎖型電源鉗位ESD保護(hù)電路，包括:瞬態(tài)觸發(fā)模塊、直流電壓探測(cè)模塊以及泄放晶體管，泄放晶體管表示具有大電流泄放能力的場(chǎng)效應(yīng)晶體管；
[0025]所述瞬態(tài)觸發(fā)模塊用于探測(cè)電源線上的脈沖是否為ESD脈沖，若為ESD脈沖，則觸發(fā)泄放晶體管，若不為ESD脈沖，則不觸發(fā)泄放晶體管；
[0026]所述直流電壓探測(cè)模塊用于根據(jù)電源線上脈沖的幅值來(lái)判定電源線上是否發(fā)生過(guò)壓現(xiàn)象，若發(fā)生過(guò)壓現(xiàn)象，則向所述瞬態(tài)觸發(fā)模塊發(fā)出有效信號(hào)，維持泄放晶體管的開(kāi)啟狀態(tài)，若不發(fā)生過(guò)壓現(xiàn)象，則不向瞬態(tài)觸發(fā)模塊發(fā)出維持泄放晶體管開(kāi)啟狀態(tài)的有效信號(hào);
[0027]所述泄放晶體管，用于在ESD事件的瞬態(tài)和直流條件都滿足時(shí)，完全觸發(fā)進(jìn)入開(kāi)啟狀態(tài)，完成靜電電荷的泄放，保證芯片內(nèi)部電路的安全。
[0028]圖1所示是按照本發(fā)明的一種防閂鎖型電源鉗位ESD保護(hù)電路結(jié)構(gòu)示意圖；
[0029]其中，所述瞬態(tài)觸發(fā)模塊包括:PM0S晶體管Mp2，NMOS晶體管Mn2，NMOS晶體管Mfbl,電阻Rl以及電容C ;所述PMOS晶體管Mp2的柵極與所述NMOS晶體管Mn2的柵極相連，所述NMOS晶體管Mn2的源極接地，所述NMOS晶體管Mn2的漏極與所述PMOS晶體管Mp2的漏極相連，所述PMOS晶體管Mp2的源極與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfbl的源極接地，所述NMOS晶體管Mfbl的漏極與所述PMOS晶體管Mp2的柵極相連，所述電阻R1的一端與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R1的另一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的另一端接地；
[0030]所述直流電壓探測(cè)模塊包括:PM0S晶體管Mpl，NMOS晶體管Mfb,電阻R，電阻Rg以及二極管D1、二極管D2、二極管D3與二極管D4 ;所述PMOS晶體管Mpl的柵極與所述NMOS晶體管Mfb的漏極相連，所述PMOS晶體管Mpl的源極與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述PMOS晶體管Mpl的漏極與所述電阻Rg的一端相連，所述PMOS晶體管Mpl的漏極還與所述NMOS晶體管Mfbl的柵極相連，所述電阻Rg的另一端接地，所述電阻R的一端與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R的另一端與依次正向串聯(lián)的所述二極管D1、二極管D2、二極管D3與二極管D4連接，所述二極管D4的陰極接地，所述電阻R的另一端還與所述PMOS晶體管Mpl的柵極相連，所述NMOS晶體管Mfb的柵極與所述NMOS晶體管Mfbl的柵極相連；
[0031]所述泄放晶體管為NMOS晶體管Mbig,其柵極與所述PMOS晶體管Mp2的漏極相連,其源級(jí)接地，其漏極與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源線Vdd相連。
[0032]本實(shí)施例針對(duì)65nm的集成電路工藝，芯片內(nèi)部器件的擊穿電壓為6.0V,電源線上的正常操作電壓為2.5V。
[0033]圖2展示了本發(fā)明提出的防閂鎖型電源鉗位ESD保護(hù)電路的開(kāi)啟電壓和關(guān)斷電壓的直流仿真結(jié)果。從圖2可以看出:保護(hù)電路的開(kāi)啟電壓為5.0V，能夠在內(nèi)部器件受到損害之前有效的被觸發(fā)，保護(hù)電路的關(guān)斷電壓為4.0V，大于芯片的正常操作電壓，且留有足夠的余量，保證了保護(hù)電路具有防穩(wěn)態(tài)閂鎖的能力。同時(shí)，從圖2中還可以看出:保護(hù)電路在
2.5V的直流偏置下，漏電為37.4nA，符合業(yè)界對(duì)ESD保護(hù)結(jié)構(gòu)漏電的要求，在芯片正常工作時(shí)，不會(huì)對(duì)信號(hào)的完整性帶來(lái)影響。值得一提的是:本發(fā)明所提出的防閂鎖型電源鉗位ESD保護(hù)電路的觸發(fā)電壓可以通過(guò)圖1中電阻Rg阻值的變化來(lái)調(diào)整，關(guān)斷電壓可以通過(guò)圖1中晶體管Mfb寬長(zhǎng)比的變化來(lái)調(diào)整，因此保護(hù)電路能夠適應(yīng)不同的工藝和操作電壓，在不同的ESD防護(hù)窗口的約束下都能提供有效的ESD防護(hù)。
[0034]本發(fā)明所提出的防閂鎖型電源鉗位ESD保護(hù)電路一旦探測(cè)到有瞬態(tài)ESD事件在電源線Vdd上發(fā)生，泄放晶體管會(huì)第一時(shí)間被觸發(fā)，若此瞬態(tài)脈沖的幅值達(dá)到了過(guò)壓的范圍，直流電壓探測(cè)模塊會(huì)給出有效信號(hào)，觸發(fā)晶體管Mfbl，維持泄放晶體管的開(kāi)啟狀態(tài)。
[0035]圖3所示為泄放晶體管柵壓在一上升時(shí)間為10ns、脈沖幅值為7.0V的ESD脈沖下的響應(yīng)，由圖2所示的直流仿真結(jié)果可知:本實(shí)施例中，5.0V是區(qū)別ESD脈沖電壓幅值條件的臨界值，因此，圖3所用到的脈沖滿足ESD沖擊的瞬態(tài)和電壓幅值判別條件，所以泄放晶體管的柵壓很快被觸發(fā)到高電平，并在整個(gè)ESD事件期間都維持在高電平的狀態(tài)。
[0036]圖4模擬的是保護(hù)電路在瞬態(tài)噪聲事件下的響應(yīng)，如圖所示，瞬態(tài)噪聲電壓具有跟ESD事件相同的瞬態(tài)特性，但是其脈沖幅值卻跟正常操作電壓相同。在這樣一個(gè)噪聲事件下，泄放晶體管的柵壓只有一個(gè)短暫的響應(yīng)，響應(yīng)時(shí)間在30ns左右，并未發(fā)生閂鎖現(xiàn)象。
[0037]本發(fā)明提出的防閂鎖型電源鉗位ESD保護(hù)電路利用瞬態(tài)觸發(fā)模塊來(lái)觸發(fā)泄放晶體管，比之于傳統(tǒng)的利用直流電壓探測(cè)模塊來(lái)觸發(fā)泄放晶體管的設(shè)計(jì)方案有在ESD事件下更快的反應(yīng)速度。同時(shí)，本發(fā)明提出的防閂鎖型電源鉗位ESD保護(hù)電路利用直流電壓探測(cè)模塊來(lái)維持泄放晶體管的開(kāi)啟比之于傳統(tǒng)的泄放晶體管開(kāi)啟自維持的設(shè)計(jì)方案有防止閂鎖現(xiàn)象發(fā)生的優(yōu)勢(shì)。
[0038]以上實(shí)施方式僅用于說(shuō)明本發(fā)明，而非對(duì)本發(fā)明的限制。盡管參照實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，對(duì)本發(fā)明的技術(shù)方案進(jìn)行各種組合、修改或者等同替換，都不脫離本發(fā)明技術(shù)方案的精神和范圍，均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種防閂鎖型電源鉗位ESD保護(hù)電路，包括:瞬態(tài)觸發(fā)模塊、直流電壓探測(cè)模塊以及泄放晶體管； 其特征在于，所述瞬態(tài)觸發(fā)模塊包括=PMOS晶體管Mp2，NMOS晶體管Mn2，NMOS晶體管Mfbl,電阻Rl以及電容C ;所述PMOS晶體管Mp2的柵極與所述NMOS晶體管Mn2的柵極相連，所述NMOS晶體管Mn2的源極接地，所述NMOS晶體管Mn2的漏極與所述PMOS晶體管Mp2的漏極相連，所述PMOS晶體管Mp2的源極與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfbl的源極接地，所述NMOS晶體管Mfbl的漏極與所述PMOS晶體管Mp2的柵極相連，所述電阻R1的一端與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R1的另一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的另一端接地； 所述直流電壓探測(cè)模塊包括=PMOS晶體管Mpl，NMOS晶體管Mfb,電阻R，電阻Rg以及二極管D1、二極管D2、二極管D3與二極管D4 ;所述PMOS晶體管Mpl的柵極與所述NMOS晶體管Mfb的漏極相連，所述PMOS晶體管Mpl的源極與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述PMOS晶體管Mpl的漏極與所述電阻Rg的一端相連，所述PMOS晶體管Mpl的漏極還與所述NMOS晶體管Mfbl的柵極相連，所述電阻Rg的另一端接地，所述電阻R的一端與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R的另一端與依次正向串聯(lián)的所述二極管D1、二極管D2、二極管D3與二極管D4連接，所述二極管D4的陰極接地，所述電阻R的另一端還與所述PMOS晶體管Mpl的柵極相連，所述NMOS晶體管Mfb的柵極與所述NMOS晶體管Mfbl的柵極相連； 所述泄放晶體管為NMOS晶體管Mbig,其柵極與所述PMOS晶體管Mp2的漏極相連，其源級(jí)接地，其漏極與所述防閂鎖型電源鉗位ESD保護(hù)電路的電源線Vdd相連。
2.根據(jù)權(quán)利要求1所述的防閂鎖型電源鉗位ESD保護(hù)電路，其特征在于，所述瞬態(tài)觸發(fā)模塊用于探測(cè)電源線上的脈沖是否為ESD脈沖，若為ESD脈沖，則觸發(fā)泄放晶體管，若不為ESD脈沖，則不觸發(fā)泄放晶體管。
3.根據(jù)權(quán)利要求1所述的防閂鎖型電源鉗位ESD保護(hù)電路，其特征在于，所述直流電壓探測(cè)模塊用于根據(jù)電源線上脈沖的幅值來(lái)判定電源線上是否發(fā)生過(guò)壓現(xiàn)象，若發(fā)生過(guò)壓現(xiàn)象，則向所述瞬態(tài)觸發(fā)模塊發(fā)出有效信號(hào)，維持泄放晶體管的開(kāi)啟狀態(tài)，若不發(fā)生過(guò)壓現(xiàn)象，則不向瞬態(tài)觸發(fā)模塊發(fā)出維持泄放晶體管開(kāi)啟狀態(tài)的有效信號(hào)。
4.根據(jù)權(quán)利要求1所述的防閂鎖型電源鉗位ESD保護(hù)電路，其特征在于，所述泄放晶體管，用于在ESD事件的瞬態(tài)和直流條件都滿足時(shí)，完全觸發(fā)進(jìn)入開(kāi)啟狀態(tài)，完成靜電電荷的泄放，保證芯片內(nèi)部電路的安全。
【文檔編號(hào)】H02H9/04GK104242285SQ201410461417
【公開(kāi)日】2014年12月24日 申請(qǐng)日期:2014年9月11日 優(yōu)先權(quán)日:2014年9月11日
【發(fā)明者】王源, 陸光易, 曹健, 賈嵩, 張興 申請(qǐng)人:北京大學(xué)