電源電路及其控制方法
【專(zhuān)利摘要】本發(fā)明涉及電源電路及其控制方法。根據(jù)本發(fā)明的一種實(shí)施例的電源電路包含：電壓源；用于使輸入電壓升壓的電壓控制電路；以及用于將至少一個(gè)電壓源連接至一個(gè)電壓控制電路的電壓源連接開(kāi)關(guān)。例如，電壓源連接開(kāi)關(guān)將電壓源當(dāng)中具有比預(yù)定的參考電壓低的電壓的電壓源連接至電壓控制電路，并且將電壓源當(dāng)中具有等于或高于預(yù)定的參考電壓的電壓的電壓源連接至電壓控制電路。
【專(zhuān)利說(shuō)明】電源電路及其控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電源電路及其控制方法，并且更特別地涉及包含例如多個(gè)電壓源的電源電路及其控制方法。
【背景技術(shù)】
[0002]近年來(lái)，用于將環(huán)境能量(例如，光能、振動(dòng)能、熱能和無(wú)線(xiàn)電波(電磁波))轉(zhuǎn)換成電力的能量收集技術(shù)正受到越來(lái)越多的關(guān)注。能量收集技術(shù)的使用消除了對(duì)在電子設(shè)備內(nèi)安裝電池的需要，并且增強(qiáng)電子設(shè)備的用戶(hù)友好性。
[0003]日本未經(jīng)審核的專(zhuān)利申請(qǐng)公開(kāi)N0.H11-273747公開(kāi)了與電池組相關(guān)的一項(xiàng)技術(shù)，該技術(shù)允許對(duì)多個(gè)電池的個(gè)體狀態(tài)進(jìn)行檢查。日本專(zhuān)利N0.2959657公開(kāi)了與電子設(shè)備相關(guān)的一項(xiàng)技術(shù)，該技術(shù)允許多個(gè)電池的更高自由度來(lái)實(shí)現(xiàn)提高的電池工作效率。
【發(fā)明內(nèi)容】
[0004]在使用能量收集技術(shù)時(shí)，由單個(gè)電壓源獲得的電壓是極小的。因此，需要電壓控制電路(升壓電路)將電壓源的電壓升至能夠驅(qū)動(dòng)電子設(shè)備的電壓。此外，由于通過(guò)使用能量收集技術(shù)的單個(gè)電壓源獲得的電力是小的，因而有必要提供多個(gè)電壓源來(lái)驅(qū)動(dòng)電子設(shè)備并聚集由電壓源獲得的電力。
[0005]但是，如果該多個(gè)電壓源各自設(shè)置有電壓控制電路，則電源電路的電路面積會(huì)增力口。另一方面，如果由多個(gè)電壓源共用單個(gè)電壓控制電路以便減小電路面積，則電壓源的輸出電壓不是恒定的，并從而發(fā)生電力損耗，這會(huì)導(dǎo)致電力無(wú)法被有效地從電壓源中提取出的問(wèn)題。
[0006]待解決的其他問(wèn)題以及本發(fā)明的新特征通過(guò)下面的描述和附圖將變得清楚。
[0007]本發(fā)明的第一方面是一種電源電路，包括:N(N彡3)個(gè)電壓源；用于使輸入電壓升壓的第一電壓控制電路及第二電壓控制電路；以及用于將該N個(gè)電壓源中的至少一個(gè)連接至第一電壓控制電路及第二電壓控制電路之一的電壓源連接開(kāi)關(guān)。
[0008]在根據(jù)第一方面的電源電路中，第一電壓控制電路及第二電壓控制電路以及電壓源連接開(kāi)關(guān)形成于芯片上。第一電壓控制電路和電壓源連接開(kāi)關(guān)經(jīng)由形成于芯片之外的第一絲線(xiàn)相互連接。第二電壓控制電路和電壓源連接開(kāi)關(guān)經(jīng)由形成于芯片之外的第二絲線(xiàn)相互連接。
[0009]本發(fā)明的第二方面是一種用于控制電源電路的方法，包括:監(jiān)測(cè)N個(gè)電壓源中的每個(gè)電壓源的電壓；并且根據(jù)該N個(gè)電壓源中的每個(gè)電壓源的電壓將該N個(gè)電壓源中的至少一個(gè)連接至第一電壓控制電路及第二電壓控制電路之一。
[0010]根據(jù)上述方面，可以提供能夠從每個(gè)電壓源中有效地提取出電力的電源電路及其控制方法。
【專(zhuān)利附圖】
【附圖說(shuō)明】
[0011]上述及其他方面、優(yōu)點(diǎn)和特征通過(guò)下面結(jié)合附圖進(jìn)行的關(guān)于某些實(shí)施例的描述將變得更加清楚，在附圖中:
[0012]圖1是示出根據(jù)第一實(shí)施例的電源電路的框圖；
[0013]圖2是示出包括根據(jù)第一實(shí)施例的電源電路的電壓源連接開(kāi)關(guān)的實(shí)例的框圖；
[0014]圖3是示出電壓源連接開(kāi)關(guān)的具體實(shí)例的電路圖；
[0015]圖4是示出包含于根據(jù)第一實(shí)施例的電源電路內(nèi)的電壓控制電路的實(shí)例的電路圖；
[0016]圖5是不出包含于根據(jù)第一實(shí)施例的電源電路內(nèi)的電壓源切換電路的實(shí)例的框圖；
[0017]圖6是示出電壓源切換電路的具體實(shí)例的電路圖；
[0018]圖7是示出包含于根據(jù)第一實(shí)施例的電源電路內(nèi)的電壓監(jiān)測(cè)電路的實(shí)例的示意圖；
[0019]圖8是示出根據(jù)第一實(shí)施例的電源電路的操作的時(shí)序圖；
[0020]圖9是示出根據(jù)第一實(shí)施例的電源電路的操作實(shí)例的框圖；
[0021]圖10是示出根據(jù)一個(gè)比較例的電源電路的操作實(shí)例的框圖；
[0022]圖11是示出根據(jù)第二實(shí)施例的電源電路的框圖；
[0023]圖12是示出根據(jù)第二實(shí)施例的電源電路的操作的時(shí)序圖；
[0024]圖13是示出根據(jù)第二實(shí)施例的電源電路的操作實(shí)例的框圖；
[0025]圖14是示出根據(jù)第三實(shí)施例的電源電路的配置實(shí)例的示意圖；
[0026]圖15是示出根據(jù)一個(gè)比較例的電源電路的示意圖；
[0027]圖16是示出包含于根據(jù)第三實(shí)施例的電源電路內(nèi)的焊盤(pán)的布局實(shí)例的示意圖；
[0028]圖17是示出包含于根據(jù)第三實(shí)施例的電源電路內(nèi)的焊盤(pán)的布局實(shí)例的示意圖；
[0029]圖18是示出包含于根據(jù)第三實(shí)施例的電源電路內(nèi)的焊盤(pán)的布局實(shí)例的示意圖；
[0030]圖19是示出根據(jù)第四實(shí)施例的電源電路的一個(gè)實(shí)例的框圖；
[0031]圖20是示出在RF-DC轉(zhuǎn)換電路的輸出電壓和輸出功率之間的關(guān)系的圖表；
[0032]圖21是示出根據(jù)第四實(shí)施例的電源電路的另一個(gè)實(shí)例的框圖；
[0033]圖22是示出根據(jù)第四實(shí)施例的電源電路的又一個(gè)實(shí)例的框圖；以及
[0034]圖23是示出根據(jù)第四實(shí)施例的電源電路的再一個(gè)實(shí)例的框圖。
【具體實(shí)施方式】
[0035]<第一實(shí)施例>
[0036]下面將附圖參照來(lái)描述第一實(shí)施例。
[0037]圖1是示出根據(jù)第一實(shí)施例的電源電路I的框圖。如圖1所示，根據(jù)第一實(shí)施例的電源電路I包含電壓源11_1至11_5、電壓源連接開(kāi)關(guān)13、電壓控制電路14_1和14_2、電壓源切換電路16、電壓監(jiān)測(cè)電路17、控制電路18和時(shí)鐘發(fā)生電路20。電源電路I給負(fù)載電路15供電。
[0038]電壓源11_1至11_5分別生成供電電壓Vl至V5，并且將所生成的供電電壓Vl至V5輸出到電壓源連接開(kāi)關(guān)13和電壓源切換電路16兩者。電壓源11_1至11_5各自通過(guò)使用能量收集技術(shù)來(lái)生成供電電壓(電力)。例如，電壓源11_1至11_5各自將環(huán)境能量(例如，光、振動(dòng)能、熱能和無(wú)線(xiàn)電波(電磁波))轉(zhuǎn)換成電力。
[0039]例如，在將光能轉(zhuǎn)換成電力的情形中，可以使用光電轉(zhuǎn)換元件(太陽(yáng)能電池)。在將振動(dòng)能轉(zhuǎn)換成電力的情形中，可以使用壓電元件。在將熱能轉(zhuǎn)換成電力的情形中，可以使用熱電元件(珀?duì)柼?Peltier element))。在將無(wú)線(xiàn)電波轉(zhuǎn)換成電力的情形中，可以使用例如包含天線(xiàn)和整流元件的電路(整流天線(xiàn))。當(dāng)使用能量收集技術(shù)時(shí)，由單個(gè)電壓源來(lái)獲得的電壓是極小的。例如，當(dāng)電磁波被轉(zhuǎn)換成電力時(shí)，可獲得大約0.1?0.2V的供電電壓。
[0040]在將無(wú)線(xiàn)電波轉(zhuǎn)換成電力的情形中，為了轉(zhuǎn)換多個(gè)頻段的無(wú)線(xiàn)電波，可以提供與各個(gè)頻段對(duì)應(yīng)的電壓源11_1至11_5(即，用于接收各個(gè)頻段的無(wú)線(xiàn)電波的電壓源11_1至11_5)。本文所描述的術(shù)語(yǔ)“預(yù)定頻段”指的是其中許多類(lèi)型的無(wú)線(xiàn)電波可以被使用的頻段(即，高能頻段)，例如，用于移動(dòng)電話(huà)的頻段、用于無(wú)線(xiàn)LAN的頻段，或者用于數(shù)字地面廣播的頻段。因而，當(dāng)使用不同頻段的無(wú)線(xiàn)電波時(shí)，通過(guò)電壓源11_1至11_5所獲得的供電電壓可以根據(jù)頻段而改變。
[0041]電壓源連接開(kāi)關(guān)13切換每個(gè)電壓源11_1至11_5與每個(gè)電壓控制電路14_1和14_2之間的連接狀態(tài)。特別地，電壓源連接開(kāi)關(guān)13切換三種連接狀態(tài)，S卩，其中電壓源11_n(l彡η彡5)與電壓控制電路14_1連接的狀態(tài)，其中電壓源11_η與電壓控制電路14_2連接的狀態(tài)，以及其中電壓源11_η(1 < η < 5)與電壓控制電路14_1和14_2兩者均不連接的狀態(tài)。
[0042]圖2是示出包含于根據(jù)第一實(shí)施例的電源電路I內(nèi)的電壓源連接開(kāi)關(guān)13的實(shí)例的框圖。如圖2所示，電壓源連接開(kāi)關(guān)13包含多個(gè)開(kāi)關(guān)SW1_1至SW5_1和SW1_2至SW5_2。電壓源11_1經(jīng)由開(kāi)關(guān)SW1_1連接至電壓控制電路14_1，并且經(jīng)由開(kāi)關(guān)SW1_2連接至電壓控制電路14_2。電壓源11_2經(jīng)由開(kāi)關(guān)SW2_1連接至電壓控制電路14_1，并且經(jīng)由開(kāi)關(guān)SW2_2連接至電壓控制電路14_2。電壓源11_3至11_5具有與此類(lèi)似的配置。
[0043]例如，電壓源連接開(kāi)關(guān)13接通開(kāi)關(guān)SW1_1并斷開(kāi)開(kāi)關(guān)SW1_2，由此允許電壓源11_1連接至電壓控制電路14_1。電壓源連接開(kāi)關(guān)13斷開(kāi)開(kāi)關(guān)SW1_1并接通開(kāi)關(guān)SW1_2，由此允許電壓源11_1連接至電壓控制電路14_2。電壓源連接開(kāi)關(guān)13斷開(kāi)開(kāi)關(guān)SW1_1和開(kāi)關(guān)Sffl_2兩者，由此使電壓源11_1進(jìn)入與電壓控制電路14_1和14_2兩者不連接的狀態(tài)。電壓源11_2至11_5具有與電壓源11_1的配置類(lèi)似的配置。該多個(gè)開(kāi)關(guān)SW1_1至SW5_1和Sffl_2至SW5_2受由控制電路18輸出的控制信號(hào)控制。
[0044]圖3是示出電壓源連接開(kāi)關(guān)13的一個(gè)具體實(shí)例的電路圖。如圖3所示，例如，開(kāi)關(guān)SW1_1可以使用PMOS晶體管MP1_1、NMOS晶體管麗1_1和反相器INV1_1來(lái)配置。電壓源11_1連接至PMOS晶體管MP1_1的源極以及NMOS晶體管麗1_1的漏極。電壓控制電路14_1連接至PMOS晶體管MP1_1的漏極以及NMOS晶體管麗1_1的源極。NMOS晶體管麗1_1的柵極連接至反相器INV1_1的輸入側(cè)，而PMOS晶體管MP1_1的柵極連接至反相器INV1_1的輸出側(cè)。
[0045]當(dāng)控制信號(hào)CTR1_1處于高電平時(shí)，NMOS晶體管麗1_1的柵極被供應(yīng)以高電平信號(hào)，而PMOS晶體管MP1_1的柵極被供應(yīng)以低電平信號(hào)。因此，在這種情況下，NMOS晶體管麗1_1和PMOS晶體管MP1_1導(dǎo)通，并且電壓源11_1和電壓控制電路14_1相互連接。換言之，電壓控制電路14_1被供應(yīng)以供電電壓VI。開(kāi)關(guān)SW1_2具有與開(kāi)關(guān)SW1_1的配置類(lèi)似的配置。
[0046]圖3所示的開(kāi)關(guān)SW1_1和SW1_2的配置實(shí)例僅作示例來(lái)說(shuō)明，并且開(kāi)關(guān)SW1_1和SW1_2可以具有其他配置。例如，開(kāi)關(guān)SW1_1可以只使用PMOS晶體管來(lái)配置，或者可以只使用NMOS晶體管來(lái)配置?？紤]到由電壓源11_1供應(yīng)的供電電壓Vl為低，當(dāng)使用單個(gè)MOS晶體管來(lái)配置開(kāi)關(guān)SW1_1時(shí)優(yōu)選使用NMOS晶體管。
[0047]例如，電壓源連接開(kāi)關(guān)13可以將電壓源11_1至11_5當(dāng)中各自具有比預(yù)定的參考電壓低的電壓的電壓源連接至電壓控制電路14_1，并且電壓源連接開(kāi)關(guān)13可以將電壓源11_1至11_5當(dāng)中各自具有等于或高于預(yù)定的參考電壓的電壓的電壓源連接至電壓控制電路14_2。該配置使得可以分別將各自具有電平近似相同的供電電壓的電壓源連接至電壓控制電路14_1和14_2。
[0048]圖1所示的電壓控制電路14_1和14_2分別使輸入電壓Vin_l和Vin_2升壓，并且將已升壓的輸出電壓Vout輸出給負(fù)載電流15。由電壓控制電路14_1輸出的輸出電壓以及由電壓控制電路14_2輸出的輸出電壓基本上是相同的(Vout)。電壓控制電路14_1根據(jù)由時(shí)鐘發(fā)生電路20供給的時(shí)鐘信號(hào)CLK_1而使輸入電壓升壓。電壓控制電路14_2根據(jù)由時(shí)鐘發(fā)生電路20供給的時(shí)鐘信號(hào)CLK_2而使是輸入電壓升壓。時(shí)鐘發(fā)生電路20根據(jù)由控制電路18供給的控制信號(hào)來(lái)生成時(shí)鐘信號(hào)CLK_1和CLK_2。電壓控制電路14_1和14_2分別被供應(yīng)以時(shí)鐘信號(hào)CLK_1和CLK_2，該時(shí)鐘信號(hào)CLK_1和CLK_2按照使得電壓控制電路14_1的輸出電壓和電壓控制電路14_2的輸出電壓基本上相同的方式來(lái)設(shè)定。
[0049]例如，電壓控制電路14_1根據(jù)給電壓控制電路14_1供應(yīng)的時(shí)鐘信號(hào)CLK_1的占空比來(lái)使輸入電壓升壓。類(lèi)似地，電壓控制電路14_2根據(jù)給電壓控制電路14_2供應(yīng)的時(shí)鐘信號(hào)CLK_2的占空比來(lái)使輸入電壓升壓。
[0050]圖4是示出電壓控制電路14_1的實(shí)例的電路圖(電壓控制電路14_2也具有同樣的配置)。如圖4所示，電壓控制電路14_1可以使用包含電感器L1、PMOS晶體管MP10、NMOS晶體管MNlO和電容器Cl的開(kāi)關(guān)調(diào)節(jié)器來(lái)配置。
[0051]電感器LI的一端被供應(yīng)以由電壓源供給的輸入電壓Vin_l。NMOS晶體管麗10的漏極連接至電感器LI的另一端以及PMOS晶體管MPlO的源極。NMOS晶體管麗10的源極接地。NMOS晶體管的柵極被供應(yīng)以時(shí)鐘信號(hào)CLK_1。PMOS晶體管MPlO的源極連接至電感器LI的另一端以及NMOS晶體管麗10的漏極。PMOS晶體管MPlO的漏極連接至電容器Cl的一端。PMOS晶體管MPlO的柵極被供應(yīng)以時(shí)鐘信號(hào)CLK_1。輸出電壓Vout由PMOS晶體管MPlO的漏極輸出。
[0052]當(dāng)時(shí)鐘信號(hào)CLK_1處于高電平時(shí)，NMOS晶體管麗I處于導(dǎo)通狀態(tài)，而PMOS晶體管MPlO處于截止?fàn)顟B(tài)。在此時(shí)，電感器LI的一端被供應(yīng)以輸入電壓Vin_l,而電感器LI的另一端接地，使得電流流過(guò)電感器LI。結(jié)果，能量?jī)?chǔ)存于電感器LI內(nèi)。其后，當(dāng)時(shí)鐘信號(hào)CLK_1變?yōu)榈碗娖綍r(shí)，NMOS晶體管MNlO截止，并且PMOS晶體管MPlO導(dǎo)通。這促使儲(chǔ)存于電感器LI內(nèi)的能量由PMOS晶體管MPlO的漏極釋放，使得輸出電壓Vout被輸出。輸出電壓Vout根據(jù)時(shí)鐘信號(hào)CLK_1的占空比來(lái)確定。在這種情況下，時(shí)鐘信號(hào)CLK_1的占空比能夠如下來(lái)計(jì)算:(高電平時(shí)段)/ (高電平時(shí)段+低電平時(shí)段)。
[0053]電壓控制電路14_1的輸出電壓Vout隨著時(shí)鐘信號(hào)CLK_1的占空比增加而增加。在根據(jù)第一實(shí)施例的電源電路中，電壓控制電路Voutl4_l的輸出電壓Vout與電壓控制電路14_2的輸出電壓Vout是相同的。因此，例如，當(dāng)給電壓控制電路14_1供應(yīng)的輸入電壓Vin_l低于給電壓控制電路14_2供應(yīng)的輸入電壓Vin_2時(shí)，時(shí)鐘信號(hào)CLK_1的占空比大于時(shí)鐘信號(hào)CLK_2的占空比。
[0054]圖1所示的電壓源切換電路16依次切換每個(gè)電壓源11_1至11_5與電壓監(jiān)測(cè)電路17之間的連接。換言之，電壓源切換電路16將電壓源11_1至11_5中的任一個(gè)的供電電壓輸出到電壓監(jiān)測(cè)電路17。
[0055]圖5是示出電壓源切換電路16的實(shí)例的框圖。如圖5所示，電壓源切換電路16包含多個(gè)開(kāi)關(guān)SW_M1至SW_M5。電壓源11_1經(jīng)由開(kāi)關(guān)SW_M1連接至電壓監(jiān)測(cè)電路17。電壓源11_2經(jīng)由開(kāi)關(guān)SW_M2連接至電壓監(jiān)測(cè)電路17。電壓源11_3經(jīng)由開(kāi)關(guān)SW_M3連接至電壓監(jiān)測(cè)電路17。電壓源11_4經(jīng)由開(kāi)關(guān)SW_M4連接至電壓監(jiān)測(cè)電路17。電壓源11_5經(jīng)由開(kāi)關(guān)SW_M5連接至電壓監(jiān)測(cè)電路17。
[0056]通過(guò)接通開(kāi)關(guān)SW_M1至SW_M5中的任一個(gè)，能夠?qū)㈦妷涸?1_1至11_5中的任一個(gè)的供電電壓輸出到電壓監(jiān)測(cè)電路17。開(kāi)關(guān)SW_M1至SW_M5分別通過(guò)使用由控制電路輸出的控制信號(hào)CTR_M1至CTR_M5來(lái)控制。當(dāng)電壓源11_1至11_5的供電電壓沒(méi)有被監(jiān)測(cè)時(shí)，所有開(kāi)關(guān)SW_M1至SW_M5均處于斷開(kāi)狀態(tài)。
[0057]圖6是示出包含于電壓源切換電路16內(nèi)的開(kāi)關(guān)SW_M1至SW_M5的一個(gè)具體實(shí)例的電路圖。盡管在圖6中僅示出了開(kāi)關(guān)SW_M1，但是其他開(kāi)關(guān)SW_M2至SW_M5同樣具有相同的配置。如圖6所示，開(kāi)關(guān)SW_M1可以使用例如PMOS晶體管MP_M1、NMOS晶體管MN_M1和反相器INV1_M1來(lái)配置。電壓源11_1連接至PMOS晶體管MP_M1的源極以及NMOS晶體管MN_M1的漏極。電壓監(jiān)測(cè)電路17連接至PMOS晶體管MP_M1的漏極以及NMOS晶體管MN_M1的源極。NMOS晶體管MN_M1的柵極連接至反相器INV1_M1的輸入側(cè)，而PMOS晶體管MP_M1的柵極連接至反相器INV1_M1的輸出側(cè)。
[0058]當(dāng)控制信號(hào)CTR_M1處于高電平時(shí)，NMOS晶體管MN_M1的柵極被供應(yīng)以高電平信號(hào)，而PMOS晶體管MP_M1的柵極被供應(yīng)以低電平信號(hào)。因此，在這種情況下，NMOS晶體管MN_M1和PMOS晶體管MP_M1接通，并且電壓源11_1和電壓監(jiān)測(cè)電路17相互連接。換言之，電壓監(jiān)測(cè)電路17被供應(yīng)以供電電壓VI。
[0059]電壓監(jiān)測(cè)電路17監(jiān)測(cè)電壓源11_1至11_5的供電電壓Vl至V5。具體地，電壓監(jiān)測(cè)電路17監(jiān)測(cè)在電壓源切換電路16中選擇的電壓源11_1至11_5中的任一個(gè)的供電電壓。
[0060]圖7是示出電壓監(jiān)測(cè)電路17的實(shí)例的框圖。如圖7所示，電壓監(jiān)測(cè)電路17包含參考電壓產(chǎn)生電路19和比較器CMPl。參考電壓產(chǎn)生電路19生成參考電壓Vref。參考電壓產(chǎn)生電路19可以使用例如帶隙參考電路來(lái)配置。比較器CMPl將電壓源11_1至11_5的供電電壓Vl至V5與參考電壓Vref進(jìn)行比較，并且輸出比較結(jié)果0UT_M1至0UT_M5。
[0061]例如，當(dāng)電壓源11_1的供電電壓Vl低于參考電壓Vref時(shí)，比較器CMPl輸出低電平信號(hào)作為比較結(jié)果0UT_M1。另一方面，當(dāng)電壓源11_1的供電電壓Vl等于或高于參考電壓Vref時(shí)，比較器CMPl輸出高電平信號(hào)作為比較結(jié)果0UT_M1。
[0062]電壓監(jiān)測(cè)電路17的比較結(jié)果0UT_M1至0UT_M5 (即，在電壓源11_1至11_5的供電電壓Vl至V5與參考電壓Vref之間的比較結(jié)果)被存儲(chǔ)于控制電路18內(nèi)?？刂齐娐?8包含例如分別與電壓源11_1至11_5對(duì)應(yīng)的觸發(fā)器FFl至FF5(未示出)，并且在電壓源11_1至11_5的供電電壓Vl至V5與參考電壓Vref之間的比較結(jié)果0UT_M1至0UT_M5分別存儲(chǔ)于觸發(fā)器FFl至FF5內(nèi)。
[0063]參考電壓Vref可以基于電壓控制電路14_1的輸入電壓Vin_l以及電壓控制電路14_2的輸入電壓Vin_2來(lái)確定。例如，當(dāng)Vin_l〈Vin_2_時(shí)，參考電壓Vref可以被確定以致于滿(mǎn)足 Vin_l X 2<Vref<Vin_2 X 2。
[0064]替代地，參考電壓Vref可以基于電壓源11_1至11_5的供電電壓Vl至V5來(lái)確定。例如，當(dāng)供電電壓Vl至V5的最大值由V_max表示并且供電電壓Vl至V5的最小值由V_min表示時(shí)，參考電壓Vref可以被確定以致于滿(mǎn)足V_min〈Vref〈V_max。另外替換地，參考電壓Vref可以使用供電電壓Vl至V5的均值(或者與均值近似的值)來(lái)確定。
[0065]控制電路18控制著電源電路I。具體地，控制電路18控制著包含于電壓源切換電路16內(nèi)的開(kāi)關(guān)SW_M1至SW_M5?？刂齐娐?8根據(jù)電壓監(jiān)測(cè)電路17的比較結(jié)果0UT_M1至0UT_M5來(lái)控制包含于電壓源連接開(kāi)關(guān)13內(nèi)的多個(gè)開(kāi)關(guān)SW1_1至SW5_1和SW1_2至SW5_2。例如，控制電路18將電壓源11_1至11_5當(dāng)中各自具有比預(yù)定的參考電壓Vref低的電壓的電壓源連接至電壓控制電路14_1，并且控制電路18將電壓源11_1至11_5當(dāng)中各自具有等于或高于預(yù)定的參考電壓Vref的電壓的電壓源連接至電壓控制電路14_2。該配置允許各自具有基本上相同的供電電壓的電壓源分別連接至電壓控制電路14_1和14_2。控制電路18還控制著時(shí)鐘發(fā)生電路20。例如，控制電路18控制著由時(shí)鐘發(fā)生電路20生成的每個(gè)時(shí)鐘信號(hào)CLK_1和CLK_2的占空比，由此使得可以調(diào)整每個(gè)電壓控制電路14_1和14_2的輸出電壓。
[0066]然后，根據(jù)第一實(shí)施例的電源電路的操作將參考圖8的時(shí)序圖來(lái)描述。根據(jù)第一實(shí)施例的電源電路I具有包括監(jiān)測(cè)模式和正常模式在內(nèi)的操作模式。正常模式是其中電壓源連接開(kāi)關(guān)14將電壓源11_1至11_5中的至少一個(gè)連接至電壓控制電路14_1和電壓控制電路14_2之一以由此給負(fù)載電路15供電的模式。監(jiān)測(cè)模式是其中電壓源11_1至11_5的供電電壓Vl至V5受電壓監(jiān)測(cè)電路17所監(jiān)測(cè)的模式。在監(jiān)測(cè)模式中，在電壓源11_1至11_5當(dāng)中，除了其供電電壓受電壓監(jiān)測(cè)電路17監(jiān)測(cè)的電壓源之外的電壓源連接至電壓控制電路14_1和電壓控制電路14_2之一，如同在正常模式中那樣。因此，在監(jiān)測(cè)模式中，負(fù)載電路15同樣被供電。電壓控制電路14_1被供應(yīng)以具有預(yù)定占空比的時(shí)鐘信號(hào)CLK_1，并且電壓控制電路14_2被供應(yīng)以具有預(yù)定占空比的時(shí)鐘信號(hào)CLK_2。
[0067]如圖8所示，電壓源連接開(kāi)關(guān)13在時(shí)間tl從正常模式轉(zhuǎn)換為監(jiān)測(cè)模式。然后，在時(shí)間t2，當(dāng)包含于電壓源切換電路16內(nèi)的開(kāi)關(guān)SW_M1 (見(jiàn)圖5)的控制信號(hào)CTR_M1變?yōu)楦唠娖綍r(shí)，開(kāi)關(guān)SW_M1被接通，并且電壓源11_1的供電電壓Vl被輸出給電壓監(jiān)測(cè)電路17。在此時(shí)，電壓源連接開(kāi)關(guān)13將連接狀態(tài)切換為其中電壓源11_1與電壓控制電路14_1和14_2兩者均斷開(kāi)連接的狀態(tài)。
[0068]電壓監(jiān)測(cè)電路17將電壓源11_1的供電電壓Vl與參考電壓Vref比較，并輸出比較結(jié)果0UT_M1。例如，當(dāng)電壓源11_1的供電電壓Vl低于參考電壓Vref時(shí)，電壓監(jiān)測(cè)電路17輸出低電平信號(hào)作為比較結(jié)果0UT_M1。另一方面，當(dāng)電壓源11_1的供電電壓Vl等于或高于參考電壓Vref時(shí)，電壓監(jiān)測(cè)電路17輸出高電平信號(hào)作為比較結(jié)果0UT_M1。
[0069]在時(shí)間t3，當(dāng)用于存儲(chǔ)比較結(jié)果0UT_M1的觸發(fā)器FFl的驅(qū)動(dòng)時(shí)鐘變?yōu)楦唠娖綍r(shí)，比較結(jié)果0UT_M1 (關(guān)于電壓源11_1的電壓的信息)被存儲(chǔ)于觸發(fā)器FFl內(nèi)。其后，依次使控制信號(hào)CTR_M2至CTR_M5變?yōu)楦唠娖?，并且如同在電壓?1_1的情形中那樣，電壓源11_2至11_5的供電電壓V2至V5被與參考電壓Vref進(jìn)行比較，并且比較結(jié)果0UT_M2至0UT_M5被分別存儲(chǔ)于觸發(fā)器FF2至FF5內(nèi)。
[0070]其后，電壓源連接開(kāi)關(guān)13在時(shí)間t4從監(jiān)測(cè)模式轉(zhuǎn)換為正常模式。在此時(shí)，電壓源連接開(kāi)關(guān)13根據(jù)分別存儲(chǔ)于觸發(fā)器FFl至FF5內(nèi)的比較結(jié)果0UT_M1至0UT_M5 ( S卩，關(guān)于電壓源11_1至11_5的電壓的信息)將電壓源11_1至11_5中的至少一個(gè)連接至電壓控制電路14_1和14_2之一。因而，在監(jiān)測(cè)模式中受到監(jiān)測(cè)的每個(gè)電壓源11_1至11_5的供電電壓的狀態(tài)反映在電壓源連接開(kāi)關(guān)13的連接狀態(tài)中。
[0071]例如，電壓源連接開(kāi)關(guān)13將電壓源11_1至11_5當(dāng)中各自具有比預(yù)定的參考電壓Vref低的電壓的電壓源連接至電壓控制電路14_1，并且電壓源連接開(kāi)關(guān)13將電壓源11_1至11_5當(dāng)中各自具有等于或高于預(yù)定的參考電壓Vref的電壓的電壓源連接至電壓控制電路14_2。該配置允許各自具有基本上相同的供電電壓的電壓源連接至同一電壓控制電路。
[0072]在此時(shí)，可以提供下限參考電壓Vref_L，并且可以配置各自具有比下限參考電壓Vref_L低的供電電壓的電壓源使得這些電壓源不與電壓控制電路14_1和14_2中的任一個(gè)連接。此外，還可以提供上限參考電壓Vref_H，并且可以配置各自具有比上限參考電壓Vref_H高的供電電壓的電壓源使得這些電壓源不與電壓控制電路14_1和14_2中的任一個(gè)連接。
[0073]其后，電壓源連接開(kāi)關(guān)13在時(shí)間t5再次由正常模式轉(zhuǎn)換為監(jiān)測(cè)模式。隨后，重復(fù)上述操作。
[0074]如同在發(fā)明背景部分所描述的，當(dāng)使用能量收集技術(shù)時(shí)，由單個(gè)電壓源獲得的電壓是極小的。例如，使用大氣中傳播的無(wú)線(xiàn)電波(環(huán)境無(wú)線(xiàn)電波)來(lái)獲得的電壓為大約
0.1?0.4V，這是極小的。因此，需要電壓控制電路來(lái)將電壓源的電壓升壓至能夠驅(qū)動(dòng)電子設(shè)備的電壓。為了驅(qū)動(dòng)例如微計(jì)算機(jī)，有必要使用電壓控制電路將電壓升壓至大約IV。
[0075]此外，由于使用能量收集技術(shù)由單個(gè)電壓源來(lái)獲得的電力是小的，因而有必要提供多個(gè)電壓源來(lái)驅(qū)動(dòng)電子設(shè)備并聚集由電壓源獲得的電力。例如，需要大約幾百μW至幾mff的功率來(lái)驅(qū)動(dòng)微計(jì)算機(jī)。
[0076]但是，如果為該多個(gè)電壓源分別設(shè)置電壓控制電路，則電源電路的電路面積會(huì)增力口。另一方面，如果由多個(gè)電壓源共用單個(gè)電壓控制電路，以便減小電路面積，則電壓源的輸出電壓不是恒定的，并從而發(fā)生電力損耗，這會(huì)導(dǎo)致無(wú)法從電壓源中有效地提取電力的問(wèn)題。尤其是，在使用無(wú)線(xiàn)電波來(lái)產(chǎn)生電力的電壓源中要使用整流電路。這可能會(huì)使得難以在所產(chǎn)生的電壓為低時(shí)從電壓源中提取電力。
[0077]因此，在根據(jù)第一實(shí)施例的電源電路I中，該多個(gè)電壓源11_1至11_5設(shè)置有多個(gè)電壓控制電路14_1和14_2。此外，電壓源連接開(kāi)關(guān)13被用來(lái)將電壓源11_1至11_5中的至少一個(gè)連接至多個(gè)電壓控制電路14_1和14_2之一。例如，各自具有比參考電壓低的供電電壓的電壓源連接至電壓控制電路14_1，而各自具有等于或高于參考電壓的供電電壓的電壓源連接至電壓控制電路14_2。因此，可以提供能夠從每個(gè)電壓源中有效地提取電力的電源電路及其控制方法。此外，由于電壓控制電路為多個(gè)電壓源共用，因而能夠減小電源電路的電路面積。
[0078]圖9是示出根據(jù)第一實(shí)施例的電源電路I的操作的實(shí)例的框圖。在圖9所示的電源電路I中，電壓源11_1的供電電壓(開(kāi)路(open circuit)電壓)為0.2V ;電壓源11_2的供電電壓為0.2V ;電壓源11_3的供電電壓為0.3V ;電壓源11_4的供電電壓為0.4V ;并且電壓源11_5的供電電壓為0.5V。每個(gè)電壓源11_1至11_5的輸出阻抗為IkQ。
[0079]假定參考電壓Vref被設(shè)定為0.25V ;各自具有比參考電壓低的供電電壓的電壓源連接至電壓控制電路14_1 ；并且各自具有等于或高于參考電壓的供電電壓的電壓源連接至電壓控制電路14_2。在這種情況下，由于電壓源11_1和11_2各自的供電電壓為0.2V，該電壓低于參考電壓0.25V，因而電壓源連接開(kāi)關(guān)13將電壓源11_1和11_2連接至電壓控制電路14_1。另一方面，由于電壓源11_3、11_4和11_5的供電電壓分別為高于參考電壓
0.25V的0.3V、0.4V和0.5V，因而電壓源連接開(kāi)關(guān)13將電壓源11_3、11_4和11_5連接至電壓控制電路14_2。
[0080]此外，當(dāng)電壓控制電路14_1和14_2各自的輸出電壓Vout被設(shè)定為1.5V ;給電壓控制電路14_1供應(yīng)的時(shí)鐘信號(hào)CLK_1的占空比被設(shè)定為0.93 ;并且給電壓控制電路14_2供應(yīng)的時(shí)鐘信號(hào)CLK_2的占空比被設(shè)定為0.87時(shí)，電壓控制電路14_1的輸入電壓Vin_l為0.1V并且電壓控制電路14_2的輸入電壓Vin_2為0.2V。
[0081]在此時(shí)，由于在電壓源11_1的供電電壓Vl (0.2V)與電壓控制電路14_1的輸入電壓Vin_l(0.1V)之間的電位差為0.1V，并且給電壓控制電路14_1供應(yīng)的電流為100 μ A( = 0.lV/lkQ)，因而由電壓源11_1給電壓控制電路14_1供應(yīng)的功率為10μ W(=
0.1VX 100 μ A)。類(lèi)似地，由電壓源11_2給電壓控制電路14_1供應(yīng)的功率為1yW ;由電壓源11_3給電壓控制電路14_2供應(yīng)的功率為20 μ W ;由電壓源11_4給電壓控制電路14_2供應(yīng)的功率為40 μ W ;并且由電壓源11_5給電壓控制電路14_2供應(yīng)的功率為60 μ W。因此，由電壓源11_1至11_5給電壓控制電路14_1和14_2供應(yīng)的總功率為140 μ W。
[0082]圖10是示出根據(jù)比較例的電源電路的操作的實(shí)例的框圖。在圖10所示的電源電路中，全部電壓源111_1至111_5均連接至單個(gè)電壓控制電路114。電壓源111_1至111_5各自的供電電壓和輸出阻抗類(lèi)似于圖9所示的電源電路的供電電壓和輸出阻抗。當(dāng)電壓控制電路114的輸出電壓被設(shè)定為1.5V并且給電壓控制電路的時(shí)鐘信號(hào)的占空比被設(shè)定為
0.91時(shí)，電壓控制電路114的輸入電壓為0.16V。
[0083]在此時(shí)，由電壓源111_1供應(yīng)給電壓控制電路114的功率為6.5yW ;由電壓源111_2給電壓控制電路114供應(yīng)的功率為6.5μ W ;由電壓源111_3給電壓控制電路114供應(yīng)的功率為22 μ W ;由電壓源111_4給電壓控制電路114供應(yīng)的功率為38 μ W ;并且由電壓源111_5給電壓控制電路114供應(yīng)的功率為55 μ W。因此，由電壓源111_1至111_5給電壓控制電路114供應(yīng)的功率為128 μ W。
[0084]因此，當(dāng)根據(jù)圖9所示的第一實(shí)施例的電源電路I與根據(jù)圖10所示的比較例的電源電路相比時(shí)，與根據(jù)比較例的電源電路相比，在根據(jù)第一實(shí)施例的電源電路中的輸入功率被提高大約10%。該提高的原因?qū)⒃谙挛闹忻枋觥?br>
[0085]當(dāng)電壓控制電路14_1和14_2的輸入電壓Vin_l和Vin_2各自為每個(gè)電壓源11_1至11_5的供電電壓(開(kāi)路電壓)的一半時(shí)，對(duì)每個(gè)電壓控制電路14_1和14_2輸入的功率變?yōu)樽畲?。換言之，對(duì)電壓控制電路14_1和14_2輸入的功率隨著電壓控制電路14_1和14_2的輸入電壓Vin_l和Vin_2偏離作為與電壓控制電路14_1和14_2連接的電壓源11_1至11_5各自的供電電壓(開(kāi)路電壓)的一半的電壓而降低。
[0086]在根據(jù)圖10所示的比較例的電源電路中，全部電壓源111_1至111_5連接至單個(gè)電壓控制電路114。因此，在電壓源111_1至111_5中的許多電壓源中，電壓控制電路114的輸入電壓(0.16V)從作為供電電壓的一半的電壓偏離。
[0087]另一方面，在根據(jù)圖9所示的第一實(shí)施例的電源電路I中，提供了多個(gè)電壓控制電路14_1和14_2，并且電壓控制電路14_1的輸入電壓Vin_l和電壓控制電路14_2的輸入電壓Vin_2被分別設(shè)定為0.1V和0.2V。參考電壓被設(shè)定為0.25V。各自具有比參考電壓低的供電電壓的電壓源11_1和11_2連接至電壓控制電路14_1。各自具有等于或高于參考電壓的供電電壓的電壓源11_3至11_5連接至電壓控制電路14_2。該配置使得可以減少在電壓源11_1至11_5當(dāng)中的其中電壓控制電路14_1和14_2各自的輸入電壓偏離作為供電電壓的一半的電壓的電壓源的數(shù)量，由此增加給電壓控制電路14_1和14_2輸入的功率。
[0088]例如，在根據(jù)第一實(shí)施例的電源電路中，分別給電壓控制電路14_1和14_2供應(yīng)的時(shí)鐘信號(hào)CLK_1和CLK_2各自的占空比可以固定于預(yù)定值。
[0089]此外，在根據(jù)第一實(shí)施例的電源電路中，分別給電壓控制電路14_1和14_2供應(yīng)的時(shí)鐘信號(hào)CLK_1和CLK_2可以根據(jù)電壓源11_1至11_5各自的供電電壓來(lái)調(diào)整。在這種情況下，控制電路18能夠根據(jù)由電壓監(jiān)測(cè)電路17獲得的監(jiān)測(cè)結(jié)果(即，電壓源11_1至11_5各自的供電電壓)來(lái)調(diào)整分別給電壓控制電路14_1和14_2供應(yīng)的時(shí)鐘信號(hào)CLK_1和CLK_2各自的占空比。
[0090]例如，當(dāng)電壓源11_1和11_2各自的供電電壓降低時(shí)，控制電路18可以增加給電壓控制電路14_1供應(yīng)的時(shí)鐘信號(hào)CLK_1的占空比。結(jié)果，電壓控制電路14_1的輸出電壓Vout的降低能夠受到抑制。另一方面，當(dāng)電壓源11_1和11_2各自的供電電壓增加時(shí)，控制電路18可以降低給電壓控制電路14_1供應(yīng)的時(shí)鐘信號(hào)CLK_1的占空比。結(jié)果，能夠抑制電壓控制電路14_1的輸出電壓Vout的增加。
[0091]雖然以上已經(jīng)描述了其中電源電路I包含五個(gè)電壓源的情形，但是電壓源的數(shù)量并不限定于此，只要設(shè)置有三個(gè)或更多個(gè)電壓源(即，當(dāng)電壓源的數(shù)量由N表示時(shí)，有N ^ 3)即可。雖然以上已經(jīng)描述了其中電源電路I包含兩個(gè)電壓控制電路的情形，但是電壓控制電路的數(shù)量并不限定于此，只要設(shè)置有兩個(gè)或更多個(gè)電壓控制電路(即，當(dāng)電壓控制電路的數(shù)量由k表示時(shí)，有k ^ 2，假定NSk)即可。
[0092]<第二實(shí)施例>
[0093]接下來(lái)，將描述第二實(shí)施例。圖11是示出根據(jù)第二實(shí)施例的電源電路2的框圖。根據(jù)第二實(shí)施例的電源電路2與第一實(shí)施例所描述的電源電路I的不同之處在于設(shè)置了電壓源開(kāi)關(guān)22。
[0094]如圖11所示，根據(jù)第二實(shí)施例的電源電路2包含電壓源21_1至21_5、電壓源開(kāi)關(guān)22、電壓源連接開(kāi)關(guān)23、電壓控制電路14_1和14_2、電壓源切換電路16、電壓監(jiān)測(cè)電路
17、時(shí)鐘發(fā)生電路20和控制電路28。電源電路2給負(fù)載電路15供電。電壓控制電路14_1和14_2、電壓源切換電路16、電壓監(jiān)測(cè)電路17以及時(shí)鐘發(fā)生電路20與第一實(shí)施例所描述的電源電路I的那些電路相同。因此，具有相同配置的構(gòu)件由相同的附圖標(biāo)記表示，并且關(guān)于它們的重復(fù)解釋被省略。
[0095]電壓源21_1至21_5分別生成供電電壓Vl至V5。在根據(jù)第二實(shí)施例的電源電路2中，電壓源21_1至21_5能夠被劃分成兩個(gè)群組，即，包含經(jīng)由絲線(xiàn)(wire) 31和32與電壓源連接開(kāi)關(guān)23直接連接的電壓源21_2和21_4的群組，以及包含經(jīng)由電壓源開(kāi)關(guān)22與電壓源連接開(kāi)關(guān)23連接的電壓源21_1、21_3和21_5的群組。
[0096]電壓源21_2和21_4分別生成供電電壓V2和V4，并且將所生成的供電電壓V2和V4輸出給電壓源連接開(kāi)關(guān)23和電壓源切換電路16兩者。電壓源21_1、21_3和21_5分別生成供電電壓V1、V3和V5，并且將所生成的供電電壓V1、V3和V5輸出給電壓源切換電路
16。電壓源21_1至21_5各自的其他配置和操作與第一實(shí)施例所描述的電壓源11_1至11_5的配置和操作類(lèi)似，因而關(guān)于它們的重復(fù)解釋被省略。
[0097]電壓源開(kāi)關(guān)22包括電壓源開(kāi)關(guān)SWl至SW4。電壓源21_1和電壓源21_2被配置為可經(jīng)由電壓源開(kāi)關(guān)SWl相互連接。電壓源21_2和電壓源21_3被配置為可經(jīng)由電壓源開(kāi)關(guān)SW2相互連接。電壓源21_3和電壓源21_4被配置為可經(jīng)由電壓源開(kāi)關(guān)SW3相互連接。電壓源21_4和電壓源21_5被配置為可經(jīng)由電壓源開(kāi)關(guān)SW4相互連接。
[0098]換言之，電壓源開(kāi)關(guān)22被配置為能夠連接N個(gè)電壓源(在圖11所示的實(shí)例中，N=5)當(dāng)中的第i(l彡i彡N-1)電壓源與第i+Ι電壓源。在此時(shí)，在該N個(gè)電壓源當(dāng)中，m個(gè)電壓源(在圖11所示的實(shí)例中，m= 2)直接連接至電壓源連接開(kāi)關(guān)23。在該N個(gè)電壓源當(dāng)中，N-m個(gè)電壓源經(jīng)由電壓源開(kāi)關(guān)22連接至電壓源連接開(kāi)關(guān)23。
[0099]此外，當(dāng)?shù)趇電壓源的電壓和第i+Ι電壓源的電壓落入預(yù)定范圍之內(nèi)時(shí)，電壓源開(kāi)關(guān)22使第i電壓源和第i+Ι電壓源相互連接。例如，電壓源開(kāi)關(guān)22使該N個(gè)電壓源當(dāng)中各自具有比預(yù)定參考電壓Vref低的電壓的電壓源連接，由此形成第一電壓源群組，并且電壓源開(kāi)關(guān)22使該N個(gè)電壓源當(dāng)中各自具有等于或高于預(yù)定參考電壓Vref的電壓的電壓源連接，由此形成第二電壓源群組。
[0100]例如，在圖11所示的電源電路2中，當(dāng)電壓源21_1的供電電壓Vl和電壓源21_2的供電電壓V2每個(gè)都低于參考電壓Vref時(shí)，電壓源開(kāi)關(guān)22接通電壓源開(kāi)關(guān)SWl以使電壓源21_1和電壓源21_2相互連接，由此形成第一電壓源群組(參見(jiàn)圖13)。在此時(shí)，第一電壓源群組(電壓源21_1和21_2)經(jīng)由絲線(xiàn)31連接至電壓源連接開(kāi)關(guān)23。
[0101]當(dāng)電壓源21_3至21_5的供電電壓V3至V5每個(gè)都等于或高于參考電壓Vref時(shí)，電壓源開(kāi)關(guān)22接通電壓源開(kāi)關(guān)SW3和SW4以使電壓源21_3至21_5相互連接，由此形成第二電壓源群組(參見(jiàn)圖13)。在此時(shí)，第二電壓源群組(電壓源21_3至21_5)經(jīng)由絲線(xiàn)32連接至電壓源連接開(kāi)關(guān)23。
[0102]例如，如同圖3所示的開(kāi)關(guān)電壓源連接開(kāi)關(guān)23的開(kāi)關(guān)SW1_1 —樣，電壓源開(kāi)關(guān)SWl至SW5每個(gè)都可以使用NMOS晶體管、PMOS晶體管和反相器來(lái)配置。
[0103]電壓源連接開(kāi)關(guān)23切換第一電壓源群組(絲線(xiàn)31)和第二電壓源群組(絲線(xiàn)32)中的每個(gè)電壓源群組與每個(gè)電壓控制電路14_1和14_2之間的連接狀態(tài)。具體地，電壓源連接開(kāi)關(guān)23切換三種連接狀態(tài)，S卩，其中第一電壓源群組(絲線(xiàn)31)連接至電壓控制電路14_1的狀態(tài)，其中第一電壓源群組(絲線(xiàn)31)連接至電壓控制電路14_2的狀態(tài)，以及其中第一電壓源群組(絲線(xiàn)31)與電壓控制電路14_1和14_2兩者均不連接的狀態(tài)。類(lèi)似地，電壓源連接開(kāi)關(guān)23切換三種連接狀態(tài)，即，其中第二電壓源群組(絲線(xiàn)32)連接至電壓控制電路14_1的狀態(tài)，其中第二電壓源群組(絲線(xiàn)32)連接至電壓控制電路14_2的狀態(tài)，以及其中第二電壓源群組(絲線(xiàn)32)與電壓控制電路14_1和14_2兩者均不連接的狀態(tài)。由于電壓源連接開(kāi)關(guān)23的配置類(lèi)似于在第一實(shí)施例中所描述的電壓源連接開(kāi)關(guān)13的配置(參見(jiàn)圖2和3)，因而省略關(guān)于它的重復(fù)解釋。
[0104]在根據(jù)第二實(shí)施例的電源電路2中，控制電路28被配置為還能夠控制電壓源開(kāi)關(guān)22?？刂齐娐?8的其他配置和操作類(lèi)似于在第一實(shí)施例中所描述的控制電路18的配置和操作，因而省略關(guān)于它們的重復(fù)解釋。
[0105]然后，根據(jù)第二實(shí)施例的電源電路2的操作將參考圖12所示的時(shí)序圖來(lái)描述。根據(jù)第二實(shí)施例的電源電路2具有包括監(jiān)測(cè)模式和正常模式在內(nèi)的操作模式。正常模式是其中電壓源21_1至21_5中的至少一個(gè)通過(guò)使用電壓源開(kāi)關(guān)22和電壓源連接開(kāi)關(guān)23連接至電壓控制電路14_1和電壓控制電路14_2之一，由此給負(fù)載電路15供電的模式。監(jiān)測(cè)模式是其中電壓源21_1至21_5的供電電壓Vl至V5受電壓監(jiān)測(cè)電路17所監(jiān)測(cè)的模式。
[0106]在監(jiān)測(cè)模式中，當(dāng)電壓源21_1的供電電壓Vl受電壓監(jiān)測(cè)電路17所監(jiān)測(cè)時(shí)，電壓源開(kāi)關(guān)SWl斷開(kāi)以由此促使電壓源21_1和電壓源連接開(kāi)關(guān)23相互不電連接。在此時(shí)，如同在正常模式的情形中那樣，其他電壓源21_2至21_5連接至電壓控制電路14_1和電壓控制電路14_2之一。因此,在監(jiān)測(cè)模式中，負(fù)載電路15同樣被供電。對(duì)于電壓源21_3和電壓源21_5同樣如此。
[0107]此外，在監(jiān)測(cè)模式中，當(dāng)電壓源21_2的供電電壓V2受電壓監(jiān)測(cè)電路17所監(jiān)測(cè)時(shí)，電壓源開(kāi)關(guān)SWl和SW2以及電壓源連接開(kāi)關(guān)被斷開(kāi)以由此促使電壓源21_2僅連接至電壓監(jiān)測(cè)電路17。在此時(shí)，經(jīng)由絲線(xiàn)31對(duì)電壓控制電路14_1或電壓控制電路14_2的供電被中斷。另一方面，經(jīng)由絲線(xiàn)32對(duì)電壓控制電路14_1或電壓控制電路14_2的供電繼續(xù)進(jìn)行。對(duì)于電壓源21_4同樣如此。
[0108]電壓控制電路14_1被供應(yīng)以具有預(yù)定占空比的時(shí)鐘信號(hào)CLK_1，并且電壓控制電路14_2被供應(yīng)以具有預(yù)定占空比的時(shí)鐘信號(hào)CLK_2。
[0109]如圖12所示，電壓源開(kāi)關(guān)22和電壓源連接開(kāi)關(guān)23在時(shí)間til從正常模式轉(zhuǎn)換為監(jiān)測(cè)模式。然后，在時(shí)間tl2，當(dāng)包含于電壓源切換電路16內(nèi)的開(kāi)關(guān)SW_M1(見(jiàn)圖5)的控制信號(hào)CTR_M1變?yōu)楦唠娖綍r(shí)，開(kāi)關(guān)SW_M1被接通，并且電壓源21_1的供電電壓Vl被輸出給電壓監(jiān)測(cè)電路17。在此時(shí)，電壓源開(kāi)關(guān)SWl被斷開(kāi)以由此促使電壓源21_1與電壓源連接開(kāi)關(guān)23相互不連接。
[0110]電壓監(jiān)測(cè)電路17將電壓源21_1的供電電壓Vl與參考電壓Vref比較，并輸出比較結(jié)果0UT_M1。例如，當(dāng)電壓源21_1的供電電壓Vl低于參考電壓Vref時(shí)，電壓監(jiān)測(cè)電路17輸出低電平信號(hào)作為比較結(jié)果0UT_M1。另一方面，當(dāng)電壓源21_1的供電電壓Vl等于或高于參考電壓Vref時(shí)，電壓監(jiān)測(cè)電路17輸出高電平信號(hào)作為比較結(jié)果0UT_M1。
[0111]在時(shí)間tl3，當(dāng)用于存儲(chǔ)比較結(jié)果0UT_M1的觸發(fā)器FFl的驅(qū)動(dòng)時(shí)鐘變?yōu)楦唠娖綍r(shí)，比較結(jié)果0UT_M1 (關(guān)于電壓源21_1的電壓的信息)被存儲(chǔ)于觸發(fā)器FFl內(nèi)。其后，依次使控制信號(hào)CTR_M2至CTR_M5變?yōu)楦唠娖?，并且如同在電壓?1_1的情形中那樣，電壓源21_2至21_5的供電電壓V2至V5被與參考電壓Vref進(jìn)行比較，并且比較結(jié)果0UT_M2至0UT_M5被分別存儲(chǔ)于觸發(fā)器FF2至FF5內(nèi)。
[0112]其后，在時(shí)間tl4，電壓源開(kāi)關(guān)22和電壓源連接開(kāi)關(guān)23從監(jiān)測(cè)模式轉(zhuǎn)換為正常模式。在正常模式中，電壓源開(kāi)關(guān)22和電壓源連接開(kāi)關(guān)23根據(jù)分別存儲(chǔ)于觸發(fā)器FFl至FF5內(nèi)的比較結(jié)果0UT_M1至0UT_M5 (即，關(guān)于電壓源21_1至21_5各自的電壓的信息)將電壓源21_1至21_5中的至少一個(gè)連接至電壓控制電路14_1和14_2之一。因而，在監(jiān)測(cè)模式中受到監(jiān)測(cè)的每個(gè)電壓源21_1至21_5的供電電壓的狀態(tài)反映在電壓源開(kāi)關(guān)22和電壓源連接開(kāi)關(guān)23各自的連接狀態(tài)中。
[0113]具體地，當(dāng)在電壓監(jiān)測(cè)電路中測(cè)得的相鄰電壓源的比較結(jié)果(即，分別存儲(chǔ)于觸發(fā)器FFl至FF5內(nèi)的且指示“O”或“I”的值的比較結(jié)果0UT_M1至0UT_M5)相同時(shí)，電壓源開(kāi)關(guān)22接通相應(yīng)的電壓源開(kāi)口 22。例如，當(dāng)電壓源21_1和21_2的比較結(jié)果0UT_M1和0UT_M2相同時(shí)，與電壓源21_1和21_2對(duì)應(yīng)的電壓源開(kāi)關(guān)SWl接通。例如，當(dāng)電壓源21_3至21_5的比較結(jié)果0UT_M3至0UT_M5相同時(shí)，與電壓源21_3至21_5對(duì)應(yīng)的電壓源開(kāi)關(guān)SW3和SW4接通。
[0114]電壓源連接開(kāi)關(guān)23切換第一電壓源群組(絲線(xiàn)31)和第二電壓源群組(絲線(xiàn)32)中的每個(gè)電壓源群組與電壓控制電路14_1和14_2中的每個(gè)之間的連接狀態(tài)。例如，當(dāng)比較結(jié)果0UT_M1和0UT_M2指示“O”時(shí)，電壓源連接開(kāi)關(guān)23將第一電壓源群組(絲線(xiàn)31)連接至電壓控制電路14_1。例如，當(dāng)比較結(jié)果0UT_M3至0UT_M5指示“I”時(shí)，電壓源連接開(kāi)關(guān)23將第二電壓源群組(絲線(xiàn)32)連接至電壓控制電路14_2。結(jié)果，在電壓源21_1至21_5當(dāng)中各自具有比預(yù)定參考電壓Vref低的電壓的電壓源能夠連接至電壓控制電路14_1，而在電壓源21_1至21_5當(dāng)中各自具有等于或高于預(yù)定參考電壓Vref的電壓的電壓源能夠連接至電壓控制電路14_2。因此，各自具有基本上相同的供電電壓的電壓源能夠連接至同一電壓控制電路。
[0115]其后，電壓源開(kāi)關(guān)22和電壓源連接開(kāi)關(guān)23在時(shí)間tl5再次由正常模式轉(zhuǎn)換為監(jiān)測(cè)模式。隨后，重復(fù)上述操作。
[0116]當(dāng)使用電壓源開(kāi)關(guān)22來(lái)形成的電壓源群組不包含直接連接電壓源連接開(kāi)關(guān)23的任何電壓源時(shí)，在包含于相鄰電壓源群組內(nèi)的電壓源(即，與電壓源連接開(kāi)關(guān)23直接連接的電壓源)之間的電壓源開(kāi)關(guān)可以接通。
[0117]換言之，當(dāng)在N個(gè)電壓源當(dāng)中的范圍為從第a電壓源至第b電壓源(I ( a〈b ( N)的電壓源之間的全部電壓源開(kāi)關(guān)均處于接通狀態(tài)，并且范圍為從第a電壓源至第b電壓源的電壓源不包括直接連接電壓源連接開(kāi)關(guān)23的任何電壓源時(shí)，在第a-Ι電壓源與第a電壓源之間的電壓源開(kāi)關(guān)，或者在第b電壓源與第b+Ι電壓源之間的電壓源開(kāi)關(guān)可以接通。
[0118]圖13是示出根據(jù)第二實(shí)施例的電源電路2的操作的實(shí)例的框圖。在圖13所示的電源電路2中，電壓源21_1的供電電壓(開(kāi)路電壓)為0.2V ;電壓源21_2的供電電壓為
0.2V ;電壓源21_3的供電電壓為0.3V ;電壓源21_4的供電電壓為0.4V ;并且電壓源21_5的供電電壓為0.5V。每個(gè)電壓源21_1至21_5的輸出阻抗為IkQ。
[0119]假定參考電壓Vref被設(shè)定為0.25V ；電壓源當(dāng)中各自具有比參考電壓低的供電電壓的電壓源連接至電壓控制電路14_1 ;并且電壓源當(dāng)中各自具有等于或高于參考電壓的供電電壓的電壓源連接至電壓控制電路14_2。在這種情況下，由于電壓源21_1和21_2各自的供電電壓為0.2V，該電壓低于參考電壓0.25V，因而電壓源開(kāi)關(guān)SWl接通，并且電壓源連接開(kāi)關(guān)23將絲線(xiàn)31連接至電壓控制電路14_1。這允許電壓源21_1和21_2與電壓控制電路14_1電連接。
[0120]另一方面，由于電壓源21_3、21_4和21_5的供電電壓分別為高于參考電壓0.25V的0.3V、0.4V和0.5V，因而電壓源開(kāi)關(guān)SW3和SW4接通，并且電壓源連接開(kāi)關(guān)23將絲線(xiàn)32連接至電壓控制電路14_2。這允許電壓源21_3、21_4和21_5與電壓控制電路14_2電連接。
[0121]此外，當(dāng)電壓控制電路14_1和14_2各自的輸出電壓Vout被設(shè)定為1.5V ;給電壓控制電路14_1供應(yīng)的時(shí)鐘信號(hào)CLK_1的占空比被設(shè)定為0.93 ;并且給電壓控制電路14_2供應(yīng)的時(shí)鐘信號(hào)CLK_2的占空比被設(shè)定為0.87時(shí)，電壓控制電路14_1的輸入電壓Vin_l為0.1V并且電壓控制電路14_2的輸入電壓Vin_2為0.2V。
[0122]在此時(shí)，由于在電壓源21_1的供電電壓Vl (0.2V)與電壓控制電路14_1的輸入電壓Vin_l(0.1V)之間的電位差為0.1V，并且給電壓控制電路14_1供應(yīng)的電流為100 μ A ( = 0.lV/lk Ω )，因而由電壓源21_1給電壓控制電路14_1供應(yīng)的功率為10 μ W (=
0.1VX 100 μ Α)。類(lèi)似地，由電壓源21_2給電壓控制電路14_1供應(yīng)的功率為10 μ W ;由電壓源21_3給電壓控制電路14_2供應(yīng)的功率為20 μ W ;由電壓源21_4給電壓控制電路14_2供應(yīng)的功率為40 μ W ;并且由電壓源21_5給電壓控制電路14_2供應(yīng)的功率為60 μ W。因此，由電壓源21_1至21_5給電壓控制電路14_1和14_2供應(yīng)的總功率為140 μ W，并且由于與在第一實(shí)施例中所提及的原因相同的原因，功率能夠被有效地從每個(gè)電壓源21_1至21_5中提取出。
[0123]尤其是在根據(jù)第二實(shí)施例的電源電路2中，當(dāng)相鄰電壓源的供電電壓落入預(yù)定范圍之內(nèi)時(shí)，電壓源群組使用電壓源開(kāi)關(guān)22來(lái)形成(換言之，該多個(gè)電壓源被劃分成群組)。因此，在電壓源連接開(kāi)關(guān)23的輸入側(cè)的絲線(xiàn)(對(duì)應(yīng)于絲線(xiàn)31和32)的數(shù)量能夠得以減少，結(jié)果能夠簡(jiǎn)化電壓源連接開(kāi)關(guān)23的配置。
[0124]優(yōu)選將與電壓源連接開(kāi)關(guān)23直接連接的電壓源均勻地布置于多個(gè)電壓源當(dāng)中。
[0125]雖然以上已經(jīng)描述了其中電源電路2包含五個(gè)電壓源的情形，但是電壓源的數(shù)量并不限定于此，只要設(shè)置有三個(gè)或更多個(gè)電壓源(即，當(dāng)電壓源的數(shù)量由N表示時(shí)，有N ^ 3)即可。雖然以上已經(jīng)描述了其中電源電路2包含兩個(gè)電壓控制電路的情形，但是電壓控制電路的數(shù)量并不限定于此，只要設(shè)置有兩個(gè)或更多個(gè)電壓控制電路(即，當(dāng)電壓控制電路的數(shù)量由k表示時(shí)，有k ^ 2，假定NSk)即可。
[0126]在此假定在N個(gè)電壓源當(dāng)中有m(m是小于N的自然數(shù))個(gè)電壓源直接連接至電壓源連接開(kāi)關(guān)23，則“N”、“K”和“m”被優(yōu)選地設(shè)定以致于滿(mǎn)足(N-l) + (mXK)〈NXK，以便減少用于構(gòu)造電壓源連接開(kāi)關(guān)23的開(kāi)關(guān)的數(shù)量。
[0127]當(dāng)供電電壓在相鄰的電壓源之間變化很大時(shí)，可以使用在第一實(shí)施例中所描述的電源電路I。
[0128]〈第三實(shí)施例〉
[0129]接下來(lái)，將描述第三實(shí)施例。第三實(shí)施例示出了其中第一實(shí)施例所描述的電源電路I被安裝于半導(dǎo)體芯片(以下稱(chēng)為芯片)上的配置實(shí)例。圖14是示出根據(jù)第三實(shí)施例的電源電路的配置實(shí)例的示意圖。如圖14所示，在根據(jù)第三實(shí)施例的電源電路3中，用于構(gòu)成電壓源連接開(kāi)關(guān)13的開(kāi)關(guān)SW1_1至SW5_1和SW1_2至SW5_2 (見(jiàn)圖2)、用于構(gòu)成電壓源切換電路16的開(kāi)關(guān)SW_M1至SW_M5(見(jiàn)圖5)、電壓控制電路14_1和14_2、電壓監(jiān)測(cè)電路17以及焊盤(pán)53至58被布置于芯片50上。在芯片50的外部，布置了電壓源11_1至11_5、第一絲線(xiàn)51、第二絲線(xiàn)52、焊盤(pán)59和負(fù)載電路15。
[0130]電壓源11_1通過(guò)鍵合絲線(xiàn)61連接至電壓源焊盤(pán)(第三焊盤(pán))53。電壓源焊盤(pán)53經(jīng)由開(kāi)關(guān)SW1_1連接至第一焊盤(pán)54。在這種情況下，開(kāi)關(guān)SW1_1的的一端與電壓源焊盤(pán)53通過(guò)片內(nèi)絲線(xiàn)相互連接，并且開(kāi)關(guān)SW1_1的的另一端與第一焊盤(pán)54通過(guò)片內(nèi)絲線(xiàn)相互連接。第一焊盤(pán)54通過(guò)鍵合絲線(xiàn)62連接至第一絲線(xiàn)51。其他電壓源11_2至11_5以及其他開(kāi)關(guān)SW2_1至SW5_1按照與以上所描述的方式類(lèi)似的方式連接。第一絲線(xiàn)51通過(guò)鍵合絲線(xiàn)64連接至焊盤(pán)56。焊盤(pán)56通過(guò)片內(nèi)絲線(xiàn)連接至電壓控制電路14_1。電壓控制電路14_1通過(guò)片內(nèi)絲線(xiàn)連接至焊盤(pán)58。本文所述的第一焊盤(pán)54指的是與電壓控制電路14_1電連接的焊盤(pán)。
[0131]類(lèi)似地，電壓源焊盤(pán)53經(jīng)由開(kāi)關(guān)SW1_2連接至第二焊盤(pán)55。在這種情況下，開(kāi)關(guān)Sffl_2的的一端與電壓源焊盤(pán)53通過(guò)片內(nèi)絲線(xiàn)相互連接，并且開(kāi)關(guān)SW1_2的的另一端與第二焊盤(pán)55通過(guò)片內(nèi)絲線(xiàn)相互連接。第二焊盤(pán)55通過(guò)鍵合絲線(xiàn)63連接至第二絲線(xiàn)52。其他開(kāi)關(guān)SW2_2至SW5_2具有與開(kāi)關(guān)SW1_2的配置類(lèi)似的配置。第二絲線(xiàn)52通過(guò)鍵合絲線(xiàn)65連接至焊盤(pán)57。焊盤(pán)57通過(guò)片內(nèi)絲線(xiàn)連接至電壓控制電路14_2。電壓控制電路14_2通過(guò)片內(nèi)絲線(xiàn)連接至焊盤(pán)58。本文所述的第二焊盤(pán)55指的是與電壓控制電路14_2電連接的焊盤(pán)。
[0132]電壓源焊盤(pán)53經(jīng)由用于構(gòu)成電壓源切換電路16的開(kāi)關(guān)SW_M1連接至電壓監(jiān)測(cè)電路17。其他開(kāi)關(guān)SW_M2至SW_M5具有與開(kāi)關(guān)SW_M1的配置類(lèi)似的配置。焊盤(pán)58通過(guò)鍵合絲線(xiàn)66連接至焊盤(pán)59。焊盤(pán)59連接至負(fù)載電路15。電壓源焊盤(pán)53、第一焊盤(pán)54、第二焊盤(pán)55以及焊盤(pán)56和57形成于芯片50的在第一及第二絲線(xiàn)51和52 —側(cè)的端部處。
[0133]以此方式，在根據(jù)第三實(shí)施例的電源電路3中，電壓控制電路14_1、電壓控制電路14_2以及電壓源連接開(kāi)關(guān)SW1_1至SW5_1和SW1_2至SW5_2形成于同一芯片上。電壓控制電路14_1和電壓源連接開(kāi)關(guān)SW1_1至SW5_1經(jīng)由形成于芯片50之外的第一絲線(xiàn)51相互連接。電壓控制電路14_2和電壓源連接開(kāi)關(guān)SW1_2至SW5_2經(jīng)由形成于芯片50之外的第二絲線(xiàn)52相互連接。本文所述的電壓源連接開(kāi)關(guān)SW1_1至SW5_1(第一開(kāi)關(guān))指的是用于切換每個(gè)電壓源11_1至11_5與電壓控制電路14_1之間的連接的開(kāi)關(guān)。本文所述的電壓源連接開(kāi)關(guān)SW1_2至SW5_2(第二開(kāi)關(guān))指的是用于切換每個(gè)電壓源11_1至11_5與電壓控制電路14_2之間的連接的開(kāi)關(guān)。
[0134]第一絲線(xiàn)51和第二絲線(xiàn)52是布置于芯片50之外的且具有比芯片50內(nèi)的每個(gè)絲線(xiàn)(片內(nèi)絲線(xiàn))的電阻小的電阻的絲線(xiàn)。因此，在根據(jù)第三實(shí)施例的電源電路3中，能夠降低用于使電壓控制電路14_1與電壓源連接開(kāi)關(guān)SW1_1至SW5_1相互連接的絲線(xiàn)的接線(xiàn)電阻，以及用于使電壓控制電路14_2與電壓源連接開(kāi)關(guān)SW1_2至SW5_2相互連接的絲線(xiàn)的接線(xiàn)電阻。
[0135]圖15是示出根據(jù)一個(gè)比較例的電源電路103的示意圖。圖15所示的比較例示出了其中圖14所示的第一絲線(xiàn)51和第二絲線(xiàn)52 (以下也稱(chēng)為片外絲線(xiàn)51和52)使用片內(nèi)絲線(xiàn)151和152來(lái)配置的情形。在圖15所示的電源電路103中，與圖14所示的電源電路3的構(gòu)件相同的構(gòu)件由相同的附圖標(biāo)記來(lái)表示。
[0136]如圖15所示，在根據(jù)該比較例的電源電路103中，片內(nèi)絲線(xiàn)151和152形成于芯片150內(nèi)。電壓源11_1通過(guò)鍵合絲線(xiàn)連接至電壓源焊盤(pán)153。電壓源焊盤(pán)153經(jīng)由絲線(xiàn)161連接至開(kāi)關(guān)SW1_1的一端、開(kāi)關(guān)SW1_2的一端以及開(kāi)關(guān)SW_M1的一端。開(kāi)關(guān)SW1_1的另一端通過(guò)絲線(xiàn)162連接至片內(nèi)絲線(xiàn)151。開(kāi)關(guān)SW1_2的另一端通過(guò)絲線(xiàn)163連接至片內(nèi)絲線(xiàn)152。開(kāi)關(guān)SW_M1的另一端連接至電壓監(jiān)測(cè)電路17。其他的電壓源11_2至11_5以及其他的開(kāi)關(guān)SW2_1至_SW5_1和SW_M2至SW_M5具有與以上所述的配置類(lèi)似的配置。電壓控制電路14_1通過(guò)絲線(xiàn)164連接至片內(nèi)絲線(xiàn)151。電壓控制電路14_2通過(guò)絲線(xiàn)165連接至片內(nèi)絲線(xiàn)152。
[0137]在圖15所示的比較例中，需要增加片內(nèi)絲線(xiàn)151和152各自的寬度(例如，Imm或更大)，以便降低片內(nèi)絲線(xiàn)151和152各自的接線(xiàn)電阻(以至基本上等于圖14所示的片外絲線(xiàn)51和52的接線(xiàn)電阻)。由于該原因，當(dāng)片內(nèi)絲線(xiàn)151和152形成于芯片150內(nèi)時(shí)，芯片面積增加。因此，在第三實(shí)施例中，優(yōu)選地使用片外絲線(xiàn)51和52，如圖14所示，這促使芯片面積的顯著減小。
[0138]在根據(jù)第三實(shí)施例的電源電路3中，電壓源焊盤(pán)53、第一焊盤(pán)54和第二焊盤(pán)55可以如圖16所示的那樣布置。也就是，各個(gè)焊盤(pán)可以按照使得兩個(gè)電壓源焊盤(pán)53連接至單個(gè)第一焊盤(pán)54，或者兩個(gè)電壓源焊盤(pán)53連接至單個(gè)第二焊盤(pán)55的方式布置成兩行。在此時(shí)，電壓源連接開(kāi)關(guān)SW1_1至SW5_1和SW1_2至SW5_2每個(gè)都被設(shè)置于相應(yīng)的焊盤(pán)之間。焊盤(pán)通過(guò)片內(nèi)絲線(xiàn)相互連接。
[0139]以此方式，圖16所示的焊盤(pán)布局允許兩個(gè)電壓源焊盤(pán)53共用單個(gè)第一焊盤(pán)54和單個(gè)第二焊盤(pán)55，這促使焊盤(pán)數(shù)量減少。
[0140]此外，在根據(jù)第三實(shí)施例的電源電路3中，電壓源焊盤(pán)53、第一焊盤(pán)54和第二焊盤(pán)55可以如圖17所示的那樣布置。也就是，各個(gè)焊盤(pán)可以布置成兩行，并且可以進(jìn)一步按照交錯(cuò)的方式布置。在此時(shí)，電壓源焊盤(pán)53布置于第一行內(nèi)，而第一及第二焊盤(pán)54和55布置于第二行內(nèi)。其中焊盤(pán)如圖17所示出的那樣相互連接的狀態(tài)類(lèi)似于圖14所示的狀態(tài)。類(lèi)似地，在這種情況下，電壓源連接開(kāi)關(guān)SW1_1至SW5_1和SW1_2至SW5_2每個(gè)都被設(shè)置于相應(yīng)的焊盤(pán)之間。焊盤(pán)通過(guò)片內(nèi)絲線(xiàn)相互連接。
[0141]圖17所示的焊盤(pán)布局使得可以減小由焊盤(pán)占用的面積的橫向方向上的長(zhǎng)度。此夕卜，焊盤(pán)按交錯(cuò)方式的布局使得可以抑制與相應(yīng)的焊盤(pán)連接的鍵合絲線(xiàn)之間的干擾。
[0142]例如，當(dāng)設(shè)置了多個(gè)(例如，8個(gè))電壓源時(shí)，焊盤(pán)可以如圖18那樣布置。也就是，各個(gè)焊盤(pán)可以按照使得四個(gè)電壓源焊盤(pán)53連接至單個(gè)第一焊盤(pán)54并且四個(gè)電壓源焊盤(pán)53同樣連接至單個(gè)第二焊盤(pán)55的方式布置成兩行。類(lèi)似地，在這種情況下，每個(gè)電壓源連接開(kāi)關(guān)都被設(shè)置于相應(yīng)的焊盤(pán)之間。焊盤(pán)通過(guò)片內(nèi)絲線(xiàn)相互連接。
[0143]以此方式，圖18所示的焊盤(pán)布局允許四個(gè)電壓源焊盤(pán)53共用單個(gè)第一焊盤(pán)54和單個(gè)第二焊盤(pán)55，由此抑制焊盤(pán)數(shù)量的增加。
[0144]〈第四實(shí)施例〉
[0145]接下來(lái)，將描述第四實(shí)施例。第四實(shí)施例示出了使用分別在第一至第三實(shí)施例中予以描述的電源電路I至3的供電系統(tǒng)的配置實(shí)例，特別地，其中分別在第一至第三實(shí)施例中描述的電源電路I至3安裝于半導(dǎo)體芯片上的能量收集系統(tǒng)的配置實(shí)例。
[0146]圖19是示出根據(jù)第四實(shí)施例的供電系統(tǒng)的實(shí)例的框圖。如圖19所示，根據(jù)第四實(shí)施例的供電系統(tǒng)包含天線(xiàn)71_1至71_5、RF-DC (射頻一直流)轉(zhuǎn)換電路72_1至72_5、電源電路73和負(fù)載電路15。天線(xiàn)71_1至71_5和RF-DC轉(zhuǎn)換電路72_1至72_5分別對(duì)應(yīng)于第一至第三實(shí)施例所描述的電壓源11_1至11_5。電源電路73對(duì)應(yīng)于第一至第三實(shí)施例分別描述的每個(gè)電源電路I至3(除了電壓源11_1至11_5外)。
[0147]天線(xiàn)71_1至71_5每個(gè)都接收預(yù)定頻段內(nèi)的無(wú)線(xiàn)電波，并且分別將所接收的AC信號(hào)輸出到RF-DC轉(zhuǎn)換電路72_1至72_5。天線(xiàn)71_1至71_5被配置為能夠接收在供電系統(tǒng)所安置的環(huán)境中通常使用的頻段(即，高能頻段)內(nèi)的無(wú)線(xiàn)電波。天線(xiàn)71_1至71_5可以被配置為能夠接收單個(gè)頻段內(nèi)的無(wú)線(xiàn)電波，或者可以被配置為能夠接收多個(gè)頻段內(nèi)的無(wú)線(xiàn)電波。
[0148]RF-DC轉(zhuǎn)換電路72_1至72_5被提供以便分別對(duì)應(yīng)于天線(xiàn)71_1至71_5，將由天線(xiàn)71_1至71_5接收到的AC信號(hào)轉(zhuǎn)換成DC信號(hào)，并且將轉(zhuǎn)換之后所獲得的DC信號(hào)輸出到電源電路73。
[0149]電源電路73通過(guò)使用由RF-DC轉(zhuǎn)換電路72_1至72_5供應(yīng)的電力來(lái)生成供電電壓，并且將所生成的供電電壓供應(yīng)給負(fù)載電路15。電源電路73可以使用半導(dǎo)體芯片74來(lái)配置。電源電路73的配置和操作類(lèi)似于分別在第一至第三實(shí)施例中進(jìn)行了描述的電源電路I至3的配置和操作，因而省略關(guān)于它們的詳細(xì)描述。
[0150]根據(jù)能量收集技術(shù)，一般地，從無(wú)線(xiàn)電波塔或蜂窩式電話(huà)基站朝數(shù)量未指定的天線(xiàn)輻射的無(wú)線(xiàn)電能被恢復(fù)，而不是恢復(fù)被導(dǎo)向天線(xiàn)71_1至71_5的無(wú)線(xiàn)電能。因此，為了恢復(fù)更多的能量，優(yōu)選使用能夠接收在通常使用的頻段內(nèi)的無(wú)線(xiàn)電波的天線(xiàn)，例如，在移動(dòng)電話(huà)的頻段內(nèi)的無(wú)線(xiàn)電波、在無(wú)線(xiàn)LAN的頻段內(nèi)的無(wú)線(xiàn)電波，或者在數(shù)字地面廣播的頻段內(nèi)的無(wú)線(xiàn)電波。
[0151]圖20是示出通過(guò)天線(xiàn)71_1至71_5恢復(fù)的電力的實(shí)例的，并且還示出了在RF-DC轉(zhuǎn)換電路的輸出電壓和輸出功率之間的關(guān)系的圖表。圖20所示的實(shí)例示出了以下情形:200MHz頻段的天線(xiàn)被用作天線(xiàn)71_1 ；500MHz頻段的天線(xiàn)被用作天線(xiàn)71_2和71_3 ;以及800MHz頻段的天線(xiàn)被用作天線(xiàn)71_4和71_5。
[0152]在每個(gè)頻段內(nèi)的無(wú)線(xiàn)電能的強(qiáng)度根據(jù)位置和時(shí)間而變化。因此，在所有頻段內(nèi)的無(wú)線(xiàn)電能的強(qiáng)度都處于基本上相同的級(jí)別是極少發(fā)生的情形。200MHz頻段、500MHz頻段和800MHz頻段的天線(xiàn)的輸出分別為彼此不同的-14dBm、-20dBm和-26dBm。圖20示出了在RF-DC轉(zhuǎn)換電路的輸出電壓與輸出功率之間的關(guān)系。
[0153]例如，當(dāng)電壓控制電路具有一個(gè)輸入時(shí)(見(jiàn)圖10)，假定RF-DC轉(zhuǎn)換電路72_1至72_5的全部輸出都供應(yīng)給單個(gè)電壓控制電路，并且RF-DC轉(zhuǎn)換電路72_1至72_5每個(gè)都具有0.2V的輸出，則能夠由500MHz頻段的RF-DC轉(zhuǎn)換電路72_2和72_3恢復(fù)的電力變?yōu)樽畲?，如圖20所示。但是，200MHz頻段的RF-DC轉(zhuǎn)換電路72_1的輸出功率并不是最大的(如附圖標(biāo)記78所示)。在800MHz頻段的RF-DC轉(zhuǎn)換電路72_4和72_5中，輸出功率由于泄漏電流的影響而下降(如附圖標(biāo)記79所示)。因此，在這種情況下，由RF-DC轉(zhuǎn)換電路72_1至72_5給單個(gè)電壓控制電路供應(yīng)的功率為大約14 μ W。
[0154]另一方面，例如，當(dāng)使用分別在第一至第三實(shí)施例中描述的電源電路I至3時(shí)，200MHz頻段的RF-DC轉(zhuǎn)換電路72_1連接至電壓控制電路14_2 (見(jiàn)圖1)并且被促使以0.3V操作；500MHz頻段的RF-DC轉(zhuǎn)換電路72_2和72_3連接至電壓控制電路14_1并且被促使以0.2V操作；而800MHz頻段的RF-DC轉(zhuǎn)換電路72_4和72_5與電壓控制電路14_1和14_2兩者斷連，由此使得可以恢復(fù)大約20 μ W的功率。
[0155]以上已經(jīng)描述了圖19所示的供電系統(tǒng)，在該供電系統(tǒng)中，天線(xiàn)71_1至71_5和RF-DC轉(zhuǎn)換電路72_1至72_5作為電壓源而提供。替代地，在第四實(shí)施例中可以提供熱電元件或太陽(yáng)能電池。熱電元件的使用使得可以恢復(fù)熱能。太陽(yáng)能電池的使用使得可以恢復(fù)光倉(cāng)泛。
[0156]如圖21所示，可以將各種類(lèi)型的電壓源結(jié)合起來(lái)用作電壓源。圖21示出了以下實(shí)例:天線(xiàn)71_1至71_3、熱電元件75和太陽(yáng)能電池76被結(jié)合起來(lái)用作電壓源。以這種方式，將各種類(lèi)型的電壓源結(jié)合起來(lái)使用使得即使在例如暗處難以恢復(fù)特定的能量(光能)時(shí)也可以恢復(fù)來(lái)自其他輸入的能量(無(wú)線(xiàn)電能或熱能)。
[0157]當(dāng)將各種類(lèi)型的電壓源結(jié)合起來(lái)使用時(shí)，輸出電壓根據(jù)例如無(wú)線(xiàn)電能、熱能或光能的強(qiáng)度而變化。但是，在第四實(shí)施例中提供了該多個(gè)電壓控制電路14_1和14_2(見(jiàn)圖1)，并且待連接的電壓控制電路14_1和14_2根據(jù)通過(guò)每個(gè)能量源獲得的輸出電壓來(lái)切換。因此，能夠從每個(gè)能量源中有效地恢復(fù)能量。
[0158]在第四實(shí)施例中，如圖22所示，由電源電路73驅(qū)動(dòng)的MCU (微控制器單元)82可以安裝于半導(dǎo)體芯片81上，并且負(fù)載電路15可以通過(guò)由MCU 82輸出的控制信號(hào)83來(lái)控制。以這種配置，能夠更詳細(xì)地控制負(fù)載電路15。例如，當(dāng)電源電路73的輸出電壓低時(shí)，能夠中斷負(fù)載電路15的操作。
[0159]此外，在第四實(shí)施例中，如圖23所示，用于控制對(duì)負(fù)載電路15的供電的電源開(kāi)關(guān)電路92以及用于控制電源開(kāi)關(guān)電路92的開(kāi)關(guān)控制電路93可以安裝于半導(dǎo)體芯片91上。當(dāng)電源電路73的輸出電壓處于某一電平或更高(等于或高于負(fù)載電路15的操作電壓)時(shí)，開(kāi)關(guān)控制電路93將控制信號(hào)94輸出給電源開(kāi)關(guān)電路92。當(dāng)電源開(kāi)關(guān)電路92被供應(yīng)以控制信號(hào)94時(shí)，電源開(kāi)關(guān)電路92使電源電路73和負(fù)載電路15相互連接，由此允許電力供應(yīng)給負(fù)載電路15。
[0160]以該配置，對(duì)負(fù)載電路15的供電力夠在電源電路73的輸出電壓達(dá)到某一電平或更高(等于或高于負(fù)載電路15的操作電壓)之后開(kāi)始。因此，即使在負(fù)載電路15具有大的電流消耗并且具有等于或小于操作保障電壓的電壓時(shí)，負(fù)載電路15也能夠穩(wěn)定地開(kāi)啟。
[0161]雖然由本發(fā)明人作出的本發(fā)明已經(jīng)在上文參照實(shí)施例進(jìn)行了具體描述，但是本發(fā)明并不限定于上述實(shí)施例，而是能夠在不脫離本發(fā)明的范圍的情況下以各種方式來(lái)修改。
[0162]雖然本發(fā)明已經(jīng)針對(duì)若干實(shí)施例進(jìn)行了描述，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，本發(fā)明能夠以在所附權(quán)利要求的精神和范圍之內(nèi)的各種改型來(lái)實(shí)現(xiàn)，本發(fā)明并不限定于以上所描述的實(shí)例。
[0163]此外，權(quán)利要求的范圍并不受限于以上所描述的實(shí)施例。
[0164]而且，應(yīng)當(dāng)注意，本 申請(qǐng)人:的意圖是包含所有要求權(quán)利的要素的等同形式，即使在后期的審查過(guò)程中對(duì)權(quán)利要求進(jìn)行過(guò)修改亦是如此。
【權(quán)利要求】
1.一種電源電路，包含: N個(gè)電壓源，其中N彡3 ; 用于使輸入電壓升壓的第一電壓控制電路及第二電壓控制電路；以及用于將所述N個(gè)電壓源中的至少一個(gè)連接至所述第一電壓控制電路及第二電壓控制電路之一的電壓源連接開(kāi)關(guān)。
2.根據(jù)權(quán)利要求1所述的電源電路，其中所述電壓源連接開(kāi)關(guān)將所述N個(gè)電壓源當(dāng)中具有比預(yù)定的參考電壓低的電壓的電壓源連接至所述第一電壓控制電路，并且將所述N個(gè)電壓源當(dāng)中具有等于或高于所述預(yù)定的參考電壓的電壓的電壓源連接至所述第二電壓控制電路。
3.根據(jù)權(quán)利要求2所述的電源電路，還包含用于監(jiān)測(cè)所述N個(gè)電壓源中的每個(gè)電壓源的電壓的電壓監(jiān)測(cè)電路，其中 所述電壓監(jiān)測(cè)電路包含: 用于生成所述預(yù)定的參考電壓的參考電壓產(chǎn)生電路；以及 用于將所述N個(gè)電壓源中的每個(gè)電壓源的電壓與所述參考電壓進(jìn)行比較的比較器。
4.根據(jù)權(quán)利要求3所述的電源電路，還包含用于依次切換所述N個(gè)電壓源中的每個(gè)電壓源與所述電壓監(jiān)測(cè)電路之間的連接的電壓源切換電路。
5.根據(jù)權(quán)利要求3所述的電源電路，其中 所述電源電路具有包括監(jiān)測(cè)模式和正常模式的操作模式， 在所述監(jiān)測(cè)模式中，所述電壓監(jiān)測(cè)電路監(jiān)測(cè)所述N個(gè)電壓源中的每個(gè)電壓源的電壓，并且 在正常模式中，所述電壓源連接開(kāi)關(guān)根據(jù)所述電壓源中的每個(gè)電壓源的電壓的監(jiān)測(cè)結(jié)果來(lái)將所述N個(gè)電壓源中的至少一個(gè)連接至所述第一電壓控制電路及第二電壓控制電路之一 O
6.根據(jù)權(quán)利要求2所述的電源電路，其中 所述第一電壓控制電路根據(jù)給所述第一電壓控制電路供應(yīng)的第一時(shí)鐘信號(hào)的占空比來(lái)使輸入電壓升壓，并且 所述第二電壓控制電路根據(jù)給所述第二電壓控制電路供應(yīng)的第二時(shí)鐘信號(hào)的占空比來(lái)使輸入電壓升壓。
7.根據(jù)權(quán)利要求6所述的電源電路，其中所述第一電壓控制電路及第二電壓控制電路分別被供應(yīng)以所述第一時(shí)鐘信號(hào)及第二時(shí)鐘信號(hào)，所述第一時(shí)鐘信號(hào)及第二時(shí)鐘信號(hào)被設(shè)定使得所述第一電壓控制電路的輸出電壓以及所述第二電壓控制電路的輸出電壓基本上相同。
8.根據(jù)權(quán)利要求7所述的電源電路，其中所述第一時(shí)鐘信號(hào)具有比所述第二時(shí)鐘信號(hào)的占空比大的占空比。
9.根據(jù)權(quán)利要求6所述的電源電路，其中分別給所述第一電壓控制電路及第二電壓控制電路供應(yīng)的所述第一時(shí)鐘信號(hào)及第二時(shí)鐘信號(hào)根據(jù)所述N個(gè)電壓源中的每個(gè)電壓源的電壓來(lái)控制。
10.根據(jù)權(quán)利要求1所述的電源電路，還包含能夠使所述N個(gè)電壓源中的第i電壓源與第i+Ι電壓源相互連接的電壓源開(kāi)關(guān)，其中N-1，其中 所述N個(gè)電壓源中的m個(gè)電壓源直接連接至所述電壓源連接開(kāi)關(guān)，并且 所述N個(gè)電壓源中的N-m個(gè)電壓源經(jīng)由所述電壓源開(kāi)關(guān)連接至所述電壓源連接開(kāi)關(guān)。
11.根據(jù)權(quán)利要求10所述的電源電路，其中當(dāng)所述第i電壓源的電壓以及所述第i+1電壓源的電壓屬于預(yù)定范圍時(shí)，所述電壓源開(kāi)關(guān)使所述第i電壓源與所述第i+Ι電壓源相互連接。
12.根據(jù)權(quán)利要求10所述的電源電路，其中所述電壓源開(kāi)關(guān)連接所述N個(gè)電壓源當(dāng)中的各自具有比預(yù)定的參考電壓低的電壓的電壓源，以由此形成第一電壓源分組，并且連接所述N個(gè)電壓源當(dāng)中具有等于或高于所述預(yù)定的參考電壓的電壓的電壓源，以由此形成第二電壓源分組。
13.根據(jù)權(quán)利要求12所述的電源電路，其中所述第一電壓源分組連接至所述第一電壓控制電路，并且所述第二電壓源分組連接至所述第二電壓控制電路。
14.根據(jù)權(quán)利要求10所述的電源電路，其中當(dāng)在所述N個(gè)電壓源當(dāng)中的第a電壓源與第b電壓源之間的所有電壓源開(kāi)關(guān)被接通時(shí)，并且當(dāng)與所述電壓源連接開(kāi)關(guān)直接連接的所述電壓源中沒(méi)有一個(gè)包含于從所述第a電壓源到所述第b電壓源的范圍內(nèi)的電壓源內(nèi)時(shí)，第a-Ι電壓源與所述第a電壓源之間的電壓源開(kāi)關(guān)或者所述第b電壓源與第b+Ι電壓源之間的電壓源開(kāi)關(guān)被接通，其中K a〈b < N。
15.一種電源電路，包含: N個(gè)電壓源，其中N彡3 ; 用于使輸入電壓升壓的第一電壓控制電路及第二電壓控制電路；以及用于將所述N個(gè)電壓源中的至少一個(gè)連接至所述第一電壓控制電路及第二電壓控制電路之一的電壓源連接開(kāi)關(guān)，其中 所述第一電壓控制電路及第二電壓控制電路和所述電壓源連接開(kāi)關(guān)形成于芯片上，所述第一電壓控制電路和所述電壓源連接開(kāi)關(guān)經(jīng)由形成于所述芯片之外的第一絲線(xiàn)相互連接，并且 所述第二電壓控制電路和所述電壓源連接開(kāi)關(guān)經(jīng)由形成于所述芯片之外的第二絲線(xiàn)相互連接。
16.根據(jù)權(quán)利要求15所述的電源電路，其中 所述電壓源連接開(kāi)關(guān)包含: 用于切換所述電壓源中的每個(gè)電壓源與所述第一電壓控制電路之間的連接的第一開(kāi)關(guān)；以及 用于切換所述電壓源中的每個(gè)電壓源與所述第二電壓控制電路之間的連接的第二開(kāi)關(guān)，并且 所述電源電路還包含: 用于使所述第一絲線(xiàn)與所述第一開(kāi)關(guān)的一端相互連接的第一焊盤(pán)； 用于使所述第二絲線(xiàn)與所述第二開(kāi)關(guān)的一端相互連接的第二焊盤(pán)；以及用于使所述第一開(kāi)關(guān)的另一端、所述第二開(kāi)關(guān)的另一端以及相應(yīng)的電壓源相互連接的第三焊盤(pán)，所述第一焊盤(pán)、所述第二焊盤(pán)和所述第三焊盤(pán)形成于所述芯片的在所述第一及第二絲線(xiàn)一側(cè)的端部。
17.根據(jù)權(quán)利要求16所述的電源電路，其中 所述第一開(kāi)關(guān)的一端與所述第一焊盤(pán)通過(guò)芯片內(nèi)絲線(xiàn)相互連接，而所述第一絲線(xiàn)與所述第一焊盤(pán)通過(guò)鍵合絲線(xiàn)相互連接， 所述第二開(kāi)關(guān)的一端與所述第二焊盤(pán)通過(guò)芯片內(nèi)絲線(xiàn)相互連接，而所述第二絲線(xiàn)與所述第二焊盤(pán)通過(guò)鍵合絲線(xiàn)相互連接，并且 所述第一開(kāi)關(guān)的另一端、所述第二開(kāi)關(guān)的另一端以及所述第三焊盤(pán)通過(guò)芯片內(nèi)絲線(xiàn)相互連接，并且所述第三焊盤(pán)和相應(yīng)的電壓源通過(guò)鍵合絲線(xiàn)相互連接。
18.一種用于控制電源電路的方法，所述電源電路包含N個(gè)電壓源以及用于使輸入電壓升壓的第一電壓控制電路及第二電壓控制電路，其中N ^ 3，所述方法包括: 監(jiān)測(cè)所述N個(gè)電壓源中的每個(gè)電壓源的電壓；以及 根據(jù)所述N個(gè)電壓源中的每個(gè)電壓源的電壓來(lái)將所述N個(gè)電壓源中的至少一個(gè)連接至所述第一電壓控制電路及第二電壓控制電路之一。
19.根據(jù)權(quán)利要求18所述的用于控制電源電路的方法，還包括: 將所述N個(gè)電壓源當(dāng)中具有比預(yù)定的參考電壓低的電壓的電壓源連接至所述第一電壓控制電路；以及 將所述N個(gè)電壓源當(dāng)中具有等于或高于所述預(yù)定的參考電壓的電壓的電壓源連接至所述第二電壓控制電路。
20.根據(jù)權(quán)利要求19所述的用于控制電源電路的方法，其中所述N個(gè)電壓源中的每個(gè)電壓源的電壓都通過(guò)將所述N個(gè)電壓源中的每個(gè)電壓源的電壓與所述預(yù)定的參考電壓進(jìn)行比較來(lái)監(jiān)測(cè)。
【文檔編號(hào)】H02J1/10GK104518508SQ201410474525
【公開(kāi)日】2015年4月15日 申請(qǐng)日期:2014年9月17日 優(yōu)先權(quán)日:2013年9月27日
【發(fā)明者】池永佳史 申請(qǐng)人:瑞薩電子株式會(huì)社