一種磁隔離反饋電路的制作方法
【專利摘要】本發(fā)明提供一種磁隔離反饋電路，包括副邊芯片、補(bǔ)償電路、磁隔離耦合變壓器和主邊芯片。通過將電壓幅值信號(hào)調(diào)制為脈沖寬度信息，通過磁隔離耦合變壓器傳輸之后，再將此脈沖寬度信息還原為電壓幅值信號(hào)。該電路能夠準(zhǔn)確地反饋誤差信號(hào)，實(shí)現(xiàn)控制器的主邊控制，抗干擾能力強(qiáng)，簡(jiǎn)化了磁隔離耦合變壓器的設(shè)計(jì)。
【專利說明】—種磁隔離反饋電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種磁隔離反饋電路，特別涉及一種開關(guān)電源領(lǐng)域中實(shí)現(xiàn)閉環(huán)控制的磁隔離反饋電路。

【背景技術(shù)】
[0002]離線式開關(guān)電源利用變壓器實(shí)現(xiàn)電氣隔離，其輸出端的信號(hào)也需要隔離地反饋到原邊構(gòu)成系統(tǒng)的負(fù)反饋控制環(huán)。經(jīng)典的方式是通過TL431和光耦形成的跨導(dǎo)放大器將輸出電壓反饋到變換器的原邊。然而，TL431和光耦都需要較大的靜態(tài)工作電流，且光耦線性范圍較窄。尤其在高溫、高輻照等惡劣應(yīng)用環(huán)境下光耦的性能更加不可靠，容易損壞。另外一種隔離反饋方式為磁隔離，即通過一個(gè)耦合變壓器將輸出信號(hào)反饋至原邊。磁隔離反饋的優(yōu)點(diǎn)是有較強(qiáng)的抗干擾、抗輻照能力，在高溫、高壓等惡劣環(huán)境下能保持較高的精度和穩(wěn)定性。
[0003]現(xiàn)有技術(shù)中，比較常用的磁隔離反饋方式是采用TI的UC1901芯片，該芯片采樣電源輸出電壓到內(nèi)部的誤差放大器，產(chǎn)生誤差信號(hào)之后由時(shí)鐘信號(hào)對(duì)其進(jìn)行斬波放大。形成的脈沖再通過耦合變壓器傳送至主邊由半波整流、濾波電路還原誤差信號(hào)。該反饋方式的不足之處在于對(duì)誤差信號(hào)采用幅值調(diào)制，而幅值隨時(shí)在變，增加了變壓器的設(shè)計(jì)難度。且在斬波頻率較低時(shí)變壓器的功耗較大，容易飽和，誤差幅值較低時(shí)抗干擾能力減弱。專利US6301135也提出了一種磁隔離反饋電路，直接將副邊誤差信號(hào)和三角波比較的PWM調(diào)制信號(hào)傳送至主邊控制主開關(guān)。由于沒有誤差信號(hào)還原的環(huán)節(jié)，該電路只能實(shí)現(xiàn)副邊單電壓環(huán)控制，使用在反激等拓?fù)渲袝r(shí)會(huì)給環(huán)路補(bǔ)償造成困難。
[0004]此外，還有分立器件搭建的磁隔離反饋電路，如專利CN102185485和專利CN103326579。這兩篇專利提出的電路仍然是對(duì)誤差信號(hào)進(jìn)行幅值調(diào)制，與UC1901的調(diào)制解調(diào)方式相類似，且分立器件搭建的電路可靠性較差，占用了較大的PCB面積。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是:提供一種磁隔離反饋電路，該電路能夠準(zhǔn)確地反饋誤差信號(hào)，實(shí)現(xiàn)控制器的主邊控制，抗干擾能力強(qiáng)，簡(jiǎn)化了磁隔離耦合變壓器的設(shè)計(jì)。
[0006]本發(fā)明的目的是通過以下技術(shù)方案實(shí)現(xiàn)的:一種磁隔離反饋電路，包括副邊芯片、補(bǔ)償電路、磁隔離耦合變壓器和主邊芯片。副邊芯片通過FB端口采樣電源輸出端的信息，并將其轉(zhuǎn)化為誤差信號(hào)，通過COMP端口輸出到補(bǔ)償電路的一端，補(bǔ)償電路的另一端接至FB端口；同時(shí)，將誤差信號(hào)調(diào)制為脈沖信號(hào)經(jīng)由TRP端口和TRN端口輸出到磁隔離耦合變壓器，通過磁隔離耦合變壓器連接至主邊芯片的SP端口和SN端口 ；主邊芯片將包含誤差信號(hào)信息的脈沖信號(hào)還原為誤差信號(hào)，實(shí)現(xiàn)閉環(huán)控制。其特征在于:
[0007]所述的副邊芯片包括誤差放大器、誤差信號(hào)調(diào)制單元和脈沖調(diào)制單元；所述的誤差放大器的正向端接芯片內(nèi)部產(chǎn)生的基準(zhǔn)電壓VMf，所述的誤差放大器負(fù)向端接收電源輸出電壓的采樣值K*Vwt，所述的誤差放大器輸出誤差信號(hào)給誤差信號(hào)調(diào)制單元；所述的誤差信號(hào)調(diào)制單元將誤差信號(hào)調(diào)制為方波信號(hào)后輸出到所述的脈沖調(diào)制單元；所述的脈沖調(diào)制單元將方波調(diào)制為窄脈沖輸出到磁隔離耦合變壓器；
[0008]所述的原邊芯片包括主邊方波還原單元、主邊誤差信號(hào)解調(diào)單元、第二比較器、第一 RS觸發(fā)器和第二振蕩器；所述的主邊方波還原單元的輸入端通過SN端口和SP端口連接所述磁隔離耦合變壓器的輸出端，所述主邊方波還原單元的輸出端輸出信號(hào)到所述主邊誤差信號(hào)解調(diào)單元；所述第二比較器的正向輸入端接收來自主邊誤差信號(hào)解調(diào)單元的輸出信號(hào)，所述第二比較器的負(fù)向輸入端通過CS端口連接電感電流采樣電阻的正向端，所述第二比較器的輸出端接所述第一 RS觸發(fā)器的復(fù)位端R ;所述第一 RS觸發(fā)器的置位端S接所述第二振蕩器的時(shí)鐘輸出端CLK，所述第一 RS觸發(fā)器的輸出端Q通過GATE端口接功率開關(guān)管。
[0009]優(yōu)選的，所述的誤差信號(hào)調(diào)制單元包括第一振蕩器、第一比較器、第一與門以及鋸齒波產(chǎn)生單元；所述第一比較器的正向端連接所述誤差放大器的輸出端，所述的第一比較器的負(fù)向端連接到所述的鋸齒波產(chǎn)生單元；所述的第一比較器輸出端接所述的第一與門的一個(gè)輸入端，所述的第一與門的另一個(gè)輸入端接所述第一振蕩器產(chǎn)生的時(shí)鐘信號(hào)CLK ;所述第一與門的輸出端接所述的脈沖調(diào)制單元；所述的第一振蕩器的反相時(shí)鐘輸出端CLK_連接所述鋸齒波產(chǎn)生單元。
[0010]優(yōu)選的，所述的鋸齒波產(chǎn)生單元包括第一開關(guān)管、第一電流源、鋸齒波產(chǎn)生電容和第二開關(guān)管；所述的第一開關(guān)管的柵極和所述的第二開關(guān)管的柵極接所述的第一振蕩器的反相時(shí)鐘輸出端CLK_ ;所述第一開關(guān)管的源極接電源VCC，所述第一開關(guān)管的漏極接所述第一電流源的正極；所述第二開關(guān)管的漏極接所述鋸齒波產(chǎn)生電容的一端和所述第一電流源的負(fù)極，所述第二開關(guān)管的源極和鋸齒波產(chǎn)生電容的另一端一起接地。
[0011]優(yōu)選的，所述的脈沖調(diào)制單元包括第四反相器、第五開關(guān)管、第六開關(guān)管、第三電流源、第二電容、第一施密特觸發(fā)器、第五反相器、第二或非門、第四電流源、第七開關(guān)管、第八開關(guān)管、第三電容、第二施密特觸發(fā)器、第六反相器和第三或非門；所述第四反相器的輸入端接所述誤差信號(hào)調(diào)制單元的輸出端，并且分別連接到所述第七開關(guān)管的柵極、所述第八開關(guān)管的柵極和所述第三或非門的一個(gè)輸入端；所述第四反相器的輸出端分別接所述第五開關(guān)管的柵極、所述第六開關(guān)管的柵極和所述第二或非門的一個(gè)輸入端；所述第五開關(guān)管的源極接所述第三電流源的負(fù)極，所述第五開關(guān)管漏極和所述第六開關(guān)管的漏極分別接所述第二電容的一端和所述第一施密特觸發(fā)器的輸入端；所述第六開關(guān)管的源極接地；所述第一施密特觸發(fā)器的輸出端接所述第五反相器的輸入端，所述第五反相器的輸出端接所述第二或非門的另一個(gè)輸入端；所述第二或非門的輸出端接所述磁隔離耦合變壓器的正向輸入端；所述第七開關(guān)管的源極接所述第四電流源的負(fù)極，所述第七開關(guān)管的漏極和所述第八開關(guān)管的漏極分別接所述第三電容的一端及所述第二施密特觸發(fā)器的輸入端，所述第八開關(guān)管的源極接地；所述第二施密特觸發(fā)器的輸出端接所述第六反相器的輸入端，所述第六反相器的輸出端接所述第三或非門的另一個(gè)輸入端；所述第三或非門的輸出端接所述磁隔離耦合變壓器的負(fù)向輸入端。
[0012]優(yōu)選的，所述的主邊誤差信號(hào)解調(diào)單元包括第一反相器、延時(shí)電路Delay、第二反相器、第三開關(guān)管、第二電流源、鋸齒波還原電容、第四開關(guān)管、第一或非門、第一傳輸門、第三反相器、采樣電容；所述第一反相器的輸入端、所述延時(shí)電路Delay的輸入端以及所述第一或非門的一個(gè)輸入端分別連接所述主邊方波還原單元的輸出端；所述第一反相器的輸出端接所述第三開關(guān)管的柵極，所述第三開關(guān)管的源極和漏極分別接電源VCC和所述第二電流源的正極；所述鋸齒波還原電容的兩端分別接所述第二電流源的負(fù)極和地；所述第四開關(guān)管的漏極和源極分別接所述第二電流源的負(fù)極和地；所述延時(shí)電路Delay的輸出端接所述第二反相器的輸入端，所述第二反相器的輸出端接所述第四開關(guān)管的柵極和所述第一或非門的另一個(gè)輸入端；所述第一或非門的輸出端接所述第一傳輸門的一個(gè)控制端和所述第三反相器的輸入端，所述第三反相器的輸出端接所述第一傳輸門的另一控制端，所述第一傳輸門的輸入端接所述第二電流源的負(fù)極，所述第一傳輸門的輸出端接所述采樣電容的一端和所述第二比較器的正向輸入端。
[0013]優(yōu)選的，所述的主邊方波還原單元包括第二 RS觸發(fā)器，所述第二 RS觸發(fā)器的S端和R端分別通過主邊芯片SP端口和SN端口接到所述磁隔離耦合變壓器的兩個(gè)輸出端，所述第二 RS觸發(fā)器的Q端輸出還原之后的方波。
[0014]優(yōu)選的，所述的補(bǔ)償電路包括第一電容和第一電阻，所述的第一電容和第一電阻串聯(lián)。
[0015]下面，結(jié)合反激變換器來說明上述磁隔離反饋電路。反激變換器如圖1所示，包括主功率級(jí)電路和磁隔離反饋電路。
[0016]本發(fā)明的基本工作原理如下:電源的輸出電壓Vtjut經(jīng)過采樣網(wǎng)絡(luò)采樣之后，產(chǎn)生與Vwt成比例的采樣電壓κ*ν_，其中K = R13/(R12+R13)，R12、R13為圖1中的采樣電阻。采樣電壓通過副邊芯片的FB端口輸入到誤差放大器的反向端，與接在正向端的基準(zhǔn)電壓Vref比較之后產(chǎn)生誤差信號(hào)Vea接至第一比較器COM21的正向輸入端。第一振蕩器OSC21產(chǎn)生時(shí)鐘信號(hào)CLK及其反相信號(hào)CLK_，其中，CLK_接至鋸齒波產(chǎn)生單元22中第一開關(guān)管PM21的柵極和第二開關(guān)管NM22的柵極。由于PM21為PMOS管，NM22為NMOS管，所以兩個(gè)開關(guān)管交替導(dǎo)通，在鋸齒波產(chǎn)生電容C21上產(chǎn)生與時(shí)鐘信號(hào)同周期的鋸齒波信號(hào)Vsaw，Vsaw接至第一比較器COM21的負(fù)向輸入端,第一比較器COM2I的輸出端給出與鋸齒波同周期的方波信號(hào)P2i。P2I的占空比由誤差信號(hào)Vea決定。P21信號(hào)再與時(shí)鐘信號(hào)CLK相與輸出到脈沖調(diào)制單元P_G，相與的操作限制了 P_G接收的方波的最大占空比。P_G產(chǎn)生對(duì)應(yīng)于方波P21上升沿和下降沿的窄脈沖，當(dāng)方波上升沿到來時(shí)，在P_G單元中，由于第三電流源Is31給第二電容C31充電的延時(shí)作用，第二或非門NOR31的兩個(gè)輸入端同時(shí)保持一個(gè)很短時(shí)間的低電位,則NOR31的輸出端給出對(duì)應(yīng)于方波上升沿的窄脈沖。同理，當(dāng)方波下降沿到來時(shí)，第三或非門NOR32給出一個(gè)對(duì)應(yīng)于下降沿的窄脈沖。脈沖信號(hào)經(jīng)過磁隔離耦合變壓器傳輸?shù)街鬟叺姆讲ㄟ€原單元P_R，上升沿脈沖和下降沿脈沖經(jīng)過處理后分別輸入到第二 RS觸發(fā)器的S端和R端，則第二RS觸發(fā)器的Q端給出還原之后的方波P；^。P22信號(hào)經(jīng)過第一反相器NOT21之后產(chǎn)生反相信號(hào)P23來控制第三開關(guān)管PM22的導(dǎo)通或關(guān)斷。同時(shí)，P22信號(hào)經(jīng)過延時(shí)電路Delay之后對(duì)其下降沿產(chǎn)生一個(gè)延時(shí)tD，獲得P24信號(hào)。P24信號(hào)經(jīng)過反相之后獲得P25信號(hào)來控制第四開關(guān)管NM22的導(dǎo)通或關(guān)斷。由于P24相對(duì)于P23的上升沿多了一個(gè)延時(shí)tD，所以鋸齒波還原電容C22上的鋸齒波Vsaw—res會(huì)在峰值保持一段時(shí)間tD,這使得第一傳輸門TG21和米樣電容C23能夠準(zhǔn)確地采樣到Vsaw _峰值時(shí)的電位，而峰值電位的高低與副邊誤差放大器輸出的誤差信號(hào)Vea是成正比的。采樣保持電路的采樣脈沖由P22與P25相或非獲得，采樣脈沖的寬度與tD相同。最終在采樣電容C23上產(chǎn)生副邊誤差信號(hào)Vea的離散化的還原信號(hào)Vm _。
[0017]本發(fā)明的有益效果在于:
[0018]1、提供上述的一種磁隔離反饋電路，代替了光耦隔離反饋，消除了光耦壽命及性能退化對(duì)產(chǎn)品的影響，能夠準(zhǔn)確地還原副邊的誤差信號(hào)，實(shí)現(xiàn)主邊閉環(huán)控制；
[0019]2、引入上述的調(diào)制和解調(diào)電路，因此去掉了傳統(tǒng)磁隔離反饋芯片所需的外圍整流分立器件，簡(jiǎn)化了電路設(shè)計(jì)；
[0020]3、隔離耦合變壓器傳輸?shù)恼}沖具有固定的幅值和寬度，從而提高了抗干擾能力，簡(jiǎn)化了磁隔離變壓器的設(shè)計(jì)。

【專利附圖】

【附圖說明】
[0021]圖1為本發(fā)明所述的磁隔離反饋電路的典型應(yīng)用拓?fù)洌?br> [0022]圖2為本發(fā)明所述的磁隔離反饋電路圖；
[0023]圖3為本發(fā)明所述的脈沖調(diào)制單元和主邊方波還原單元電路圖；
[0024]圖4實(shí)施例一中誤差信號(hào)調(diào)制的波形圖；
[0025]圖5實(shí)施例一中誤差信號(hào)解調(diào)的波形圖；
[0026]圖6誤差信號(hào)還原前后的仿真圖。

【具體實(shí)施方式】
[0027]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖2，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0028]實(shí)施例一
[0029]一種磁隔離反饋電路，如圖2所示，包括:副邊芯片Sec_IC、主邊芯片Pri_IC、補(bǔ)償電路和磁隔離耦合變壓器T2。
[0030]補(bǔ)償電路包括第一電容C。和第一電阻R。，C。和R。串聯(lián)。
[0031]副邊芯片包括誤差放大器EA、誤差信號(hào)調(diào)制單元21和脈沖調(diào)制單元P_G。
[0032]其中，誤差信號(hào)調(diào)制單兀21包括第一振蕩器OSC21、第一比較器COM21、第一與門AND以及鋸齒波產(chǎn)生單元22。鋸齒波產(chǎn)生單元22包括第一開關(guān)管PM21、第一電流源Is21、鋸齒波產(chǎn)生電容C21和第二開關(guān)管NM21。誤差放大器EA的正向端接芯片內(nèi)部產(chǎn)生的基準(zhǔn)電壓Vref,電源輸出電壓的采樣值Κ*ν_通過FB端口輸入到誤差放大器EA的負(fù)向端，EA的輸出端分別連接第一比較器COM2I的正向端和副邊芯片的COMP端口 ；補(bǔ)償電路由第一電容Ce和第一電阻Re串聯(lián)組成，補(bǔ)償電路的兩端分別連接到誤差放大器EA的負(fù)向端及COMP端口。第一比較器COM21的負(fù)向端分別與鋸齒波產(chǎn)生電容C21的一端、第一電流源Is21的負(fù)極和第二開關(guān)管NM2I的漏極連接；第一比較器COM2I輸出端接第一與門AND的一個(gè)輸入端。AND的另一個(gè)輸入端接第一振蕩器OSC21產(chǎn)生的時(shí)鐘信號(hào)CLK ；AND的輸出端接脈沖調(diào)制單元P_G。第一振蕩器OSC21的反相時(shí)鐘輸出端CLK_接第一開關(guān)管PM21的柵極和第二開關(guān)管NM21的柵極。第一開關(guān)管PM21的源極接電源VCC，第一開關(guān)管PM21的漏極接第一電流源Is21的正極。第二開關(guān)管NM21的漏極接鋸齒波產(chǎn)生電容C21的一端和第一電流源Is21的負(fù)極，第二開關(guān)管NM21的源極和鋸齒波產(chǎn)生電容C21的另一端一起接地。脈沖調(diào)制單元P_G的輸出端通過TRP端口和TRN端口接外部隔離變壓器T2的正向輸入端。
[0033]主邊芯片包括主邊方波還原單元P_R、主邊誤差信號(hào)解調(diào)單元23、第二比較器COM22、第一 RS觸發(fā)器FF2I和第二振蕩器0SC22。
[0034]其中，主邊誤差信號(hào)解調(diào)單元23包括第一反相器NOT21、延時(shí)電路Delay、第二反相器NOT22、第三開關(guān)管PM22、第二電流源Is22、鋸齒波還原電容C22、第四開關(guān)管NM22、第一或非門NOR21、第一傳輸門TG21、第三反相器NOT23、米樣電容C23。主邊方波還原單兀P_R的輸入端通過SN端口和SP端口連接外部的磁隔離耦合變壓器的輸出端，P_R的輸出端分別接第一反相器NOT21的輸入端、延時(shí)電路Delay的輸入端以及第一或非門NOR21的一個(gè)輸入端；第一反相器NOT21的輸出端接第三開關(guān)管PM22的柵極，第三開關(guān)管PM22的源極和漏極分別接電源VCC和第二電流源Is22的正極；鋸齒波還原電容C22的兩端分別接第二電流源Is22的負(fù)極和地；第四開關(guān)管NM22的漏極和源極分別接第二電流源Is22的負(fù)極和地；延時(shí)電路Delay的輸出端接第二反相器NOT22的輸入端，第二反相器NOT22的輸出端接在第四開關(guān)管NM22的柵極和第一或非門NOR21的另一個(gè)輸入端；第一或非門NOR21的輸出端接第一傳輸門的控制端和第三反相器的輸入端，第三反相器的輸出端接第一傳輸門TG21的另一控制端，第一傳輸門TG21的輸入端接第二電流源Is22的負(fù)極，第一傳輸門TG21的輸出端接米樣電容C23的一端和第二比較器COM22的正向輸入端，第二比較器COM22的負(fù)向輸入端通過CS端口連接外部電感電流采樣電阻Rs的正向端，第二比較器COM22的輸出端接第一 RS觸發(fā)器FF21的復(fù)位端R。第一 RS觸發(fā)器FF2I的置位端S接第二振蕩器OSC22的時(shí)鐘輸出端CLK，第一 RS觸發(fā)器FF2i的輸出端Q通過GATE端口接芯片外的功率開關(guān)管Mp。
[0035]如圖3所示，脈沖調(diào)制單元P_G包括第四反相器NOT31、第五開關(guān)管PM31、第六開關(guān)管NM31、第三電流源Is31、第二電容C31、第一施密特觸發(fā)器SMT31、第五反相器NOT32、第二或非門NOR31、第四電流源Is32、第七開關(guān)管PM32、第八開關(guān)管NM32、第三電容C32、第二施密特觸發(fā)器SMT32、第六反相器NOT33，第三或非門N0R32。第四反相器NOT31的輸入端接誤差信號(hào)調(diào)制單元21的輸出端，并且分別連接到第七開關(guān)管PM32的柵極、第八開關(guān)管NM32的柵極和第三或非門NOR32的一個(gè)輸入端；第四反相器NOT31的輸出端分別接第五開關(guān)管PM31的柵極、第六開關(guān)管NM31的柵極和第二或非門NOR31的一個(gè)輸入端；第五開關(guān)管PM31的源極接第三電流源Is31的負(fù)極，第五開關(guān)管PM31的漏極和第六開關(guān)管的漏極分別接第二電容的一端和第一施密特觸發(fā)器的輸入端；第六開關(guān)管NM31的源極接地；第一施密特觸發(fā)器SMT31的輸出端接第五反相器NOT32的輸入端,第五反相器NOT32的輸出端接第二或非門NOR31的另一個(gè)輸入端；第二或非門NOR31的輸出端接磁隔離耦合變壓器T2的正向輸入端。第七開關(guān)管PM32的源極接第四電流源Is32的負(fù)極，第七開關(guān)管PM32的漏極和第八開關(guān)管NM32的漏極分別接第三電容C32的一端及第二施密特觸發(fā)器SMT32的輸入端，第八開關(guān)管NM32的源極接地；第二施密特觸發(fā)器SMT3J^輸出端接第六反相器NOT3J^輸入端，第六反相器NOT33的輸出端接第三或非門NOR32的另一個(gè)輸入端；第三或非門NOR32的輸出端接磁隔離耦合變壓器T2的負(fù)向輸入端。T2的兩個(gè)輸出端接主邊方波還原單元P_R的輸入端。
[0036]主邊方波還原單元P_R包括第二 RS觸發(fā)器FF31, FF31的S端和R端分別接到磁隔離耦合變壓器T2的兩個(gè)輸出端。
[0037]下面對(duì)其具體的工作原理分步加以說明。
[0038]1、副邊誤差信號(hào)Vea的調(diào)制
[0039]振蕩器OSC21輸出的時(shí)鐘信號(hào)CLK_控制PM21和NM21的導(dǎo)通和關(guān)斷，進(jìn)而控制電流源Is21給電容C21充放電。由于PM21和NM2I分別為PMOS管和NMOS管，所以兩個(gè)開關(guān)管交替導(dǎo)通，當(dāng)CLK_為低電平時(shí)，PM21導(dǎo)通NM2I關(guān)斷，U以恒定的電流Idmge給C21充電。假設(shè)OSC21產(chǎn)生的時(shí)鐘CLK的占空比為D，周期為T，則反相時(shí)鐘CLK_為低電平的時(shí)間\為T*D。此處設(shè)置OSC21以最大占空比80%輸出時(shí)鐘CLK，則鋸齒波Vsaw的幅值可由下式給出:
I , *Γ*Ι) I , *「*0.8
Trc/zarsecwarge
[0040]Vsaw = ~-= ~-
sawsaw
[0041]式中，Csaw為電容C21的容值。
[0042]當(dāng)CLK_為高電平時(shí)，PM2I關(guān)斷NM2I導(dǎo)通迅速對(duì)C21放電。鋸齒波Vsaw的周期與CLK相同，通過比較器COM21與誤差放大器EA輸出的信號(hào)Vea比較之后產(chǎn)生調(diào)制的方波信號(hào)P21,假設(shè)其占空比為Dpl，則單個(gè)周期內(nèi)特定的Dpl值表征了該周期內(nèi)Vm幅值的大小，對(duì)應(yīng)的關(guān)系為:
Z),,Dyi
[0043]V =V * = F
L 」ea saw ^saw q g
[0044]部分信號(hào)的波形見圖4。P21信號(hào)與CLK信號(hào)相與之后經(jīng)過脈沖調(diào)制單元P_G調(diào)制成與其上升沿和下降沿對(duì)應(yīng)的窄脈沖信號(hào)，便于磁隔離耦合變壓器的傳輸。由于隔離變壓接收的電平都為固定幅值和寬度的窄脈沖，從而簡(jiǎn)化了磁隔離耦合變壓器的設(shè)計(jì)，提高了抗干擾能力。
[0045]2、主邊誤差信號(hào)的還原
[0046]磁隔離耦合變壓器傳遞過來的窄脈沖信號(hào)經(jīng)過方波還原單元P_R之后還原為與P21相同的方波信號(hào)P22，其單個(gè)周期內(nèi)的占空比也為Dpl。P22經(jīng)過第一反相器NOT21之后產(chǎn)生反相信號(hào)P23，用以控制第三開關(guān)管PM22的導(dǎo)通和關(guān)斷。同時(shí)，P22經(jīng)過延時(shí)單元Delay之后下降沿產(chǎn)生一個(gè)延時(shí)tD，獲得P24信號(hào)，tD的大小可以根據(jù)需求加以設(shè)置。P24經(jīng)過第二反相器NOT22之后產(chǎn)生P25信號(hào)用以控制第四開關(guān)管NM22的通斷。由電流源Is22給鋸齒波還原電容C22充電。為了便于理解，此處假設(shè)Is22與副邊電流源Is21相同，C22與C21相同。因?yàn)榇嬖谘訒r(shí)tD，PM22的導(dǎo)通時(shí)間為T*Dpl，而NM22的導(dǎo)通時(shí)間為T*(l-Dpl-tD)，則在PM22關(guān)斷之后，還原的鋸齒波Vsaw _的峰值會(huì)在C22上保持一個(gè)時(shí)間tD，然后通過NM22將電荷泄放掉。設(shè)置tD的目的是便于后續(xù)采樣保持電路有足夠的時(shí)間準(zhǔn)確地采樣到峰值電壓。理想情況下，Vsaw—Ms的峰值應(yīng)該與每個(gè)周期內(nèi)調(diào)制的Vea相同。P22與P25相或非之后產(chǎn)生第一傳輸門TG21的控制信號(hào)Sa，TG21與采樣保持電容C23組成采樣保持電路，對(duì)Vsaw _的峰值進(jìn)行采樣并保持，則在C23上可獲得還原之后的離散化的Vea res信號(hào)。
[0047]3、電流模的實(shí)現(xiàn)
[0048]功率級(jí)變壓器勵(lì)磁電感的電流在采樣電阻Rs上產(chǎn)生壓降Cs。還原之后的Vea _信號(hào)與Cs比較產(chǎn)生每個(gè)周期的復(fù)位信號(hào)Ctrl，關(guān)斷功率管。而每周期的導(dǎo)通時(shí)刻由OSC22產(chǎn)生的時(shí)鐘CLK決定。當(dāng)FF21的復(fù)位端為高電平時(shí)，CLK信號(hào)的低電平使得FF2I的Q端置位為1，開啟外圍功率管，功率級(jí)變壓器開始勵(lì)磁。而當(dāng)采樣電阻Rs上電位Cs達(dá)到Vea _的值，則產(chǎn)生低電平Ctrl復(fù)位FF21, Q端復(fù)位為0，關(guān)斷功率管，功率級(jí)變壓器開始去磁。這樣，就實(shí)現(xiàn)了傳統(tǒng)意義上的峰值電流?？刂?。
[0049]總而言之，本發(fā)明的基本思想為:將電壓幅值信號(hào)調(diào)制為脈沖寬度信息，通過磁隔離耦合變壓器傳輸之后，再將此脈沖寬度信息還原為電壓幅值信號(hào)。所以，本發(fā)明的實(shí)施方式不限于此，根據(jù)上述內(nèi)容，按照本領(lǐng)域的普通技術(shù)知識(shí)和慣用手段，在不脫離本發(fā)明上述基本技術(shù)思想前提下，本發(fā)明的磁隔離反饋電路還有其它的實(shí)施方式；因此本發(fā)明還可以做出其它多種形式的修改、替換或變更，均落在本發(fā)明權(quán)利保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種磁隔離反饋電路，包括副邊芯片、補(bǔ)償電路、磁隔離耦合變壓器和主邊芯片；副邊芯片通過FB端口采樣電源輸出端的信息，并將其轉(zhuǎn)化為誤差信號(hào)，通過COMP端口輸出到補(bǔ)償電路的一端，補(bǔ)償電路的另一端接至FB端口 ；同時(shí)，將誤差信號(hào)調(diào)制為脈沖信號(hào)經(jīng)由TRP端口和TRN端口輸出到磁隔離耦合變壓器，通過磁隔離耦合變壓器連接至主邊芯片的SP端口和SN端口 ；主邊芯片將包含誤差信號(hào)信息的脈沖信號(hào)還原為誤差信號(hào)，實(shí)現(xiàn)閉環(huán)控制；其特征在于: 所述的副邊芯片包括誤差放大器、誤差信號(hào)調(diào)制單元和脈沖調(diào)制單元；所述的誤差放大器的正向端接芯片內(nèi)部產(chǎn)生的基準(zhǔn)電壓VMf，所述的誤差放大器負(fù)向端接收電源輸出電壓的采樣值K*Vwt，所述的誤差放大器輸出誤差信號(hào)給誤差信號(hào)調(diào)制單元；所述的誤差信號(hào)調(diào)制單元將誤差信號(hào)調(diào)制為方波信號(hào)后輸出到所述的脈沖調(diào)制單元；所述的脈沖調(diào)制單元將方波調(diào)制為窄脈沖輸出到磁隔離耦合變壓器； 所述的原邊芯片包括主邊方波還原單元、主邊誤差信號(hào)解調(diào)單元、第二比較器、第一 RS觸發(fā)器和第二振蕩器；所述的主邊方波還原單元的輸入端通過SN端口和SP端口連接所述磁隔離耦合變壓器的輸出端，所述主邊方波還原單元的輸出端輸出信號(hào)到所述主邊誤差信號(hào)解調(diào)單元；所述第二比較器的正向輸入端接收來自主邊誤差信號(hào)解調(diào)單元的輸出信號(hào)，所述第二比較器的負(fù)向輸入端通過CS端口連接電感電流采樣電阻的正向端，所述第二比較器的輸出端接所述第一 RS觸發(fā)器的復(fù)位端R ;所述第一 RS觸發(fā)器的置位端S接所述第二振蕩器的時(shí)鐘輸出端CLK，所述第一 RS觸發(fā)器的輸出端Q通過GATE端口接功率開關(guān)管。
2.根據(jù)權(quán)利要求1所述的磁隔離反饋電路，其特征在于:所述的誤差信號(hào)調(diào)制單元包括第一振蕩器、第一比較器、第一與門以及鋸齒波產(chǎn)生單元；所述第一比較器的正向端連接所述誤差放大器的輸出端，所述的第一比較器的負(fù)向端連接到所述的鋸齒波產(chǎn)生單元；所述的第一比較器輸出端接所述的第一與門的一個(gè)輸入端，所述的第一與門的另一個(gè)輸入端接所述第一振蕩器產(chǎn)生的時(shí)鐘信號(hào)CLK ;所述第一與門的輸出端接所述的脈沖調(diào)制單元；所述的第一振蕩器的反相時(shí)鐘輸出端CLK_連接所述鋸齒波產(chǎn)生單元。
3.根據(jù)權(quán)利要求2所述的磁隔離反饋電路，其特征在于:所述的鋸齒波產(chǎn)生單元包括第一開關(guān)管、第一電流源、鋸齒波產(chǎn)生電容和第二開關(guān)管；所述的第一開關(guān)管的柵極和所述的第二開關(guān)管的柵極接所述的第一振蕩器的反相時(shí)鐘輸出端CLK_ ;所述第一開關(guān)管的源極接電源VCC，所述第一開關(guān)管的漏極接所述第一電流源的正極；所述第二開關(guān)管的漏極接所述鋸齒波產(chǎn)生電容的一端和所述第一電流源的負(fù)極，所述第二開關(guān)管的源極和鋸齒波產(chǎn)生電容的另一端一起接地。
4.根據(jù)權(quán)利要求1所述的磁隔離反饋電路，其特征在于:所述的脈沖調(diào)制單元包括第四反相器、第五開關(guān)管、第六開關(guān)管、第三電流源、第二電容、第一施密特觸發(fā)器、第五反相器、第二或非門、第四電流源、第七開關(guān)管、第八開關(guān)管、第三電容、第二施密特觸發(fā)器、第六反相器和第三或非門；所述第四反相器的輸入端接所述誤差信號(hào)調(diào)制單元的輸出端，并且分別連接到所述第七開關(guān)管的柵極、所述第八開關(guān)管的柵極和所述第三或非門的一個(gè)輸入端；所述第四反相器的輸出端分別接所述第五開關(guān)管的柵極、所述第六開關(guān)管的柵極和所述第二或非門的一個(gè)輸入端；所述第五開關(guān)管的源極接所述第三電流源的負(fù)極，所述第五開關(guān)管漏極和所述第六開關(guān)管的漏極分別接所述第二電容的一端和所述第一施密特觸發(fā)器的輸入端；所述第六開關(guān)管的源極接地；所述第一施密特觸發(fā)器的輸出端接所述第五反相器的輸入端，所述第五反相器的輸出端接所述第二或非門的另一個(gè)輸入端；所述第二或非門的輸出端接所述磁隔離耦合變壓器的正向輸入端；所述第七開關(guān)管的源極接所述第四電流源的負(fù)極，所述第七開關(guān)管的漏極和所述第八開關(guān)管的漏極分別接所述第三電容的一端及所述第二施密特觸發(fā)器的輸入端，所述第八開關(guān)管的源極接地；所述第二施密特觸發(fā)器的輸出端接所述第六反相器的輸入端，所述第六反相器的輸出端接所述第三或非門的另一個(gè)輸入端；所述第三或非門的輸出端接所述磁隔離耦合變壓器的負(fù)向輸入端。
5.根據(jù)權(quán)利要求1所述的磁隔離反饋電路，其特征在于:所述的主邊誤差信號(hào)解調(diào)單元包括第一反相器、延時(shí)電路Delay、第二反相器、第三開關(guān)管、第二電流源、鋸齒波還原電容、第四開關(guān)管、第一或非門、第一傳輸門、第三反相器、米樣電容；所述第一反相器的輸入端、所述延時(shí)電路Delay的輸入端以及所述第一或非門的一個(gè)輸入端分別連接所述主邊方波還原單元的輸出端；所述第一反相器的輸出端接所述第三開關(guān)管的柵極，所述第三開關(guān)管的源極和漏極分別接電源VCC和所述第二電流源的正極；所述鋸齒波還原電容的兩端分別接所述第二電流源的負(fù)極和地；所述第四開關(guān)管的漏極和源極分別接所述第二電流源的負(fù)極和地；所述延時(shí)電路Delay的輸出端接所述第二反相器的輸入端，所述第二反相器的輸出端接所述第四開關(guān)管的柵極和所述第一或非門的另一個(gè)輸入端；所述第一或非門的輸出端接所述第一傳輸門的一個(gè)控制端和所述第三反相器的輸入端，所述第三反相器的輸出端接所述第一傳輸門的另一控制端，所述第一傳輸門的輸入端接所述第二電流源的負(fù)極，所述第一傳輸門的輸出端接所述采樣電容的一端和所述第二比較器的正向輸入端。
6.根據(jù)權(quán)利要求1所述的磁隔離反饋電路，其特征在于:所述的主邊方波還原單元包括第二 RS觸發(fā)器，所述第二 RS觸發(fā)器的S端和R端分別通過主邊芯片SP端口和SN端口接到所述磁隔離耦合變壓器的兩個(gè)輸出端，所述第二 RS觸發(fā)器的Q端輸出還原之后的方波。
7.根據(jù)權(quán)利要求1所述的磁隔離反饋電路，其特征在于:所述的補(bǔ)償電路包括第一電容和第一電阻，所述的第一電容和第一電阻串聯(lián)。
【文檔編號(hào)】H02M3/335GK104320001SQ201410593524
【公開日】2015年1月28日 申請(qǐng)日期:2014年10月29日 優(yōu)先權(quán)日:2014年10月29日
【發(fā)明者】唐盛斌, 於昌虎, 肖華 申請(qǐng)人:廣州金升陽科技有限公司