一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位esd保護(hù)電路的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路，所述電路包括瞬態(tài)觸發(fā)模塊、直流觸發(fā)模塊以及泄放器件。所述瞬態(tài)觸發(fā)模塊根據(jù)電流脈沖上升的時(shí)間判斷是否為靜電放電沖擊，若是，則發(fā)送第一響應(yīng)信號(hào)，使所述直流觸發(fā)模塊進(jìn)入可用狀態(tài)；所述直流觸發(fā)模塊在可用狀態(tài)下，若電流脈沖的幅度等于或高于所述直流觸發(fā)模塊的觸發(fā)電壓時(shí)，所述直流觸發(fā)模塊使所述泄放器件導(dǎo)通；所述泄放器件用于泄放靜電放電電荷，本發(fā)明的電路在芯片正常工作時(shí)，瞬態(tài)觸發(fā)模塊關(guān)閉，直流觸發(fā)模塊因處于不可用狀態(tài)。本發(fā)明的電路能夠避免誤觸發(fā)和高頻噪聲的影響，同時(shí)漏電大大減小。
【專利說(shuō)明】—種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路【技術(shù)領(lǐng)域】，更具體涉及一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路。

【背景技術(shù)】
[0002]靜電放電(Electronic Static Discharge,ESD)保護(hù)電路是確保芯片正常工作不可或缺的部分，尤其是在CMOS集成電路中，工藝的不斷進(jìn)步使得器件柵氧化層越來(lái)越薄，其擊穿電壓也越來(lái)越低，這對(duì)ESD保護(hù)電路的魯棒性提出了更高的要求。有效的ESD保護(hù)電路結(jié)構(gòu)，能夠在ESD沖擊來(lái)臨時(shí)迅速開(kāi)啟，為靜電電荷泄放提供一個(gè)低阻通道，使大量靜電電荷以大電流形式被迅速地泄放掉，并且將電壓管腳電壓VDD鉗位在安全的范圍，從而達(dá)到保護(hù)內(nèi)部電路的目的。而在芯片正常上電和正常工作情況下，ESD保護(hù)電路應(yīng)該保持關(guān)閉，以減少漏電流和避免誤觸發(fā)；另一方面，高頻噪聲也常常導(dǎo)致泄放器件誤觸發(fā)，在噪聲出現(xiàn)時(shí)間內(nèi)造成大的漏電流。
[0003]對(duì)于可控硅整流器SCR作為泄放器件的情況，其維持電壓Vhtjld也是一個(gè)重要的指標(biāo)，若Vhtjld小于電源電壓VDD，則可能造成閂鎖問(wèn)題，因此在芯片正常工作的情況下，Vtold應(yīng)設(shè)計(jì)得大于電源電壓VDD。可控硅整流器SCR的基本結(jié)構(gòu)通過(guò)三種方式分別在圖la、圖lb、圖1c中表示出來(lái)，其中圖1a是可控硅整流器SCR的基本結(jié)構(gòu)，圖1b是可控硅整流器SCR等效的四層PNPN結(jié)構(gòu)，圖1c是可控硅整流器SCR的等效電路模型。
[0004]通常用于可控硅整流器簡(jiǎn)稱可控硅，可控硅SCR作為泄放器件的觸發(fā)方式有瞬態(tài)觸發(fā)(RC觸發(fā))和直流觸發(fā)(DC觸發(fā))。值得注意的是，可控硅SCR的維持電壓Vtold可以通過(guò)調(diào)節(jié)電阻Rp的大小來(lái)相應(yīng)調(diào)整，圖2中有維持電壓Vtold ^ Vecp+VbcnX [1+RS1/RP]，Rp越小，則維持電壓Vhtjld越大。
[0005]圖2所示為瞬態(tài)觸發(fā)的基于可控硅SCR的電源鉗位ESD保護(hù)電路，NMOS晶體管Mnl源極接地，漏端與N阱的引出端相連。由于可控硅SCR泄放器件在導(dǎo)通后會(huì)進(jìn)入自維持狀態(tài)，直到電源管腳電壓小于其維持電壓，可控硅SCR自動(dòng)關(guān)閉。因此觸發(fā)模塊的電容-電阻值可以設(shè)置得比較小，即RC時(shí)間常數(shù)值能夠設(shè)置得較小，從而有效避免誤觸發(fā)。但在圖5所示的高頻噪聲下，可控硅SCR卻有可能被誤觸發(fā)，此時(shí)芯片處于工作狀態(tài)，維持電壓Vhtjld處于圖3所示電路的直流觸發(fā)電壓(Vtri(DC))和電源電壓VDD之間，因?yàn)楦哳l噪聲的上升時(shí)間快，使瞬態(tài)觸發(fā)模塊被觸發(fā)，從而觸發(fā)可控硅SCR，因而當(dāng)噪聲處于維持電壓(Vhtjld)和所述直流觸發(fā)電壓(Vtri(DC))之間時(shí)，可控硅SCR開(kāi)啟導(dǎo)致大的漏電。
[0006]圖3所示為直流觸發(fā)的基于可控硅SCR的電源鉗位ESD保護(hù)電路，當(dāng)電源管腳VDD的電壓達(dá)到所述直流觸發(fā)電壓(Vtri (DC))，可控硅SCR被觸發(fā)導(dǎo)通，從而形成低阻導(dǎo)電通道，泄放靜電荷。但是，因?yàn)檫_(dá)林頓效應(yīng)的存在，使得芯片在正常工作時(shí)通過(guò)由第一二極管D1、第二二極管D2、可控硅的等效三極管Qpnp的發(fā)射極-基極構(gòu)成二極管形成的二極管鏈D3的漏電流十分可觀。如圖6a、圖6b所示，當(dāng)?shù)谝欢O管D1與襯底構(gòu)成的寄生三極管Q1的基極漏電為Ibi時(shí)，總的漏電達(dá)到了(1+β)3ΙΒ1。第一二極管擺放于Rn和D2之間時(shí)，只起直流觸發(fā)作用，當(dāng)其處于圖3所示位置時(shí)，可以增加可控硅SCR器件的維持電壓。在圖2-圖4中，可控硅SCR的維持電壓相等。


【發(fā)明內(nèi)容】

[0007](一 )要解決的技術(shù)問(wèn)題
[0008]本發(fā)明要解決的技術(shù)問(wèn)題是如何在ESD沖擊時(shí)能夠有效開(kāi)啟泄流器件，同時(shí)防止誤觸發(fā)以及減少漏電流。
[0009]( 二 )技術(shù)方案
[0010]為了解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路，包括瞬態(tài)觸發(fā)模塊、直流觸發(fā)模塊以及可控硅，所述瞬態(tài)觸發(fā)模塊包括電容C、NMOS晶體管Mnl、電阻R ;
[0011]所述直流觸發(fā)模塊由第一二極管D1、第二二極管D2、所述可控硅的內(nèi)部寄生的第一三極管Qpnp的發(fā)射極-基極形成的正偏二極管以及所述可控硅的內(nèi)部寄生三極管Qpnp的第三電阻Rn構(gòu)成；所述第一三極管Qpnp的發(fā)射極連接所述第一二極管D1的陰極，所述第一三極管Qpnp的基極連接所述第三電阻Rn的一端，所述第三電阻Rn的另一端連接所述第二二極管D2的陽(yáng)極，所述第一二極管D1的陽(yáng)極連接電源；
[0012]所述瞬態(tài)觸發(fā)模塊的電容C用第三二極管Dc代替，并且所述第三二極管Dc的陰極連接電源，陽(yáng)極連接所述電阻R的一端，所述NMOS晶體管Mnl的漏極連接所述直流觸發(fā)模塊的第二二極管D2的陰極。
[0013]優(yōu)選地，所述瞬態(tài)觸發(fā)模塊的電阻R的另一端接地，所述NMOS管Mnl的源極接地，其柵極連接所述第三二極管Dc的陽(yáng)極。
[0014]優(yōu)選地，所述可控硅整流器的等效電路還包括第二三極管Qnpn、第一電阻Rs1、第二電阻Rs2、第四電阻Rp ；
[0015]所述第一三極管Qpnp的基極連接所述第二電阻Rs2的一端；所述第一三極管Qpnp的集電極連接所述第一電阻Rsi的一端，所述第一電阻Rsi的另一端連接所述第四電阻Rp的一端、所述第二三極管Qnpn的基極，所述第二三極管Qnpn的發(fā)射極、所述第四電阻Rp的另一端均接地，所述第二三極管Qnpn的集電極連接所述第二電阻Rs2的另一端。
[0016]優(yōu)選地，所述第一三極管Qpnp為PNP型三極管；所述第二三極管Qnpn為NPN型三極管
[0017]優(yōu)選地，所述瞬態(tài)觸發(fā)模塊根據(jù)電流脈沖上升的時(shí)間判斷是否為靜電放電沖擊，若是，則發(fā)送第一響應(yīng)信號(hào)，使所述直流觸發(fā)模塊進(jìn)入可用狀態(tài)；
[0018]所述直流觸發(fā)模塊在可用狀態(tài)下，若電流脈沖的幅度等于或高于所述直流觸發(fā)模塊的觸發(fā)電壓時(shí)，所述直流觸發(fā)模塊使所述可控硅整流器導(dǎo)通；
[0019]所述可控硅用于泄放靜電放電電荷。
[0020](三)有益效果
[0021]本發(fā)明提供了一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路，本發(fā)明的電路在ESD沖擊來(lái)臨時(shí)，通過(guò)瞬態(tài)觸發(fā)模塊使直流觸發(fā)模塊處于可用狀態(tài)，同時(shí)電流脈沖峰值達(dá)到直流觸發(fā)電壓時(shí)通過(guò)直流觸發(fā)模塊來(lái)打開(kāi)泄放器件，在芯片正常工作時(shí)，瞬態(tài)觸發(fā)模塊關(guān)閉，直流觸發(fā)模塊因處于不可用狀態(tài)；本發(fā)明的電路能夠避免誤觸發(fā)和高頻噪聲的影響，同時(shí)漏電大大減小。

【專利附圖】

【附圖說(shuō)明】
[0022]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0023]圖1a為可控硅SCR基本結(jié)構(gòu)示意圖；
[0024]圖1b為圖1a所示可控硅等效的四層PNPN結(jié)構(gòu)示意圖；
[0025]圖1c為圖1a所示可控硅的等效電路模型；
[0026]圖2為瞬態(tài)觸發(fā)的基于可控硅SCR的電源鉗位ESD保護(hù)電路圖；
[0027]圖3為直流觸發(fā)的基于可控硅SCR的電源鉗位ESD保護(hù)電路圖；
[0028]圖4為本發(fā)明的一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路圖；
[0029]圖5為聞?lì)l噪聲電壓變化不意圖；
[0030]圖6a、6b為圖3所示電路形成達(dá)林頓效應(yīng)的等效電路圖。

【具體實(shí)施方式】
[0031]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不能用來(lái)限制本發(fā)明的范圍。
[0032]圖4為本發(fā)明的一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路圖；所述一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路，包括瞬態(tài)觸發(fā)模塊、直流觸發(fā)模塊以及泄放器件可控硅。
[0033]所述直流觸發(fā)模塊由第一二極管D1、第二二極管D2、所述可控硅的內(nèi)部寄生的第一三極管Qpnp的發(fā)射極-基極形成的正偏二極管以及所述可控硅的內(nèi)部寄生三極管Qpnp的第三電阻Rn構(gòu)成；所述第一三極管Qpnp的發(fā)射極連接所述第一二極管D1的陰極，所述第一三極管Qpnp的基極連接所述第三電阻Rn的一端，所述第三電阻Rn的另一端連接所述第二二極管D2的陽(yáng)極，所述第一二極管D1的陽(yáng)極連接電源。
[0034]所述述瞬態(tài)觸發(fā)模塊包括第三二極管Dc、NMOS晶體管Mnl、電阻R。第三二極管Dc等效為電容使用。所述瞬態(tài)觸發(fā)模塊的第三二極管D。的陰極連接電源VDD，陽(yáng)極連接所述電阻R的一端，所述電阻R的另一端接地，所述NMOS晶體管Mnl的漏極連接所述直流觸發(fā)模塊的第二二極管D2的陰極；所述NMOS管Mnl的源極接地，其柵極連接所述第三二極管D。的陽(yáng)極。
[0035]所述可控硅的等效電路，如圖1c所示，其包括第一三極管Veep、第二三極管Qnpn、第一電阻Rs1、第二電阻Rs2、第三電阻Rn、第四電阻Rp ;所述第一三極管Veep的發(fā)射極連接所述第一二極管D1的陰極，所述第一三極管Veep的基極連接所述第三電阻Rn的一端以及所述第二電阻Rs2的一端；所述第一三極管的集電極連接所述第一電阻Rsi的一端，所述第一電阻Rsi的另一端連接所述第四電阻Rp的一端、所述第二三極管Qnpn的基極，所述第二三極管Qnpn的發(fā)射極、所述第四電阻Rp的另一端均接地，所述第二三極管Qnpn的集電極連接所述第二電阻Rs2的另一端，所述第三電阻Rn的另一端連接所述第二二極管D2的陽(yáng)極。所述第一三極管Qpnp為PNP型三極管；所述第二三極管Qnpn為NPN型三極管。
[0036]圖1b為可控硅等效的四層PNPN結(jié)構(gòu)示意圖，圖1b中第一層p+的引出線與所述第一二極管D1的陰極相連，第二層N阱的引出線與所述二極管D2的陽(yáng)極相連，第三層P型襯底陰極第四層η+均接地。
[0037]所述瞬態(tài)觸發(fā)模塊根據(jù)電流脈沖上升的時(shí)間判斷是否為靜電放電沖擊，若是，則發(fā)送第一響應(yīng)信號(hào)，使所述直流觸發(fā)模塊進(jìn)入可用狀態(tài)；所述直流觸發(fā)模塊在可用狀態(tài)下，若電流脈沖的幅度等于或高于所述直流觸發(fā)模塊的觸發(fā)電壓時(shí)，所述直流觸發(fā)模塊使所述可控硅導(dǎo)通；所述可控硅用于泄放靜電放電電荷。
[0038]本發(fā)明的電路工作原理是:
[0039]當(dāng)電源管腳VDD遭受到ESD沖擊，瞬態(tài)觸發(fā)模塊根據(jù)探測(cè)到的電流脈沖上升時(shí)間迅速反應(yīng)，電阻R的上端跟隨VDD變化，保持為高電平，及時(shí)打開(kāi)NMOS晶體管Mnl，此時(shí)，直流觸發(fā)模塊與地連接起來(lái)，處于可用模式，一旦VDD上的電壓超過(guò)所述直流觸發(fā)模塊的直流觸發(fā)電壓，就將泄放器件可控硅SCR開(kāi)啟，可控硅SCR迅速進(jìn)入低阻狀態(tài)，泄放靜電電荷。因?yàn)樗矐B(tài)觸發(fā)模塊的RC時(shí)間常數(shù)設(shè)置得比較小，因此在泄放過(guò)程中，NMOS晶體管Mnl會(huì)因?yàn)槠鋿艍鹤優(yōu)镺而關(guān)閉，此時(shí)直流觸發(fā)模塊和地隔離開(kāi)來(lái)，處于不可用模式，但是因?yàn)榭煽毓鑃CR是自維持器件，只要VDD上的電壓大于維持電壓，可控硅SCR都將保持開(kāi)啟，一旦VDD上的電壓被下拉到維持電壓以下，可控硅SCR器件關(guān)閉，從而ESD事件結(jié)束。
[0040]當(dāng)芯片處于正常工作時(shí)，NMOS晶體管Mnl的柵極保持為0，從而直流觸發(fā)模塊與地隔離開(kāi)來(lái)，處于不可用模式。如圖6所示，這種模式下，Ibi被大大減小，因此在正常工作狀態(tài)下，本發(fā)明的漏電較純直流觸發(fā)大大減小。
[0041]當(dāng)芯片在正常工作時(shí)遭遇高頻噪聲，如圖5所示，NMOS晶體管Mnl的柵壓如果超過(guò)其閾值電壓，就會(huì)導(dǎo)通，但是只要高頻噪聲的幅值不超過(guò)直流觸發(fā)電壓，則可控硅SCR泄放器件保持關(guān)閉，不會(huì)造成誤觸發(fā)。因此本發(fā)明很好地保持了直流觸發(fā)對(duì)高頻噪聲免疫的優(yōu)點(diǎn)。
[0042]直流觸發(fā)模塊中二極管的數(shù)目，要根據(jù)工作電源電壓做出調(diào)整；可控硅SCR的維持電壓必須保證在芯片工作期間大于工作電源電壓，以免可控硅SCR被誤觸發(fā)導(dǎo)致功能和邏輯錯(cuò)誤。
[0043]本發(fā)明提供了一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路，本發(fā)明的電路在ESD沖擊來(lái)臨時(shí)，通過(guò)瞬態(tài)觸發(fā)模塊使直流觸發(fā)模塊處于可用狀態(tài)，同時(shí)電流脈沖峰值達(dá)到直流觸發(fā)電壓時(shí)通過(guò)直流觸發(fā)模塊來(lái)打開(kāi)泄放器件，在芯片正常工作時(shí)，瞬態(tài)觸發(fā)模塊關(guān)閉，直流觸發(fā)模塊因處于不可用狀態(tài)；本發(fā)明的電路能夠避免誤觸發(fā)和高頻噪聲的影響，同時(shí)漏電大大減小。
[0044]上述NMOS晶體管的英文全稱為:N-Mental-Oxide_Semiconductor,意思為N型金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管。
[0045]以上實(shí)施方式僅用于說(shuō)明本發(fā)明，而非對(duì)本發(fā)明的限制。盡管參照實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，對(duì)本發(fā)明的技術(shù)方案進(jìn)行各種組合、修改或者等同替換，都不脫離本發(fā)明技術(shù)方案的精神和范圍，均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路，包括瞬態(tài)觸發(fā)模塊、直流觸發(fā)模塊以及可控硅，所述瞬態(tài)觸發(fā)模塊包括電容C、NMOS晶體管Mnl、電阻R ； 其特征在于，所述直流觸發(fā)模塊由第一二極管D1、第二二極管D2、所述可控硅的內(nèi)部寄生的第一三極管Qpnp的發(fā)射極-基極形成的正偏二極管以及所述可控硅的內(nèi)部寄生三極管Qpnp的第三電阻Rn構(gòu)成；所述第一三極管Qpnp的發(fā)射極連接所述第一二極管D1的陰極，所述第一三極管Qpnp的基極連接所述第三電阻Rn的一端，所述第三電阻Rn的另一端連接所述第二二極管D2的陽(yáng)極，所述第一二極管D1的陽(yáng)極連接電源； 所述瞬態(tài)觸發(fā)模塊的電容C用第三二極管Dc代替，并且所述第三二極管Dc的陰極連接電源，陽(yáng)極連接所述電阻R的一端，所述NMOS晶體管Mnl的漏極連接所述直流觸發(fā)模塊的第二二極管D2的陰極。
2.根據(jù)權(quán)利要求1所述的一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路，其特征在于，所述瞬態(tài)觸發(fā)模塊的電阻R的另一端接地，所述NMOS管Mnl的源極接地，其柵極連接所述第三二極管Dc的陽(yáng)極。
3.根據(jù)權(quán)利要求1或2所述的一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路，其特征在于，所述可控硅整流器的等效電路還包括第二三極管Qnpn、第一電阻Rs1、第二電阻Rs2、第四電阻Rp ； 所述第一三極管Qpnp的基極連接所述第二電阻Rs2的一端；所述第一三極管Qpnp的集電極連接所述第一電阻Rsi的一端，所述第一電阻Rsi的另一端連接所述第四電阻Rp的一端、所述第二三極管Qnpn的基極，所述第二三極管Qnpn的發(fā)射極、所述第四電阻Rp的另一端均接地，所述第二三極管Qnpn的集電極連接所述第二電阻Rs2的另一端。
4.根據(jù)權(quán)利要求3所述的一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路，其特征在于，所述第一三極管Qpnp為PNP型三極管；所述第二三極管Qnpn為NPN型三極管
5.根據(jù)權(quán)利要求4所述的一種直流觸發(fā)與瞬態(tài)觸發(fā)結(jié)合的電源鉗位ESD保護(hù)電路，其特征在于，所述瞬態(tài)觸發(fā)模塊根據(jù)電流脈沖上升的時(shí)間判斷是否為靜電放電沖擊，若是，則發(fā)送第一響應(yīng)信號(hào)，使所述直流觸發(fā)模塊進(jìn)入可用狀態(tài)； 所述直流觸發(fā)模塊在可用狀態(tài)下，若電流脈沖的幅度等于或高于所述直流觸發(fā)模塊的觸發(fā)電壓時(shí)，所述直流觸發(fā)模塊使所述可控硅整流器導(dǎo)通； 所述可控娃用于泄放靜電放電電荷。
【文檔編號(hào)】H02H9/04GK104332981SQ201410637771
【公開(kāi)日】2015年2月4日 申請(qǐng)日期:2014年11月6日 優(yōu)先權(quán)日:2014年11月6日
【發(fā)明者】王源, 郭海兵, 陸光易, 曹健, 賈嵩, 張興 申請(qǐng)人:北京大學(xué)