一種多模式轉(zhuǎn)換電路及其控制方法
【專利摘要】本發(fā)明公開了一種多模式轉(zhuǎn)換電路，包括電感、第一晶體管、第二晶體管和第三晶體管。電感，耦接于輸入端和開關(guān)端之間。第一晶體管，耦接于開關(guān)端和接地端之間。第二晶體管和第三晶體管，串聯(lián)耦接于開關(guān)端和輸出端之間。該電壓轉(zhuǎn)換器不使能時，其第二晶體管和第三晶體管可以有效隔離輸入電壓與輸出電壓。使能后，該電壓轉(zhuǎn)換器可工作于升壓模式和降壓模式，以提供更大范圍的輸出電壓。
【專利說明】一種多模式轉(zhuǎn)換電路及其控制方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施例涉及電子電路，更具體但是并非排它地涉及一種開關(guān)型多模式轉(zhuǎn)換電路及其控制方法。

【背景技術(shù)】
[0002]開關(guān)轉(zhuǎn)換電路是一種常用的電壓轉(zhuǎn)換電路，一般被配置成基于在一些未調(diào)節(jié)的源電壓向負載提供已調(diào)節(jié)的輸出電壓或者電流(“負載電壓”或者“負載電流”)。
[0003]圖1示出一款現(xiàn)有的升壓型轉(zhuǎn)換電路10的電路示意圖。開關(guān)轉(zhuǎn)換電路100包括第一電感L1、第一晶體管Ml、第二晶體管M2和輸出電容CO。第一電感LI稱接于輸入端IN和開關(guān)端SW之間，第一晶體管Ml耦接于接地端GND和開關(guān)端SW之間，第二晶體管M2耦接于開關(guān)端SW和輸出端OUT之間，輸出電容CO耦接于輸出端OUT和接地端GND之間。第二晶體管M2可以采用PMOS晶體管。當(dāng)轉(zhuǎn)換電路100不使能時，輸入端電壓VIN(以下簡稱輸入電壓VIN)和開關(guān)端電壓VSW(以下簡稱開關(guān)電壓VSW)大于輸出端電壓V0UT，第二晶體管M2的襯底需要耦接至開關(guān)端SW以避免襯底二極管Dl導(dǎo)通；當(dāng)轉(zhuǎn)換電路10使能后，第一晶體管Ml導(dǎo)通時，開關(guān)端電壓VSW接近于零，即遠低于輸出端電壓VOUT (以下簡稱輸出電壓V0UT)，第二晶體管M2的襯底需要耦接至轉(zhuǎn)換電路10的輸出端0UT，以避免襯底寄生二極管D2導(dǎo)通。為此，轉(zhuǎn)換電路10需要一個襯底選擇電路101，以在不同的情況下將第二晶體管M2的襯底選擇性地耦接至轉(zhuǎn)換電路10的高電勢端。通常，襯底選擇電路101的控制邏輯和電路結(jié)構(gòu)都非常復(fù)雜，不僅難于設(shè)計、容易出錯且占空了較大版圖面積。尤其是，當(dāng)轉(zhuǎn)換電路10負載電流不大(即第二晶體管M2的導(dǎo)通電阻可以較大，布圖面積較小)時，采用襯底選擇電路的技術(shù)方案顯得性價比尤其低。如何設(shè)計更加優(yōu)化的電路結(jié)構(gòu)，以避免升壓轉(zhuǎn)換電路采用襯底選擇電路是本領(lǐng)域技術(shù)人員面臨的難題。另外，圖1所示的升壓轉(zhuǎn)換電路10僅能夠提供高于輸入電壓VIN的輸出電壓V0UT，如何對其進一步改進，使其可以提供低于輸入電壓VIN的輸出電壓VOUT是本領(lǐng)域技術(shù)人員面臨的另一難題。


【發(fā)明內(nèi)容】

[0004]為解決上述問題，本發(fā)明提供一種多模式轉(zhuǎn)換電路，包括:電感，耦接于輸入端和開關(guān)端之間；第一晶體管，耦接于所述開關(guān)端和接地端之間；第二晶體管和第三晶體管，串聯(lián)耦接于所述開關(guān)端和所述輸出端之間，所述第二晶體管和所述第三晶體管的襯底寄生二極管的陽極均耦接至其公共連接端，或者所述第二晶體管和所述第三晶體管的襯底寄生二極管的陰極均耦接至其公共連接端，其中若所述轉(zhuǎn)換器不使能，所述第二晶體管和所述第三晶體管關(guān)斷；若所述轉(zhuǎn)換器工作于升壓模式，所述第二晶體管具有導(dǎo)通模式或者開關(guān)模式，所述第三晶體管具有開關(guān)模式；以及若所述轉(zhuǎn)換器工作于降壓模式，所述第二晶體管的導(dǎo)通電阻可調(diào)節(jié)，所述第三晶體管具有開關(guān)模式。
[0005]本發(fā)明還提供一種用于多模式轉(zhuǎn)換電路的控制方法，所述轉(zhuǎn)換電路包括電感耦接于輸入端和開關(guān)端之間；第一晶體管，耦接于所述開關(guān)端和接地端之間；以及第二晶體管和第三晶體管，串聯(lián)耦接于所述開關(guān)端和所述輸出端之間，所述第二晶體管和所述第三晶體管的襯底寄生二極管的陽極均耦接至其公共連接端，或者所述第二晶體管和所述第三晶體管的襯底寄生二極管的陰極均耦接至其公共連接端，所述控制方法包括，若所述轉(zhuǎn)換器不使能，關(guān)斷所述第二晶體管和所述第三晶體管；以及使能狀態(tài)下，所述第一晶體管關(guān)斷后的第一時間，若所述轉(zhuǎn)換電路開關(guān)端電壓高于設(shè)定電壓，所述電壓轉(zhuǎn)換器工作于升壓模式；若所述轉(zhuǎn)換電路開關(guān)端電壓低于所述設(shè)定電壓，通過提高所述第二晶體管導(dǎo)通電阻使所述電壓轉(zhuǎn)換器工作于降壓模式，其中所述設(shè)定電壓高于所述述轉(zhuǎn)換電路輸入端的電壓。
[0006]本發(fā)明提供的轉(zhuǎn)換電路不使能時，其第二晶體管和第三晶體管可以有效隔離輸入電壓與輸出電壓。使能后，該電壓轉(zhuǎn)換器可工作于升壓模式和降壓模式，以提供更大范圍的輸出電壓。

【專利附圖】

【附圖說明】
[0007]本發(fā)明將通過例子并參照附圖的方式說明，其中:
[0008]圖1示出一款現(xiàn)有的升壓型轉(zhuǎn)換電路10的電路示意圖；
[0009]圖2示出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路20的電路示意圖；
[0010]圖3示出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路30的電路示意圖；
[0011]圖4示出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路40的電路示意圖；
[0012]圖5不出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路50的電路不意圖；
[0013]圖6不出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路60的電路不意圖；
[0014]圖7不出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路60工作工程中的波形不意圖 700 ；
[0015]圖8不出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路80的電路不意圖；以及
[0016]圖9不出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路90的電路不意圖。

【具體實施方式】
[0017]在下文所述的特定實施例代表本發(fā)明的示例性實施例，并且本質(zhì)上僅為示例說明而非限制。在說明書中，提及“一個實施例”或者“實施例”意味著結(jié)合該實施例所描述的特定特征、結(jié)構(gòu)或者特性包括在本發(fā)明的至少一個實施例中。術(shù)語“在一個實施例中”在說明書中各個位置出現(xiàn)并不全部涉及相同的實施例，也不是相互排除其他實施例或者可變實施例。本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。
[0018]下面將參考附圖詳細說明本發(fā)明的【具體實施方式】。貫穿所有附圖相同的附圖標(biāo)記表示相同的部件或特征。
[0019]圖2不出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路20的電路不意圖。多模式轉(zhuǎn)換電路20包括第一電感L1、第一晶體管Ml、第二晶體管M2和第三晶體管M3。第一電感LI，耦接于輸入端IN和開關(guān)端SW之間。第一晶體管M1，耦接于與開關(guān)端SW和接地端GND之間。第二晶體管M2和第三晶體管M3，均為PMOS晶體管，串聯(lián)耦接于開關(guān)端SW和輸出端OUT之間，其中，第二晶體管M2的襯底耦接至開關(guān)端SW，即第二晶體管M2的襯底寄生二極管201的陰極耦接至開關(guān)端SW，陽極耦接至公共端COMM ;第三晶體管M3的襯底耦接至輸出端OUT，即第三晶體管M3的襯底寄生二極管202的陰極耦接至輸出端OUT，陽極耦接至公共端 COMM。
[0020]多模式轉(zhuǎn)換電路20不使能時，第二晶體管M2和第三晶體管M3關(guān)斷，開關(guān)端電壓VSff大于輸出端電壓V0UT，第二晶體管M2的襯底寄生二極管201阻止開關(guān)端SW至輸出端OUT的電流。
[0021]多模式轉(zhuǎn)換電路20使能且工作在升壓模式下，第二晶體管M2可以有多種工作模式。在一個實施例中，第二晶體管M2可以具有導(dǎo)通模式，即在整個開關(guān)周期內(nèi)保持導(dǎo)通，第一晶體管Ml和第三晶體管M3組成開關(guān)組，在開關(guān)周期的前半個周期，第一晶體管Ml導(dǎo)通且第三晶體管M3關(guān)斷；在開關(guān)周期的后半個周期，第一晶體管Ml關(guān)斷且第三晶體管M3導(dǎo)通，其工作原理類似與圖1所示的現(xiàn)有轉(zhuǎn)換電路10。在另外一個實施例中，第二晶體管M2可以具有開關(guān)模式，第二晶體管M2和第三晶體管M3具有實質(zhì)相同的開關(guān)狀態(tài)，例如在開關(guān)周期的前半個周期，第一晶體管Ml導(dǎo)通且第二晶體管M2和第三晶體管M3關(guān)斷；在開關(guān)周期的后半個周期，第一晶體管Ml關(guān)斷且第二晶體管M2和第三晶體管M3導(dǎo)通，其工作原理類似與圖1所示的現(xiàn)有轉(zhuǎn)換電路10。
[0022]多模式轉(zhuǎn)換電路20還能工作于降壓模式下。多模式轉(zhuǎn)換電路20工作于降壓模式下時，第二晶體管M2的導(dǎo)通電阻可調(diào)節(jié)。所謂導(dǎo)通電阻可以調(diào)節(jié)，指的是主動調(diào)節(jié)第二晶體管M2在導(dǎo)通狀態(tài)下的電阻，而非關(guān)斷導(dǎo)通切換時電阻由無限大(至少幾兆歐姆)變化至最小電阻(完全導(dǎo)通時電阻)，也非源漏電壓波動導(dǎo)致的導(dǎo)通電阻被動變化。第二晶體管M2的導(dǎo)通電阻可以是連續(xù)變化，例如由0.1歐姆連續(xù)變化至I歐姆，也可以階躍性變化或者非連續(xù)變化，例如0.1歐姆變化至0.5歐姆，再變化至I歐姆。
[0023]在一個實施例中，在開關(guān)周期的前半個周期，第一晶體管Ml和第二晶體管M2導(dǎo)通且第三晶體管M3關(guān)斷；在開關(guān)周期的前后個周期，第一晶體管Ml關(guān)斷，第三晶體管M3完全導(dǎo)通,第二晶體管M2導(dǎo)通，則公共端COMM的電壓VCOM可以表示為
[0024]VCOM = V0UT+IM2 X RM3 (I)
[0025]其中，頂2表示流過第二晶體管M2和第三晶體管M3的電流，RM3表示第三晶體管M3的導(dǎo)通電阻，開關(guān)端SW的電壓VSW可以表示為
[0026]VSff = VC0M+IM2 XRM2 = V0UT+IM2 X RM3+IM2 X RM2 (2)
[0027]其中，RM2表示第二晶體管M2的導(dǎo)通電阻。轉(zhuǎn)換電路20可以工作于降壓模式的條件就是第一晶體管Ml關(guān)斷時開關(guān)端電壓VSW大于輸入電壓VIN (第一晶體管Ml關(guān)斷時，如果開關(guān)端電壓VSW大于輸入電壓VIN，則電感電流ILl持續(xù)升高，轉(zhuǎn)換電路20非正常工作)，即
[0028]VIN<V0UT+IM2 X RM3+IM2 X RM2 (3)
[0029]本領(lǐng)域的普通技術(shù)人員可以根據(jù)輸入電壓VIN、輸出電壓V0UT、負載電流10UT、第三晶體管M3的導(dǎo)通電阻，合理調(diào)節(jié)第二晶體管M2的導(dǎo)通電阻，從而使得轉(zhuǎn)換電路20可以工作于降壓模式。例如第二晶體管M2可由第一至第N單元晶體管并聯(lián)組成，N大于等于2。第一晶體管Ml關(guān)斷(或者是第三晶體管M3導(dǎo)通)后的第一時間Tl，若轉(zhuǎn)換電路20開關(guān)端電壓VSW(以下簡稱開關(guān)電壓)低于設(shè)定電壓VSET (例如開關(guān)電壓VSW小于輸入電壓VIN)，通過關(guān)斷第一單元晶體管增大第二晶體管M2的導(dǎo)通電阻。由于導(dǎo)通電阻增大，根據(jù)公式
(2)，開關(guān)電壓VSW亦增大，使得開關(guān)電壓VSW滿足公式(3)，第一電感LI電流ILl可以降低，從而使得開關(guān)轉(zhuǎn)換器20可以工作于降壓模式。在另外一個實施例中，關(guān)斷第一單元晶體管后，第二晶體管M2的導(dǎo)通電阻不夠大，開關(guān)電壓VSW尚不能滿足公式(3)，繼續(xù)關(guān)斷其他單元晶體管以增大第二晶體管M2的導(dǎo)通電阻。例如在第一晶體管關(guān)斷后的第N-1時間，若轉(zhuǎn)換電路的開關(guān)電壓VSW低于設(shè)定電壓VSET，通過關(guān)斷第N-1單元晶體管增大第二晶體管M2的導(dǎo)通電阻。選擇在第一晶體管Ml關(guān)斷后或者第三晶體管M3導(dǎo)通后的第一時間Tl檢測開關(guān)端電壓VSW而非第一晶體管Ml關(guān)斷(第三晶體管M3導(dǎo)通)時，主要是為了避免開關(guān)切換時開關(guān)電壓VSW的毛刺導(dǎo)致誤判斷。第一時間Tl可以根據(jù)開關(guān)周期靈活選擇，例如當(dāng)開關(guān)周期為I微秒時，第一時間Tl可以是30納秒、40納秒、100納秒等。
[0030]以下示例性的介紹幾種調(diào)節(jié)第二晶體管M2的導(dǎo)通電阻的電路或者方法，本領(lǐng)域的技術(shù)人員應(yīng)該意識到下述的電路和方法不是對本發(fā)明的限制，如何調(diào)節(jié)第二晶體管M2的導(dǎo)通電阻并非本發(fā)明要解決的問題。
[0031]圖3示出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路30的電路示意圖。與圖2所示的多模式轉(zhuǎn)換電路20相比，圖3所示的多模式轉(zhuǎn)換電路30進一步包括阻抗控制電路300，具有第一端、第二端和第三端，其第一端接收一參考信號VREF，其第二端耦接至電壓轉(zhuǎn)換電路30的開關(guān)端SW，其第三端耦接至第二晶體管M2的控制端。在一個實施例中，可以使用輸入電壓VIN作為參考信號VREF。在其他實施例中，可以將加上或者減小一定失調(diào)VOS后的輸入電壓VIN(例如VIN+2V)配置為參考信號VREF。降壓模式下，當(dāng)?shù)谝婚_關(guān)關(guān)斷后第一時間Tl,若開關(guān)端SW電壓低于設(shè)定電壓(參考信號)，控制電路提高第二晶體管M2的導(dǎo)通電阻。
[0032]根據(jù)本發(fā)明一個實施例，阻抗控制電路300包括第一比較器301和第一驅(qū)動電路302。第一比較器301，具有第一端和第二端，其第一端接收參考信號VREF，其第二端耦接至轉(zhuǎn)換電路30的開關(guān)端SW。第一驅(qū)動電路302，具有輸入端與輸出端，其輸入端耦接至第一比較器301的輸出端，其輸出端耦接至第二晶體管M2的控制端。
[0033]在一個實施例中，第一晶體管Ml關(guān)斷后的第一時間Tl內(nèi)，可以通過將第一比較器301的第一端強制拉至低電位、第一比較器301的第二端強制拉至高電位、強制拉低第二晶體管M2控制端或者其他技術(shù)手段，使得第二晶體管M2具有第一導(dǎo)通電阻(一般為完全導(dǎo)通時的最小導(dǎo)通電阻)。在第一時間Tl結(jié)束時，釋放對第二晶體管M2控制端的強制控制，若轉(zhuǎn)換電路30的開關(guān)電壓VSW高于參考信號VREF (例如設(shè)定電壓，例如VIN+2V)，第一比較器302判定轉(zhuǎn)換電路30工作于升壓模式并輸出低電平,第一驅(qū)動電路302輸出第一電壓VSl(例如O伏)以使得第二晶體管M2保持第一導(dǎo)通電阻(也可是其他阻值)。在第一時間Tl結(jié)束后,若轉(zhuǎn)換電路的開關(guān)端電壓VSW低于參考信號VREF,第一比較器301輸出高電平，第一驅(qū)動電路302輸出第二電壓VS2 (例如1V、2V等電壓)。由于第二晶體管M2控制端電壓升高，其導(dǎo)通電阻將提高，具有高于第一導(dǎo)通電阻的第二導(dǎo)通電阻，根據(jù)公式(2)，開關(guān)端電壓VSW將被提高，從而使得轉(zhuǎn)換電路30可以工作于降壓模式。本領(lǐng)域的技術(shù)人員可以使用電阻分壓網(wǎng)絡(luò)從輸入端IN和開關(guān)端SW獲取輸入電壓VIN和開關(guān)電壓VSW的信息，選擇性地增加失調(diào)電壓VOS以靈活設(shè)置設(shè)定電壓VSET。例如，使用9:1的電阻分壓網(wǎng)絡(luò)，獲取0.1VIN并采用失調(diào)電路加入0.2V失調(diào)電壓后(即0.1VIN+0.2)提供至第一比較器301的第一端，使用9:1的電阻分壓網(wǎng)絡(luò)獲取0.1VSW并提供至第一比較器的二端。根據(jù)本發(fā)明一個實施例，第一比較器301可以采用遲滯比較器，遲滯比較器正向翻轉(zhuǎn)閾值不同于反向翻轉(zhuǎn)閾值。
[0034]圖4示出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路40的電路示意圖，與圖3所示的多模式轉(zhuǎn)換電路30相比，圖4所示的多模式轉(zhuǎn)換電路40采用阻抗控制電路400替換了阻抗控制電路300。阻抗控制電路400包括第一放大器401，具有第一端和第二端，其第一端接收參考信號VREF，其第二端耦接至轉(zhuǎn)換電路的開關(guān)端SW，其輸出端耦接至第二晶體管M2的控制端。
[0035]在一個實施例中,第一晶體管Ml關(guān)斷后的第一時間Tl內(nèi)，可以通過將第一放大器401的第一端強制拉至低電位、第一放大器401的第二端強制拉至高電位、強制拉低第二晶體管M2控制端或者其他技術(shù)手段，使得第二晶體管M2具有第一導(dǎo)通電阻(可以為最小導(dǎo)通電阻)。在第一時間Tl結(jié)束時，釋放對第二晶體管M2控制端強制控制，若轉(zhuǎn)換電路的開關(guān)端電壓VSW高于參考信號VREF(即設(shè)定電壓，例如VIN+2V)，第一放大器401判定轉(zhuǎn)換電路40工作于升壓模式并輸出低電平以使得第二晶體管M2具有第一導(dǎo)通電阻(也可是其他阻值)。在第一時間Tl結(jié)束后,若轉(zhuǎn)換電路的開關(guān)端電壓VSW低于參考信號VREF(即設(shè)定電壓，例如VIN+2)，第一放大器401的輸出電壓不停升高。由于第二晶體管M2控制端電壓升高，其導(dǎo)通電阻將提高，直至開關(guān)端電壓VSW將被提高至設(shè)定電壓VSET，從而使得轉(zhuǎn)換電路40可以工作于降壓模式。
[0036]圖5示出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路50的電路示意圖，與圖2所示的多模式轉(zhuǎn)換電路20相比，圖5所示的多模式轉(zhuǎn)換電路50進一步包括阻抗控制電路500。阻抗控制電路500包括第四晶體管501和阻性電路502。
[0037]第四晶體管501，為耗盡型P溝道MOS晶體管，具有第一端、第二端和控制端，其第一端耦接至轉(zhuǎn)換電路輸入端IN，其控制端耦接至轉(zhuǎn)換電路50的開關(guān)端SW，其第二端耦接至第二晶體管M2控制端。阻性電路502，具有第一端和第二端，其第一端耦接至第二晶體管M2的控制端，其第二端耦接至接地端GND，配置為對第二晶體管M2的控制端放電。阻性電路可以采用一個電阻Rl或者電流沉等實現(xiàn)。
[0038]假定第四晶體管M4的閾值電壓為VTH。對增強型PMOS，VTH小于零，S卩如果開關(guān)端電壓VSW升高至VIN-1 VTHl，PMOS晶體管將由導(dǎo)通狀態(tài)切換至關(guān)斷狀態(tài)；對耗盡型號PMOS，VTH大于零，即如果開關(guān)端電壓VSW升高至VIN+1VTH |，PMOS晶體管才由導(dǎo)通狀態(tài)切換至關(guān)斷狀態(tài)。當(dāng)?shù)谝痪w管Ml關(guān)斷(或者說第三晶體管M3導(dǎo)通)后，開關(guān)端電壓VSW開始升高。第一晶體管Ml關(guān)斷后的第一時間Tl內(nèi)，可以通過強制拉低第二晶體管M2控制端或者其他技術(shù)手段，使得第二晶體管M2具有第一導(dǎo)通電阻。第一時間Tl結(jié)束后，釋放對第二晶體管M2的強制控制，若轉(zhuǎn)換電路50的開關(guān)端電壓VSW高于VIN+1VTH | (即設(shè)定電壓)，第四晶體管501將呈關(guān)斷狀態(tài)，阻性電路502將第二晶體管的控制端放電至較低電位，轉(zhuǎn)換電路50工作于升壓模式。若轉(zhuǎn)換電路50的開關(guān)端電壓VSW低于VIN+1VTHI (即設(shè)定電壓)，第四晶體管501將呈導(dǎo)通狀態(tài)，并對第二晶體管M2控制端充電，進而提高第二晶體管M2控制端電壓。由于第二晶體管M2控制端電壓升高，其導(dǎo)通電阻將提高，根據(jù)公式(2)，開關(guān)端電壓VSW將增大至VIN+1VTH左右，轉(zhuǎn)換電路50可以工作于降壓模式。
[0039]當(dāng)?shù)谝痪w管Ml導(dǎo)通時，開關(guān)電壓VSW較低，第四晶體管501第一端至其第二端的電流較大，不僅浪費功耗，還可能導(dǎo)致誤觸發(fā)。例如在第一晶體管關(guān)斷后，開關(guān)段電壓尚未增大到足夠大時，由于第四晶體管501電流較大，第二晶體管M2控制端電壓較高，增大了第二晶體管M2導(dǎo)通電阻，進而增大VSW電壓，使得阻抗控制電路50判斷不準(zhǔn)?？梢砸腚娏麟娏飨拗齐娐?，用于在第一晶體管導(dǎo)通時和或第一晶體管關(guān)斷后的第一時間限制第四晶體管501第一端至其第二端的電流。
[0040]圖6示出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路60的電路示意圖，與圖5所示的多模式轉(zhuǎn)換電路50相比，圖6所示的多模式轉(zhuǎn)換電路60采用阻抗控制電路600替換了阻抗控制電路500。阻抗控制電路600包括第四晶體管501、電流限制電路601和阻性電路 502。
[0041]第四晶體管501，為耗盡型P溝道MOS晶體管，具有第一端、第二端和控制端，其第一端耦接至轉(zhuǎn)換電路輸入端IN，其控制端耦接至轉(zhuǎn)換電路的開關(guān)端SW。電流限制電路601，具有輸入端與輸出端，其輸入端耦接至第四晶體管501第二端，其第二端耦接至第二晶體管M2的控制端，用于在第一晶體管Ml導(dǎo)通時和第一晶體管Ml關(guān)斷后的第一時間Tl限制第四晶體管501第一端至其第二端的電流。根據(jù)本發(fā)明一個實施例，電流限制電路601可以采用開關(guān)SI實現(xiàn)。在其他實施例中，也可以采用工作于飽和區(qū)域或者線性區(qū)域的晶體管實現(xiàn)。阻性電路502，具有第一端和第二端，其第一端耦接至第二晶體管M2的控制端，其第二端耦接至接地端GND，配置為對第二晶體管M2的控制端放電。
[0042]圖7示出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路60工作工程中的波形圖70。根據(jù)本發(fā)明一個實施例，第一開關(guān)SI在第一晶體管關(guān)斷后第一時間開啟，在第一晶體管Ml開啟前關(guān)斷，701和702分別示出第一晶體管Ml和第一開關(guān)SI的導(dǎo)通關(guān)斷狀態(tài)?？梢詫⒁婚_關(guān)信號通過死區(qū)時間產(chǎn)生電路產(chǎn)生一對無交疊時鐘以分別控制第一晶體管Ml和第一開關(guān)SI。在第一晶體管Ml導(dǎo)通的時間內(nèi)，由于第一開關(guān)SI關(guān)斷，電流限制電路601很好的限制了第四晶體管501的電流，從而減小了能量浪費。第一晶體管關(guān)斷后第一時間Tl內(nèi)，第一開關(guān)SI保持關(guān)斷，阻性電路502將第二晶體管M2的控制端放電至較低電勢，第二晶體管M2具有更小電阻，避免其電阻觸發(fā)。經(jīng)過第一時間Tl后，第一開關(guān)SI導(dǎo)通，若轉(zhuǎn)換電路50的開關(guān)端電壓VSW高于VIN+1VTHI (即設(shè)定電壓)，第四晶體管501將呈關(guān)斷狀態(tài)，阻性電路502將第二晶體管的控制端放電至較低電位，轉(zhuǎn)換電路50工作于升壓模式。若轉(zhuǎn)換電路50的開關(guān)端電壓VSW低于VIN+1VTHI (即設(shè)定電壓)，如703所示，第四晶體管502將呈導(dǎo)通狀態(tài)，并對第二晶體管M2控制端充電，進而提高第二晶體管M2控制端電壓。由于第二晶體管M2控制端電壓升高，其導(dǎo)通電阻將提高，根據(jù)公式(2)，開關(guān)端電壓VSW將增大至VIN+ IVTH |左右，轉(zhuǎn)換電路50可以工作于降壓模式。
[0043]在圖6中，電流限制電路601耦接于第四晶體管501第二端和第二晶體管M2控制端之間。在另外一個實施例中，電流限制電路601耦接于第四晶體管501第一端和轉(zhuǎn)換器的開關(guān)端SW之間。在其他實施例中，還可以耦接于第四晶體管501控制端和第二端之間。其工作原理與圖6相似。
[0044]圖8示出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路80的電路示意圖，與圖6所示的多模式轉(zhuǎn)換電路60相比，圖8所示的多模式轉(zhuǎn)換電路80采用阻抗控制電路800替換了阻抗控制電路600。阻抗控制電路800包括失調(diào)電路801、第四晶體管501、電流限制電路601和阻性電路502。
[0045]在圖6所示的實施例開關(guān)轉(zhuǎn)換電路60中，第四晶體管采用耗盡型PMOS晶體管，以使得當(dāng)VSW大于VIN+1VTHI時第四晶體管501關(guān)斷。在其他實施例中，由于失調(diào)電路701的引入，還可以采用增強型PMOS晶體管或者雙極性PNP晶體管實現(xiàn)。
[0046]失調(diào)電路801，具有第一端與第二端，其第一端耦接至轉(zhuǎn)換電路輸入端IN，用以產(chǎn)生失調(diào)電壓V0S。第四晶體管501，為P溝道MOS晶體管或者PNP，具有第一端、第二端和控制端，其第一端耦接至失調(diào)電路801的第二端，其控制端耦接至轉(zhuǎn)換電路的開關(guān)端SW，其第二端耦接至第二晶體管控制端。
[0047]采用失調(diào)電路801后，對增強型PMOS，VTH小于零，即如果開關(guān)端電壓VSW升高至VIN+V0S-|VTH|,PM0S晶體管將由導(dǎo)通狀態(tài)切換至關(guān)斷狀態(tài)；對耗盡型號PMOS，VTH大于零，即如果開關(guān)端電壓VSW升高至VIN+V0S+1VTH |，PMOS晶體管才由導(dǎo)通狀態(tài)切換至關(guān)斷狀態(tài)。對于PNP晶體管，即如果開關(guān)端電壓VSW升高至VIN+VOS-1VBE |，PNP晶體管將由導(dǎo)通狀態(tài)切換至關(guān)斷狀態(tài)。本領(lǐng)域的技術(shù)人人員?？梢愿鶕?jù)不同的應(yīng)用，合理的選擇晶體管的類型、失調(diào)電路801以設(shè)置設(shè)定電壓。
[0048]失調(diào)電路801不僅可以耦接于將第四晶體管501的第一端耦接至開關(guān)轉(zhuǎn)換電路的輸入端IN，還可以用于將第四晶體管501的控制端耦接至開關(guān)轉(zhuǎn)換電路的開關(guān)端SW。其工作原理與圖8所示開關(guān)轉(zhuǎn)換電路80相似。
[0049]圖9示出一款根據(jù)本發(fā)明一個實施的多模式轉(zhuǎn)換電路90的電路示意圖。與圖8所示的多模式轉(zhuǎn)換電路80相比，圖9所示的多模式轉(zhuǎn)換電路90的第二晶體管M2和第三晶體管M3，均為PMOS晶體管，串聯(lián)耦接于開關(guān)端SW和輸出端OUT之間，其中，第二晶體管M2和第三晶體管M3的襯底耦接至其公共端C0MM。即第二晶體管M2的襯底寄生二極管901的陽極耦接至輸出端0UT，陰極耦接至公共端COMM ;第三晶體管M3的襯底寄生二極管902的陽極耦接至開關(guān)端SW，陰極耦接至公共端C0MM。本領(lǐng)域的普通技術(shù)人員還可以根據(jù)本發(fā)明的教導(dǎo)，選擇使用兩個NMOS晶體管串聯(lián)耦接于開關(guān)端SW和輸出端OUT之間，或者一個NMOS晶體管和一個PMOS晶體管串聯(lián)耦接于開關(guān)端SW和輸出端OUT之間，只要兩個晶體管的襯底寄生二極管的陽極均耦接至其公共連接端，或者兩個晶體管的襯底寄生二極管的陰極均耦接至其公共連接端。
[0050]盡管本發(fā)明已經(jīng)結(jié)合其具體示例性實施方式進行了描述，很顯然的是，多種備選、修改和變形對于本領(lǐng)域技術(shù)人員是顯而易見的。由此，在此闡明的本發(fā)明的示例性實施方式是示意性的而并非限制性?？梢栽诓幻撾x本發(fā)明的精神和范圍的情況下作出修改。
[0051]在本公開內(nèi)容中所使用的量詞“一個”、“一種”等不排除復(fù)數(shù)。文中的“第一”、“第二”等僅表示在實施例的描述中出現(xiàn)的先后順序，以便于區(qū)分類似部件?！暗谝弧薄ⅰ暗诙痹跈?quán)利要求書中的出現(xiàn)僅為了便于對權(quán)利要求的快速理解而不是為了對其進行限制。權(quán)利要求書中的任何附圖標(biāo)記都不應(yīng)解釋為對范圍的限制。
【權(quán)利要求】
1.一種多模式轉(zhuǎn)換電路,包括: 電感，耦接于輸入端和開關(guān)端之間； 第一晶體管，耦接于所述開關(guān)端和接地端之間； 第二晶體管和第三晶體管，串聯(lián)耦接于所述開關(guān)端和所述輸出端之間，所述第二晶體管和所述第三晶體管的襯底寄生二極管的陽極均耦接至其公共連接端，或者所述第二晶體管和所述第三晶體管的襯底寄生二極管的陰極均耦接至其公共連接端，其中若所述轉(zhuǎn)換器不使能，所述第二晶體管和所述第三晶體管關(guān)斷； 若所述轉(zhuǎn)換器工作于升壓模式，所述第二晶體管具有導(dǎo)通模式或者開關(guān)模式，所述第三晶體管具有開關(guān)模式；以及 若所述轉(zhuǎn)換器工作于降壓模式，所述第二晶體管的導(dǎo)通電阻可調(diào)節(jié)，所述第三晶體管具有開關(guān)1?式。
2.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換電路，其中，所述第二晶體管和所述第三晶體管是P溝道MOS晶體管，其中 所述第二晶體管具有第一端、第二端、控制端和襯底端，其第一端耦接至所述轉(zhuǎn)換電路的開關(guān)端，其襯底端耦接至其第一端； 所述第三晶體管具有第一端、第二端、控制端和襯底端，其第一端耦接至所述所述第二晶體管第二端，其第二端耦接至所述輸出端，其襯底端耦接至其第二端。
3.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換電路，其中，第二晶體管和第三晶體管是P溝道MOS器件，其中 所述第二晶體管具有第一端、第二端、控制端和襯底端，其第二端耦接至所述轉(zhuǎn)換電路的輸出端，其襯底端耦接至其第一端； 所述第三晶體管具有第一端、第二端、控制端和襯底端，其第一端耦接至所述轉(zhuǎn)換電路的開關(guān)端，其第二端耦接至所述第二晶體管第一端，其襯底端耦接至其第二端。
4.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換電路，其中， 所述第二晶體管由第一至第N單元晶體管并聯(lián)組成，N大于等于2 ； 所述第一晶體管關(guān)斷后的第一時間，若所述轉(zhuǎn)換電路開關(guān)端電壓低于設(shè)定電壓，通過關(guān)斷所述第一單元晶體管增大所述第二晶體管的導(dǎo)通電阻。
5.根據(jù)權(quán)利要求4所述的轉(zhuǎn)換電路，其中， 所述第一晶體管關(guān)斷后的第N時間，若所述轉(zhuǎn)換電路開關(guān)端電壓低于所述設(shè)定電壓，通過關(guān)斷所述第N單元晶體管增大所述第二晶體管的導(dǎo)通電阻。
6.根據(jù)權(quán)利要求1或者2或者3所述的轉(zhuǎn)換電路,還包括 阻抗控制電路，具有第一端、第二端和第三端，其第一端耦接至所述轉(zhuǎn)換電路的輸入端，其第二端耦接至所述轉(zhuǎn)換電路的開關(guān)端，其第三端耦接至所述第二晶體管的控制端；所述第一晶體管關(guān)斷后的第一時間，若所述轉(zhuǎn)換電路開關(guān)端電壓低于設(shè)定電壓，所述阻抗控制電路增大所述第二晶體管的導(dǎo)通電阻，其中所述設(shè)定電壓高于所述轉(zhuǎn)換電路輸入端的電壓。
7.根據(jù)權(quán)利要求6所述的轉(zhuǎn)換電路，其中，所述阻抗控制電路包括， 第一比較器，具有第一端、第二端和輸出端，其第一端接收參考信號，其第二端耦接至所述轉(zhuǎn)換電路的開關(guān)端；以及 第一驅(qū)動電路，具有輸入端與輸出端，其輸入端I禹接至所述第一比較器的輸出端，其輸出端耦接至所述第二晶體管的控制端。
8.根據(jù)權(quán)利要求7所述的轉(zhuǎn)換電路，其中， 所述第一晶體管關(guān)斷后的第一時間內(nèi)，所述第二晶體管具有第一導(dǎo)通電阻； 在所述第一時間結(jié)束時，若所述轉(zhuǎn)換電路開關(guān)端電壓低于設(shè)定電壓，所述第一驅(qū)動電路輸出第二電壓，所述第二晶體管具有第二導(dǎo)通電阻，其中所述第二導(dǎo)通電阻大于所述第一導(dǎo)通電阻。
9.根據(jù)權(quán)利要求6所述的轉(zhuǎn)換電路，其中，所述第二晶體管的導(dǎo)通電阻線性可變。
10.根據(jù)權(quán)利要求6所述的轉(zhuǎn)換電路，所述阻抗控制電路包括第一放大器，具有第一端、第二端和輸出端，其第一端接收參考信號，其第二端耦接至所述轉(zhuǎn)換電路的開關(guān)端，其輸出端耦接至所述第二晶體管的控制端。
11.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換電路，還包括 第四晶體管，為耗盡型PMOS晶體管，具有第一端、第二端和控制端，其第一端耦接至所述轉(zhuǎn)換電路的輸入端，其控制端耦接至所述轉(zhuǎn)換電路的開關(guān)端，其第二端耦接至所述述第二晶體管的控制端；以及 阻性電路，具有第一端和第二端，其第一端耦接至所述第二晶體管的控制端，其第二端耦接至所述接地端，配置為對所述第四晶體管的控制端放電。
12.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換電路，還包括， 第四晶體管，為PMOS晶體管或PNP晶體管，具有第一端、第二端和控制端，其第一端通過失調(diào)電路耦接至所述轉(zhuǎn)換電路的輸入端，其控制端耦接至所述轉(zhuǎn)換電路的開關(guān)端，其第二端耦接至所述述第二晶體管的控制端；以及 阻性電路，具有第一端和第二端，其第一端耦接至所述第二晶體管的控制端，其第二端耦接至接地端，配置為對所述第二晶體管的控制端放電。
13.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換電路，還包括， 第四晶體管，為PMOS晶體管或PNP晶體管，具有第一端、第二端和控制端，其第一端耦接至所述轉(zhuǎn)換電路輸入端，其控制端通過失調(diào)電路耦接至所述轉(zhuǎn)換電路的開關(guān)端，其第二端耦接至所述述第二晶體管的控制端；以及 阻性電路，具有第一端和第二端，其第一端耦接至所述第二晶體管的控制端，其第二端耦接至接地端，配置為對所述第二晶體管的控制端放電。
14.根據(jù)權(quán)利要求11或12或13所述的轉(zhuǎn)換電路，還包括電流限制電路，用于在第一晶體管導(dǎo)通時限制所述第四晶體管第一端至其第二端的電流，和/或用于在第一晶體管關(guān)斷后的第一時間內(nèi)限制所述第四晶體管的電流。
15.根據(jù)權(quán)利要求14所述的轉(zhuǎn)換電路，所述電流限制電路具有輸入端與輸出端，配置為將所述第四晶體管第一端耦接至所述轉(zhuǎn)換電路的輸入端，或者配置為將所述第四晶體管的第二端耦接至所述第二晶體管的控制端。
16.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換電路，還包括 第四晶體管，為耗盡型PMOS晶體管，具有第一端、第二端和控制端，其第一端耦接至所述輸入端，其控制端耦接至所述轉(zhuǎn)換電路的開關(guān)端； 第一開關(guān)，具有輸入端、輸出端和控制端，其第一端耦接至所述第四晶體管的第二端，其第二端耦接至所述第二晶體管的控制端； 阻性電路，具有第一端和第二端，其第一端耦接至所述第二晶體管的控制端，其第二端耦接至所述接地端，配置為對所述第二晶體管的控制端放電。
17.根據(jù)權(quán)利要求16所述的轉(zhuǎn)換電路，其中，所述第一開關(guān)在所述第一晶體管關(guān)斷后導(dǎo)通，在所述第一晶體管導(dǎo)通前關(guān)斷。
18.一種用于多模式轉(zhuǎn)換電路的控制方法，所述轉(zhuǎn)換電路包括電感耦接于輸入端和開關(guān)端之間；第一晶體管，耦接于所述開關(guān)端和接地端之間；以及第二晶體管和第三晶體管，串聯(lián)耦接于所述開關(guān)端和所述輸出端之間，所述第二晶體管和所述第三晶體管的襯底寄生二極管的陽極均耦接至其公共連接端，或者所述第二晶體管和所述第三晶體管的襯底寄生二極管的陰極均耦接至其公共連接端，所述控制方法包括， 若所述轉(zhuǎn)換器不使能，關(guān)斷所述第二晶體管和所述第三晶體管；以及 使能狀態(tài)下，所述第一晶體管關(guān)斷后的第一時間，若所述轉(zhuǎn)換電路開關(guān)端電壓高于設(shè)定電壓，所述電壓轉(zhuǎn)換器工作于升壓模式；若所述轉(zhuǎn)換電路開關(guān)端電壓低于所述設(shè)定電壓，通過提高所述第二晶體管導(dǎo)通電阻使所述電壓轉(zhuǎn)換器工作于降壓模式，其中所述設(shè)定電壓高于所述述轉(zhuǎn)換電路輸入端的電壓。
19.根據(jù)權(quán)利要求18所述的控制方法，其中， 若所述電壓轉(zhuǎn)換器工作于升壓模式，所述第二晶體管具有導(dǎo)通模式或者開關(guān)模式，所述第三晶體管具有開關(guān)模式；以及 若所述電壓轉(zhuǎn)換器工作于降壓模式，所述第三晶體管具有開關(guān)模式。
【文檔編號】H02M3/156GK104467415SQ201410690156
【公開日】2015年3月25日 申請日期:2014年11月25日 優(yōu)先權(quán)日:2014年11月25日
【發(fā)明者】李伊珂 申請人:成都芯源系統(tǒng)有限公司