Uc2844輸出pwm波調(diào)節(jié)電路的制作方法
【專利摘要】本實(shí)用新型公開了一種UC2844輸出PWM波調(diào)節(jié)電路，包括UC2844芯片，8腳串聯(lián)第一電容后接地，2腳連接并聯(lián)的第一電阻和第二電容后接地，4腳串聯(lián)第三電容后接地，第二電阻連接在8腳和4腳之間，5腳接地，3腳串聯(lián)第四電容后接地，第五電容串聯(lián)第三電阻后連接在8腳和3腳之間，3腳串聯(lián)第四電阻后連接MOSFET的源極，6腳串聯(lián)第五電阻和二極管后連接MOSFET的柵極，6腳串聯(lián)第六電阻后連接MOSFET的柵極，第七電阻連接在MOSFET的柵極和源極之間。本實(shí)用新型在UC2844芯片的3腳與4腳之間串接100pf電容和10K電阻來對(duì)UC2844電源輕載時(shí)的PWM波形進(jìn)行調(diào)節(jié)，有效且安全。
【專利說明】UC2844輸出PWM波調(diào)節(jié)電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及PLC電源線路板，尤其涉及一種PLC電源線路板上的UC2844輸出PWM波調(diào)節(jié)電路。

【背景技術(shù)】
[0002]目前市場(chǎng)上用的AC電源的UC2844以及MOSFET電路部分在測(cè)試中發(fā)現(xiàn)存在如下問題:當(dāng)電源負(fù)載較小、變壓器一次側(cè)線圈流經(jīng)電流過小時(shí)，UC2844輸出的PWM波形會(huì)出現(xiàn)抖動(dòng)情況。例如，當(dāng)輸入電壓為DC60V，電源無負(fù)載時(shí)UC2844輸出的PWM波形如圖1所示，很明顯出現(xiàn)了抖動(dòng)。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型旨在提供一種可以有效消除PWM波形抖動(dòng)的UC2844輸出PWM波調(diào)節(jié)電路。
[0004]本實(shí)用新型的技術(shù)方案如下:
[0005]一種UC2844輸出PWM波調(diào)節(jié)電路，包括UC2844芯片，UC2844芯片的8腳串聯(lián)第一電容后接地，UC2844芯片的2腳連接并聯(lián)的第一電阻和第二電容后接地，UC2844芯片的4腳串聯(lián)第三電容后接地，第二電阻連接在UC2844芯片的8腳和4腳之間，UC2844芯片的5腳接地，UC2844芯片的3腳串聯(lián)第四電容后接地，第五電容串聯(lián)第三電阻后連接在UC2844芯片的8腳和3腳之間，UC2844芯片的3腳串聯(lián)第四電阻后連接MOSFET的源極，UC2844芯片的6腳串聯(lián)第五電阻和二極管后連接MOSFET的柵極，UC2844芯片的6腳串聯(lián)第六電阻后連接MOSFET的柵極，第七電阻連接在MOSFET的柵極和源極之間。
[0006]本實(shí)用新型的有益技術(shù)效果是:
[0007]本實(shí)用新型通過在UC2844芯片的3腳與4腳之間串接10pf電容和1K電阻，對(duì)UC2844電源輕載時(shí)的PWM波形進(jìn)行調(diào)節(jié)。電源通電長時(shí)間運(yùn)行后UC2844無損壞，電源工作正常，證明是有效且安全的。

【專利附圖】

【附圖說明】
[0008]圖1是輸出PWM抖動(dòng)波形圖。
[0009]圖2是本實(shí)用新型的電路原理圖。
[0010]圖3是UC2844的4腳波形圖。
[0011]圖4是添加電容C50后UC2844的6腳輸出PWM波形圖。
[0012]圖5是添加電容C50后UC2844的3腳波形圖。
[0013]圖6是添加電阻R29、電容C50后UC2844的6腳輸出PWM波形圖。
[0014]圖7是添加電阻R29、電容C50后UC2844的3腳波形圖。

【具體實(shí)施方式】
[0015]下面結(jié)合附圖對(duì)本實(shí)用新型的【具體實(shí)施方式】做進(jìn)一步說明。
[0016]本實(shí)用新型的一個(gè)實(shí)施例電路如圖2所示，包括UC2844芯片IC2，UC2844芯片IC2的8腳串聯(lián)電容C248后接地，UC2844芯片IC2的2腳連接并聯(lián)的電阻R72和電容C250后接地，UC2844芯片IC2的4腳串聯(lián)電容C49后接地，電阻R112連接在UC2844芯片的8腳和4腳之間，UC2844芯片的5腳接地，UC2844芯片的3腳串聯(lián)電容C48后接地，電容C50串聯(lián)電阻R29后連接在UC2844芯片的8腳和3腳之間，UC2844芯片的3腳串聯(lián)電阻R6后連接MOSFET Ql的源極，UC2844芯片的6腳串聯(lián)電阻R224和二極管D2后連接MOSFET Ql的柵極，UC2844芯片的6腳串聯(lián)電阻R24后連接MOSFET Ql的柵極，電阻R25連接在MOSFETQl的柵極和源極之間。
[0017]本實(shí)用新型的原理如下:
[0018]經(jīng)研究發(fā)現(xiàn)，當(dāng)負(fù)載增大至10mA時(shí)，PWM抖動(dòng)波形才能消失，在小功率開關(guān)電源中，加10mA虛擬負(fù)載顯然不合適。通過UC2844之規(guī)格書可得，3腳為電壓偵測(cè)腳，當(dāng)電壓超過DClV時(shí)，便會(huì)當(dāng)作過流保護(hù)來處理，即芯片會(huì)認(rèn)為電源負(fù)載過大，因此適當(dāng)提高3腳電壓可改善輕負(fù)載時(shí)PWM控制型號(hào)抖動(dòng)情況。通過測(cè)試得4腳波形(4腳波形如圖3所示)比較合適為3腳提供額外的電壓波形。
[0019]首先在UC2844的3腳與4腳之間串接一電容C50，可以很好改善PWM波形，經(jīng)調(diào)試后確定10pf陶瓷電容比較合適。在添加10pf電容C50后，UC2844的6腳輸出的PWM波如圖4所示，UC2844的3腳波形如圖5所示。
[0020]通過圖5的波形可以發(fā)現(xiàn)，UC2844的3腳值反向電壓較大，達(dá)到_0.5V，其產(chǎn)生的電流較大容易造成3腳損壞，因此在電容C50后再串接一電阻R29，經(jīng)調(diào)節(jié)選用1K電阻R29比較合適。在添加電阻R29、電容C50后，UC2844的6腳輸出的PWM波形如圖6所示，UC2844的3腳波形如圖7所示。
[0021]對(duì)于在UC2844的3腳、4腳之間只加電阻R29是否能達(dá)到同時(shí)串接電阻R29、電容C50的效果的問題，經(jīng)實(shí)驗(yàn)表明，在UC2844的3腳、4腳之間只串接一 1K電阻R29后，發(fā)現(xiàn)UC2844在同樣的條件下不能正常工作，而在恢復(fù)串接電阻R29、電容C50后UC2844恢復(fù)正常工作。
[0022]以上所述的僅是本實(shí)用新型的優(yōu)選實(shí)施方式，本實(shí)用新型不限于以上實(shí)施例。可以理解，本領(lǐng)域技術(shù)人員在不脫離本實(shí)用新型的精神和構(gòu)思的前提下直接導(dǎo)出或聯(lián)想到的其他改進(jìn)和變化，均應(yīng)認(rèn)為包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種UC2844輸出PWM波調(diào)節(jié)電路，其特征在于:包括UC2844芯片(IC2)，UC2844芯片(IC2)的8腳串聯(lián)第一電容(C248)后接地，UC2844芯片(IC2)的2腳連接并聯(lián)的第一電阻(R72)和第二電容(C250)后接地，UC2844芯片(IC2)的4腳串聯(lián)第三電容(C49)后接地，第二電阻(Rl 12)連接在UC2844芯片的8腳和4腳之間，UC2844芯片的5腳接地，UC2844芯片的3腳串聯(lián)第四電容(C48)后接地，第五電容(C50)串聯(lián)第三電阻(R29)后連接在UC2844芯片的8腳和3腳之間，UC2844芯片的3腳串聯(lián)第四電阻(R6)后連接MOSFET(Ql)的源極，UC2844芯片的6腳串聯(lián)第五電阻(R224)和二極管(D2)后連接MOSFET(Ql)的柵極，UC2844芯片的6腳串聯(lián)第六電阻(R24)后連接MOSFET (Ql)的柵極，第七電阻(R25)連接在MOSFET (Ql)的柵極和源極之間。
【文檔編號(hào)】H02M1/12GK203984234SQ201420317917
【公開日】2014年12月3日 申請(qǐng)日期:2014年6月13日 優(yōu)先權(quán)日:2014年6月13日
【發(fā)明者】梁海龍 申請(qǐng)人:臺(tái)安科技(無錫)有限公司