專利名稱：外圍設(shè)備控制器及適配器接口的制作方法
在許多數(shù)據(jù)處理系統(tǒng)中，都使用一個共用總線把多個單元連接成一個系統(tǒng)。共用總線允許系統(tǒng)中的任意兩個單元之間進行通訊或傳送信息。
一般來說，任一單元可通過向總線發(fā)出一個總線周期請求來建立通訊。當(dāng)總線周期獲準后，發(fā)出請求的單元變?yōu)榘l(fā)單元，并可對任何其它與總線相連的單元編址，使之成為收單元。
傳送數(shù)據(jù)要求得到單元的一個響應(yīng)信息(如來自收單元的讀存儲器信號)后才能進行，因此，需要一個響應(yīng)周期。在這種情況中，發(fā)單元向收端發(fā)出所要求的響應(yīng)，并使它與收單元保持一致。當(dāng)要求的信息有效后，收單元將接受發(fā)單元的任務(wù)，并開始向發(fā)出請求的單元發(fā)出傳送信息。因此，由于這樣的相互信息交換，就需要兩個總線周期。在收單元響應(yīng)期間，其它單元可使用該總線與不包括該收-發(fā)單元在內(nèi)的任何其它單元進行通訊。在此種情況下，這兩個單元要求從總線得到同步的服務(wù)，聯(lián)斷邏輯(tie-breakinglogic)可以包含在每個與總線直接相連的單元中。
一種典型的使用一條共同總線的數(shù)據(jù)處理系統(tǒng)如

圖1所示。如圖所示，總線100(通常它由多條線組成)與存儲器單元102相接。該存儲器單元可由幾個存儲器組成，每一個都可與總線通訊。另外與該數(shù)據(jù)處理系統(tǒng)相連的是一個科學(xué)運算單元108和3個控制器一個基本設(shè)備控制器110，一個通訊控制器112和一個海量存儲/磁帶控制器114。將基本控制器110與總線連接，使多個單元記錄外設(shè)216能夠向總線100存取。在此種方式中，使用基本控制器110避免了當(dāng)每個單元記錄外設(shè)直接向總線存取而可能產(chǎn)生的較大量請求。與此類似，用于經(jīng)調(diào)制解調(diào)器來提供通訊控制的通訊控制器112，和用于控制海量存儲設(shè)備的海量存儲/磁帶控制器114，能經(jīng)總線進行通訊。所謂海量存儲設(shè)備是指磁帶外圍設(shè)備118或硬盤外圍設(shè)備120。
除上述的外備外，與總線相連的還有一個中央處理器106，用于控制總線周期和調(diào)整經(jīng)總線傳送的數(shù)據(jù)。因此，與總線100相接的任一設(shè)備都可以對任一與總線相連的其它設(shè)備尋址或通訊。例如，磁帶外設(shè)118可通過控制器114對存儲器單元102尋址。
為了保證發(fā)單元對收單元正確尋址，除了處理碼元型存儲器外，在系統(tǒng)中每個末點上還有一個信道號碼。在這種情形中，信道號碼隨著對末點的存儲器地址的識別與每個設(shè)備對應(yīng)起來。某些設(shè)備，例如全雙工設(shè)備，使用兩個信道號碼。其它的，如只輸出或只輸入設(shè)備，則僅僅使用一個信道號碼。具有多個輸出輸入端口的單元通常要求一組連續(xù)的信道號碼，以便對其各個端口進行區(qū)分。
在這樣的系統(tǒng)中，為了向總線存取數(shù)據(jù)而建立了各種優(yōu)先級。例如，當(dāng)一個外設(shè)經(jīng)一控制器向總線存取時，所有與該控制器相連的外設(shè)對總線的存取都將被鎖住或拒絕。
關(guān)于上述的總線系統(tǒng)類型的進一步詳細情況，披露于下列美國專利中(所參考的專利屬于霍尼韋爾(Honywell)所有的總線系統(tǒng))(a)“提供分離-總線周期操作的數(shù)據(jù)處理系統(tǒng)”，發(fā)明人小福蘭克·V·凱塞維諾(FrankV.Cassarino，Jr.)等，1976年12月14日公布，美國專利號3，997，896。
(b)“提供資源共享的被鎖操作的數(shù)據(jù)處理系統(tǒng)”，發(fā)明人喬治·J·巴羅(GeorgeJ.Barlow)等，1976年12月28日公布，美國專利號4，000，485。
(c)“具有分配優(yōu)先級網(wǎng)絡(luò)的數(shù)據(jù)處理系統(tǒng)”，發(fā)明人喬治·J·巴羅(GeorgeJ.Barlow)，1977年6月14日公布，美國專利號4，030，075。
(d)“具有以撤消信息傳送請求邏輯分配的優(yōu)先級網(wǎng)絡(luò)的數(shù)據(jù)處理系統(tǒng)”，發(fā)明人喬治·J.巴羅(GeorgeJ.Barlow)，1978年6月20公布，美國專利號4，096，569。
(e)“在數(shù)據(jù)處理系統(tǒng)中用于處理數(shù)據(jù)傳送請求的裝置”，發(fā)明人小福蘭克·V·凱塞維諾(FrankV.Cassarino，Jr.)等，1976年11月23日公布，美國專利號3，993，981。
(f)“具有數(shù)據(jù)完整性技術(shù)的數(shù)據(jù)處理系統(tǒng)”，發(fā)明人喬治·J·巴羅(GeorgeJ.Barlow)，1976年11月30日公布，美國專利號3，995，258。
本發(fā)明涉及擁有系統(tǒng)總線、一個與該系統(tǒng)總線相連的主存儲器，和多個與該總線相連的外圍設(shè)備的計算機系統(tǒng)。本系統(tǒng)還進一步包括，與該總線相連的一個控制器，用于在每個外設(shè)與主存儲器之間以直接存儲器存取操作傳送數(shù)據(jù);帶有緩沖存儲器的適配器接在每個外圍設(shè)備和該控制器之間。控制器包括一個用于對角個適配器發(fā)出的請求命令響應(yīng)的序列發(fā)生器，以便產(chǎn)生一個用于主存儲器和發(fā)出命令的適配器之間，直接存儲器存取(DMA)額定量數(shù)據(jù)的DMA請求。只有當(dāng)適配器的緩沖存儲器準備響應(yīng)額定量數(shù)據(jù)的DMA傳送時，這個適配器才產(chǎn)生一個命令信號(DPPCLX)。
對于在控制器和適配器之間的非DMA數(shù)據(jù)傳送的情況，每一適配器還能夠在DMA請求產(chǎn)生以外的時間內(nèi)接收控制信號。接下來，該適配器對控制信號產(chǎn)生響應(yīng)，以調(diào)整適配器進行DMA傳送。
在起動期間、適配器復(fù)位并接到初始設(shè)置控制信號后，該適配器提供一個識別碼，供識別與之相連的外設(shè)之用。
從下面對本發(fā)明的優(yōu)選實施例的詳細介紹中，將會清楚地看出有關(guān)本發(fā)明的先期技術(shù)和其它的情況、特性及優(yōu)點，如附圖所示，在這些圖中，通過不同的側(cè)面觀察這些相同的部分。這些附圖僅僅是為了說明本發(fā)明的原理而已，它們不是按比例尺縮小的。
圖1是使用總線結(jié)構(gòu)的計算機系統(tǒng)的原理圖。
圖2是包括在本發(fā)明中的計算機系統(tǒng)框圖。
圖3是圖2中各部分的更詳細框圖。
圖4是一個實施例中圖3的控制器與一個適配器相連的示意圖，用來表示控制器和適配器之間的信號。
圖5是一個與圖3的控制器相連的典型適配器的電原理框圖。
圖6是表示從適配器到控制器傳送狀態(tài)數(shù)據(jù)的時序框圖。
圖7是表示從控制器到適配器傳送命令數(shù)據(jù)的時序框圖。
圖8A是表示從適配器到主存儲器以DMA操作作傳送信息的時序框圖。
圖8B是表示圖8A傳送過程的流程圖。
圖9A是從主存儲器到適配器以DMA操作方式傳送數(shù)據(jù)的時序框圖。
圖9B是圖9A的數(shù)據(jù)傳送流程圖。
根據(jù)本發(fā)明，提供了一種通用外設(shè)控制器(UPC)209。UPC實現(xiàn)了可以用一種控制設(shè)備對多種類型的外設(shè)的控制。如圖2所示，UPC經(jīng)數(shù)據(jù)總線207a和地址總線207b與系統(tǒng)總線204相連。UPC可以向前直接與系統(tǒng)總線204相接，這樣它將獲得比其它與系統(tǒng)總線相接的設(shè)備更高的優(yōu)先級。數(shù)據(jù)總線207a可以是16位寬或32位寬，地址總線207b可以是24位寬或32位寬。使用這樣一個接口系統(tǒng)，經(jīng)過UPC，可以在與系統(tǒng)總線相連的任一外設(shè)之間建立通訊。
UPC209可與多達4個外設(shè)適配器212A-D接口，每個適配器帶有一個以上信道。總數(shù)多達8的邏輯信道可以通過每個UPC進行存取。典型的可以與適配器212相接的外設(shè)，如圖所示，包括一個磁帶外設(shè)213，一個硬盤外設(shè)214和一個記錄外設(shè)215。為了保證正確的數(shù)據(jù)速率同步和錯誤檢測，每個適配器提供了一個緩沖器供存儲數(shù)據(jù)。
通用外設(shè)控制器209的更詳細的框圖如圖3所示。一種商品化的Motorola68000型微處理器301與一個內(nèi)部數(shù)據(jù)總線325和一個地址總線326相連。與數(shù)據(jù)總線325相連的，有一個商品化的只讀存儲器(PROM)302，一個商品化的動態(tài)隨機存儲器(DRAM)303和一個本人命令(MyCOMMAND)寄存器315。DRAM303甚少有64K字節(jié)的存儲容量，并配興婊嘸運⑿濾械男畔ⅰROM302、DRAM303和商品化的控制譯碼器(任務(wù)譯碼器)314與地址總線326相連。與數(shù)據(jù)總線325相連的商品化的定時器(總線定時器)304具有三種功能。定時器304的第一個功能是探測對全局總線316(將在后面討論)請求的相應(yīng)。如果沒有對于請求的響應(yīng)，則該定時器304提醒微處理器301?？偩€定時器304的第二種功能是判斷是否指令執(zhí)行時間超過預(yù)定時間，并判斷是否必須將該指令中止。最后，定時器304的第三種功能是判斷是否存在一個花的時間比預(yù)定周期長的DMA請求周期，并當(dāng)存在此種情況時將這個DMA周期中止(這一點也將在后面詳細討論)。
全局總線316經(jīng)商品化的收發(fā)器313與數(shù)據(jù)總線325和地址總線326相接。全局總線316也與系統(tǒng)總線204的接口324相接。在系統(tǒng)總線接口324中，有命令寄存器352，用于接收來自系統(tǒng)總線的數(shù)據(jù)，每個數(shù)據(jù)9位，含有一個奇偶校驗位P。寄存器352由控制寄存器I、數(shù)據(jù)寄存器A、B、C、D以及地址寄存器E、F、G、H組成。商品化的收發(fā)器353也包含在該系統(tǒng)總線接口314中。全局總線316還經(jīng)商品化的收發(fā)器310與圖2中的適配器212相接。
本人地址寄存器319和本人數(shù)據(jù)寄存器321與全局總線316相連。這些寄存器中每一個都有4個字節(jié)。本人數(shù)據(jù)寄存器321擁有字節(jié)A、B、C、D，每個9位寬，其中包含1位奇偶校驗位。本人地址寄存器同樣也有4個字節(jié)E、F、G、H，每個字節(jié)9位寬，其中包含一位奇偶校驗位。本人數(shù)據(jù)和本人地址寄存器A到D和E到H的字節(jié)，都分別與命令數(shù)據(jù)和地址寄存器352A到H對應(yīng)。經(jīng)收發(fā)器312與全局地址和數(shù)據(jù)總線316相連的還有兩個商品化的DMA芯片305和306。
外設(shè)控制器209的基本特征是使微處理器連在與適配器212A-D連接的設(shè)備和其它與系統(tǒng)總線204相連的各單元，包括系統(tǒng)存儲器之間，建立通路。一但微處理器301在一個給定外設(shè)和系統(tǒng)存儲器之間建立起通訊鏈路，它就執(zhí)行向與該給定外設(shè)有關(guān)的DMA設(shè)備305、306中的一個傳送數(shù)據(jù)的控制任務(wù)。從各適配器到全局總線的存取以循環(huán)方式控制。DMA芯片305和306的數(shù)據(jù)傳輸?shù)牡刂泛蛥^(qū)域，由微處理器經(jīng)收發(fā)器312，313和全局總線316提供。
一種經(jīng)系統(tǒng)總線的典型的服務(wù)請求，和其后通過DMA片子控制器序列發(fā)生器系統(tǒng)對該請求的響應(yīng)，可以以下列方式完成。當(dāng)多用DMA控制器系統(tǒng)(后面將要討論)接收到一個請求后，由于該多用DMA控制器系統(tǒng)能識別系統(tǒng)的信道號碼，所以該信息就被存入與系統(tǒng)總線接口324相連的任務(wù)譯碼器351中。與該請求有關(guān)的數(shù)據(jù)和地址到達后，將被存入本人數(shù)據(jù)寄存器321和本人地址寄存器319中。任務(wù)譯碼器351判斷專用端口/信道，以探測新的請求。微處理器301然后判斷被請求指定的專用信道是否有效，并且它向隨機存取存儲器(RAMWARE)裝置(未畫出)發(fā)出已接收到一個關(guān)于專用適配器的請求信號。(隨機存取存儲器RAMWARE裝置是另一發(fā)明的內(nèi)容，該發(fā)明被轉(zhuǎn)讓給同一受讓人作為直接發(fā)明，于1986年10月31日在美國遞交，美國中請?zhí)?25，431，題目為“通用外設(shè)控制器自適應(yīng)/引導(dǎo)程序可裝入的隨機存取存儲器(RAMWARE)”，發(fā)明人是約翰·克拉斯卡(JohnKlashka)等)。微處理器301然后與專用DMA片305或306連通，這樣便能處理請求并預(yù)置片子所需要的有關(guān)參數(shù)，如起始地址、區(qū)域地址，以及其它的參數(shù)。
例如，在適配器能夠存取16位數(shù)據(jù)和2個奇偶校驗位的情況下，進行傳送的專用適配器發(fā)出一個請求，該請求經(jīng)收發(fā)器310裝在內(nèi)部總線327上，被控制向全局總線316存取的序列控制器350(后面詳細介紹)接收。DMA片子然后提示系統(tǒng)總線存儲器202(如圖2所示)，該存儲器此時已準備好在專用存儲器的專用區(qū)域和適配器的緩沖存儲器之間傳送信息。專用存儲區(qū)域發(fā)出的請求信息，將被加在系統(tǒng)總線接口324上并對全局總線316有效。如前所述，在系統(tǒng)總線接口324上的有效信息寬度將達4個字節(jié)。這4個字節(jié)被分成兩個字傳送。在一個適配器僅僅能夠存取一個字節(jié)的情況下，通過路徑DMA片子305或306，本人寄存器319、321、全局數(shù)據(jù)地址總線316和收發(fā)器310，要求有4個獨立的傳送操作。
序列發(fā)生器350的目的是以循環(huán)方式向全局總線提供一個對所有的適配器平等的存取，而不是允許全局總線只對擁有最高優(yōu)先級的單元存取，最高優(yōu)先級單元能在相當(dāng)?shù)闹芷趦?nèi)阻止低優(yōu)先級單元對全局總線316存取。
通過首先對第一個適配器212A進行檢測或輪詢，以判斷其是否存在收發(fā)信息，序列發(fā)生器350向全局總線316提供一個循環(huán)存取。如果存在要從第一個適配器212A收發(fā)的信息，便允許第一個適配器到全局總線316存取。理想地說，在每個序列中，一個適配器可收發(fā)4個字節(jié)。然后序列發(fā)生器350將前進到下一個適配器212B，以判斷它是否有一個服務(wù)請求。如果有，它將接受與第一個適配器212A相同的服務(wù)。如果沒有向該適配器傳送的信息，序列發(fā)生器就前進到下一個適配器，直至所有的適配器的服務(wù)請求都被查詢完畢，并且每次服務(wù)4個字節(jié)。在該序列中最后一個個適配器被查詢完后，序列發(fā)甚器350返回到第一個適配器212A。因而，每個適配器都以循環(huán)方式接受服務(wù)。
加入每個適配器服務(wù)的循環(huán)排序中的，是用于微處理器上的序列。理想地說，微處理器在兩個連接的適配器之間服務(wù)。使微處理器301對全局總線316存取，就意味著允許該微處理器對預(yù)期的或未經(jīng)請求的中斷進行服務(wù)，這些中斷可以是來自外設(shè)、UPC209之內(nèi)或之外的中斷。
序列發(fā)生器的詳細情況見題為“總線作用序列控制器”的專利申請，由約翰·克拉斯卡等同時提交。
圖4所示的是一個適配器連接器401，它是連接在的適配器212、微處理器301和DMA芯片DMAC305、306之間的一個物理接口。適配器接口401將適配器連接起來，這對于DMA芯片、適配器緩沖器和計算機系統(tǒng)的主存儲器之間的“握手”是必要的。接口401還負責(zé)提供命令信號的通路，這些命令將設(shè)置適配器來接收專用命令，以便控制與該適配器相連的專用外設(shè)。例如，當(dāng)對磁帶機服務(wù)時，要求有與打印機不同的協(xié)議。
微處理器301在DRAM303中存有一個設(shè)備技術(shù)文件，該文件提供與每一外設(shè)通訊所需的信息。該文件在系統(tǒng)初始起動時被從主存儲器中裝入DRAM303。在起動時，微處理器301從適配器中讀出識別符字節(jié)(后面將敘述)，并將該標識符存入該專用端口的暫存器中。
當(dāng)有從主存儲器傳送到適配器的數(shù)據(jù)時，便經(jīng)系統(tǒng)總線將命令發(fā)送給微處理器。微處理器然后又經(jīng)適配器接口路徑將控制命令送給適配器，使適配器處于能接收數(shù)據(jù)狀態(tài)。微處理器還將向?qū)Ｓ枚丝谟嘘P(guān)的DMAC信道發(fā)送控制參數(shù)。
在圖4中的適配器接口401中，一組控制線被指定傳送來自微處理器301的控制信息。微處理器控制信號線中的幾根線是普通的控制線，它們通過隔離緩沖器直接來自微處理器，稱為讀/寫線DMREAD，高數(shù)據(jù)選通線稱為DM.DUS，低數(shù)據(jù)選通線稱為DM.LDS，中斷請求線稱為DIREQX，微處理器中斷應(yīng)答線稱為DIACKX和傳送數(shù)據(jù)連接線稱為DDIACK。在信號名稱中的X是準備用來表示4種可能的適配器0，1，2或3中的一個。沒有X的所有信號則由4個適配器共享。
根據(jù)信號的邏輯狀態(tài)，讀/寫線DMREAD判斷將要執(zhí)行的操作類型是從適配器讀出還是向適配器寫入數(shù)據(jù)。
當(dāng)認定以后，高、低選通線DM·UDS和DM.LDS被用于判斷數(shù)據(jù)線上數(shù)據(jù)字(16位加奇偶校驗位)的高低位中的數(shù)據(jù)是否有效。換句話說，如果低數(shù)據(jù)選通線上的信號是邏輯1，則數(shù)據(jù)位0～7加奇偶校驗位有效。當(dāng)高數(shù)據(jù)選通信號是邏輯1，位8～15加奇偶校驗位有效。這樣經(jīng)過接口傳送8位或16位數(shù)據(jù)連同奇偶校驗位是允許的。
當(dāng)請求線DIREQX被認可以后，適配器將中斷微處理器通常的流程并呼叫異常處理器。異常處理器能夠?qū)μ厥馇闆r進行處理，如請求對來自UPC209的數(shù)據(jù)傳送。
微處理器應(yīng)答線DIACKX是這樣的一條連接線，即它告訴適配器微處理器301已應(yīng)答了適配器中斷信號。數(shù)據(jù)連接線DDTACK是這樣一條線，即當(dāng)發(fā)給適配器的數(shù)據(jù)在寫周期已被提取或來自適配器的數(shù)據(jù)在讀周期內(nèi)有效時，適配器對該線認可。大體上講，這條線回答信息已被接收或已被直接發(fā)射的問題。這條線用來終止指令周期，還在DMA操作期間被DMAC使用，但卻由UPC認可。
其它的微處理器控制線從由微處理器301提供信號的控制譯碼器邏輯314引出。這些微處理器控制信號包括4個控制信號DMCTLI-XO、DMCTL2-XO，ENABLX-10和ENABLX-OO，一個總請零線DMCLRX和一個8.0MHZ時鐘線。通過對來自微處理器301的24位地址線編碼形成這4條控制線8.0MHZ+DB。4條獨特控制信號線通過來自微處理器301的24位地址編碼而產(chǎn)生將24條地址線減少為4條控制線的優(yōu)點是在接口401上只需較少的引線，并節(jié)約了在每一適配器上對24位地址線編碼所占的存儲空間。
使用4條控制線ENABLX-OO，ENABLX-10，DMCTLI和DMCTL2，在適配器接口401上可產(chǎn)生各種控制功能的組合。該系統(tǒng)能侗鵪渲械 種功能。適配器的設(shè)計者能任選這6個功能中的一個以及從該適配器讀、寫數(shù)據(jù)的數(shù)據(jù)線DMDTXX。例如，如果一個要發(fā)給適配器212A(圖2)的命令字節(jié)位于端口A，這6種控制信號中的一個應(yīng)和數(shù)據(jù)線DMDTXX上的信號技術(shù)數(shù)據(jù)之組合一起被認可。同樣，組合的信號將使適配器執(zhí)行一種操作，例如執(zhí)行一個讀磁帶操作。因此，控制線連同數(shù)據(jù)線一起用于在適配器上實現(xiàn)技術(shù)功能。但是，控制功能實際執(zhí)行的操作可能是對一個給定適配器的設(shè)計選擇。換句話說，設(shè)計者可以選擇怎樣實現(xiàn)這6個用于控制外設(shè)的控制功能。
從邏輯314(圖3)中延伸出的另一條控制線-總請零線DMCLRX用于提供復(fù)位豚沖。當(dāng)復(fù)位被認可以后，適配器自身復(fù)位，并進入一個已知的狀態(tài)。8.0MHZ時鐘提供一個緩沖的時鐘信號，該信號使適配器與系統(tǒng)同步工作。理想地說，發(fā)生時鐘信號的時鐘是一個8MHZ時鐘器，這個時鐘與驅(qū)動整個UPC系統(tǒng)的時鐘是完全相同的。
一但DMAC被調(diào)整到發(fā)送數(shù)據(jù)狀態(tài)，與來自DMAC的控制線相連的第二組輸入端的數(shù)據(jù)出現(xiàn)在適配器接口上，以便向適配器發(fā)出執(zhí)行發(fā)送的控制信號。與DMAC相連的控制線包括讀/寫線DMREAD，高、低選通線DM.UDS和DM.LDS，及連接線DDTACK。這些既與DMAC相連又與微處理器相連的線的工作情況已經(jīng)討論過了。其它的DMAC控制線包括一個請求控制線REQXX，一個應(yīng)答線DPACKX，一個命令線DPPCLX，一個數(shù)據(jù)周期線DM.DTC和一個最后數(shù)據(jù)DMAC控制線DONEAB。
由于在適配器被微處理器301(圖3)控制以后，它便做好接收數(shù)據(jù)的準備，所以適配器對命令線DPPCLX認可。隨后，從DMAC到適配器的應(yīng)答線DPACK被認可，告訴它全局總線的請求已應(yīng)答。當(dāng)UPC通過序列發(fā)生器350對該請求兌現(xiàn)后，請求線REQXX被認可，以向適配器指示到全局總線的存取已獲準。UPC還通過到DMAC的連接線DDTACK對該請求作出響應(yīng)，指明周期結(jié)束。DMAC然后將認可數(shù)據(jù)選通線DM.UDS和DM.LDS，以告訴適配器在由主存儲器傳送數(shù)據(jù)期間哪些數(shù)據(jù)字節(jié)有效。在這個周期的末尾，DMAC認可數(shù)據(jù)周期線DM.DTC，以通知適配器對于數(shù)據(jù)序列(1～4字節(jié))的數(shù)據(jù)傳送結(jié)束。當(dāng)從適配器發(fā)送數(shù)據(jù)時，可以采用相同的方式進行。
在執(zhí)行每一發(fā)送時，DMAC增加其地址并減少其范圍，以便保持對發(fā)送數(shù)據(jù)量的跟蹤。如果數(shù)據(jù)發(fā)送范圍已耗盡，DMAC控制線DONEAB被認可，以告訴適配器發(fā)送結(jié)束。當(dāng)適配器在判斷發(fā)送結(jié)束時，它也能對控制線DONEAB認可，以處理可能出現(xiàn)的外設(shè)存儲記錄容量小于從中發(fā)出容量的情況。因此，這個控制線是一條雙向控制線。
最后一條DMA控制信號是一條存儲器附加停止線ODSTOP。存儲器附加停止線ODSTOP由適配器產(chǎn)生，用于在字發(fā)送時，當(dāng)該項特定發(fā)送終止后，告訴UPC209僅僅一個字節(jié)有效。
數(shù)據(jù)連通或數(shù)據(jù)鏈路線DMDTTX直接與全局總線相連，既能與聯(lián)于微處理器的收發(fā)器313相連，也能與兆總線數(shù)據(jù)寄存器(Megabusdataregisters)直接相連。
設(shè)計的用于控制GCR磁帶存儲單元的適配器如圖5所示。很明顯，任一適配器的設(shè)計都是為了所要進行控制外設(shè)的功能。適配器的設(shè)計者深入了解用于與通用外設(shè)控制器通訊的協(xié)議和對外設(shè)的要求。設(shè)計者設(shè)計適配器的硬件，以及要裝入DRAM303中用于同適配器進行通訊的隨機存取存儲器(RAMWARE)。
圖5所示的專用適配器包括一套寄存器，用來寄存在UPC和某一設(shè)備之間傳送數(shù)據(jù)的命令指令、寄存控制適配器的內(nèi)部指令和寄存在UPC和該設(shè)備之間傳送的數(shù)據(jù)。該適配器還進一步包括控制信息傳送的邏輯。為了對UPC和外圍設(shè)備之間的數(shù)據(jù)進行緩沖，還提供了一個先進先出(FIFO)設(shè)備。適配器的這些組成單元將在后面作進一步詳細敘述。
命令和數(shù)據(jù)信息均通過收發(fā)器502傳送給UPC。典型地，命令信息在序列控制器350的MPU周期內(nèi)傳送，并存在一個命令寄存器504、一個內(nèi)部寄存器536、或觸發(fā)器-如起動觸發(fā)器F/F505中。典型地說，數(shù)據(jù)在DMA操作期間被送入數(shù)據(jù)寄存器506之中，但數(shù)據(jù)也可以在UPC周期內(nèi)傳送。存儲在命令寄存器504中的命令指令能夠通過驅(qū)動器508傳送給外設(shè)。而寄存在506中的數(shù)據(jù)，首先經(jīng)過FIFO510，然后被鎖入寫寄存器512，再通過驅(qū)動器514送到外設(shè)。FIFO在DMA操作期間能以比外設(shè)接收數(shù)據(jù)的速度更快的速率來接收數(shù)據(jù)。
在MPU周期內(nèi)，向寄存器504、536和506中鎖嬤噶罨蚴菔芡忌戲剿鏡穆嘸刂?。译码祈d緶 15接收兩個控制信號DMCTL和兩個觸發(fā)信號ENABLX，并將這些信號編成6個內(nèi)部命令信號中的一個。在鎖存的命令寄存器中，一個內(nèi)部控制信號CMSTEN，例如，與高位選通數(shù)據(jù)一起，加在與門516上。該與門的輸出加在下一個與門518上，門518帶有定向信號DIRECT，用以對命令寄存器產(chǎn)生時鐘。定向信號指示數(shù)據(jù)是在從UPC向適配器傳送，還是以反方向傳送。DIRECT是異或門520的輸出，異或門520接收來自UPC的DMREAD信號和來自或門522的信號作為其輸入信號，或門522在譯碼器515產(chǎn)生第一批4個內(nèi)部控制信號中的任何一個時，其輸出為邏輯1。定向信號還加在收發(fā)器502上，將收發(fā)器設(shè)置為接收器或發(fā)射器。
從UPC發(fā)送到適配器的命令數(shù)據(jù)如時序7所示。適配器的控制、起動、輸入和DMREAD輸入，由UPC中的MPU301根據(jù)專用操作進行設(shè)置。例如，對于向命令寄存器504發(fā)送來說，控制信號CMSTEN是準備好的。收發(fā)器502的方向經(jīng)過門522和520來設(shè)置。收發(fā)器502也可被或門522的輸出來觸發(fā)，因此從全局總線到收發(fā)器502的數(shù)據(jù)在命令寄存器504的輸入端有效。由于數(shù)據(jù)選通，該命令寄存器被經(jīng)門516和518鎖閉。數(shù)據(jù)選通信號同或門522的輸出加給或門524，以產(chǎn)生一個返回UPC的應(yīng)答信號DTACK。
在微處理器301周期中，微處理器可以得到信息，如以圖6所示操作中的外投的狀態(tài)信息。這個功能由多路轉(zhuǎn)換器534來完成，它有8個字節(jié)的輸入信息，每個字節(jié)可通過輸入STATS在內(nèi)部寄存器536中選擇。至少有一個字節(jié)的狀態(tài)信息通過接收器542施加在來自外設(shè)的多路選擇器上。要施加在多路轉(zhuǎn)換器534上的選擇信號STATS首先由微處理器301裝入內(nèi)部控制寄存器536。在周期末尾，微處理器確認控制信號DMTCL和ENABL，以產(chǎn)生控制信號FRMCNT?？刂菩盘朏RMCNT經(jīng)過或門522連同DMREAD信號被施加在異或門520上。異或門520的輸出，決定收發(fā)器502的方向，因此適配器便能接收數(shù)據(jù)。
來自或門522的信號ADPSTR也通過或門523來觸發(fā)收發(fā)器。在線DMDTTX上有效的數(shù)據(jù)在內(nèi)部控制寄存器536的輸入端線DTBUS上也同樣有效。關(guān)于在高位數(shù)據(jù)選擇，控制信號FRMCNT通過與門538，將數(shù)據(jù)鎖存入內(nèi)部控制寄存器536中。在控制信號(它們對信號CMSTEN認可)下一個認可過程中，由于DMREAD的正確建立，多路轉(zhuǎn)換器534通過與門540被觸發(fā)，以便將由存在內(nèi)部寄存器536中數(shù)據(jù)支配的狀態(tài)信息，通過收發(fā)器502回送。
注意信號CMSTEN既用于鎖存寄存器504，又用于觸發(fā)多路轉(zhuǎn)換器534。由于DMREAD信號是用來向適配器寫入數(shù)據(jù)的，這個控制信號使數(shù)據(jù)通過收發(fā)器502進入適配器，CMSTEN信號被選通到命令寄存器504。但對于反相的DMREAD信號，這個控制信號使數(shù)據(jù)經(jīng)收發(fā)器502向UPC反轉(zhuǎn)，并且與此同時控制信號CMSTEN被選通到多路轉(zhuǎn)換器534。
在起動期間，來自微處理器301的信號DMCLRX經(jīng)過控制譯碼器314和適配器上的邏輯530，將適配器復(fù)位成初始狀態(tài)作為起始狀態(tài)的一部分，ADPCLR對內(nèi)部控制寄存器536復(fù)位，以建立輸出“O”狀態(tài)。但使用控制信號CMSTEN將適配器起動到UPC傳送狀態(tài)期間，加在用多路轉(zhuǎn)換器534的零輸入端的硬接的標識符，被通過收發(fā)器讀回到UPC。根據(jù)這個標識符碼，微處理器301把用于處理選定適配器的隨機存取存儲器裝置(RAMWARE)裝入DRAM303。
在序列控制器350的一個MPU周期內(nèi)，數(shù)據(jù)可以鎖存入數(shù)據(jù)寄存器506，而不是命令寄存器504?？刂菩盘朇NTSER將該寄存器鎖存，該控制信號經(jīng)一個與門526被數(shù)據(jù)選通信號選通并通過或門528加在寄存器506的輸入端。而更多見的是將數(shù)據(jù)以DMA操作方式加在數(shù)據(jù)寄存器506中，如時序圖9A和流程9B所示。
在來自主存儲器的DMA操作中，該適配器向UPC指出在被微處理器設(shè)置之后，通過認可適配器的信號DPPCL，適配器能夠接收數(shù)據(jù)。DPPCL信號由適配器邏輯530來認可，邏輯530能對FIFO510的滿狀態(tài)和通過接收器532從外設(shè)接收的忙信號BUSYFC響應(yīng)。序列發(fā)生器控制器350對來自適配器的DPPCL信號進行認可，以便通過確認請求信號REQXX，給該適配器和與之相關(guān)的DMA控制器305、306依次分配一個周期。UPC的微處理器301預(yù)先設(shè)置的DMAC通過或門523對應(yīng)答信號DPACK進行確認，以觸發(fā)收發(fā)器502。DMAC還設(shè)置DMREAD信號，以建立對收發(fā)器502的定向輸入。當(dāng)DMA控制器經(jīng)過與門525對DMDTC認可后，通過收發(fā)器502從全局總線來的有效數(shù)據(jù)，被選通進入寄存器506。這個數(shù)據(jù)依次通過FIFO510、寫寄存器512、和驅(qū)動器514到外設(shè)。
對于在DMA操作期間要被傳送的4個連續(xù)字節(jié)中的每一個字節(jié)，DMAC都要認可應(yīng)答和選通信號DPACKX和DM.UPS。如果適配器要求額外的時間來接收該連續(xù)字節(jié)，它便拒絕DPPCLX信號，直到它制備好。相反，適配器可以保持DPPCLX信號，因此適配器接收連續(xù)字節(jié)能做到隨到隨接收。在任一種情況中，使用經(jīng)適配器認可的DPPCLX信號，DMAC對DPACK、DM.UDS和DM.DTC信號再次認可，以便將該連續(xù)字節(jié)鎖存到數(shù)據(jù)寄存器中。最后，一但UPC傳送完4個字節(jié)后，它便拒絕到該適配器去的REQXX信號，因此，在適配器的這個周期中，將不再會有數(shù)據(jù)的傳送。
在DMA控制下，經(jīng)適配器從外設(shè)向主存儲器傳送數(shù)據(jù)的情形，如圖8A和8B所示。在這樣的數(shù)據(jù)傳送中，來自外設(shè)的數(shù)據(jù)，經(jīng)接收器544被接收并被從邏輯530來的信號鎖存進第一個讀寄存器546中。該數(shù)據(jù)又經(jīng)過FIFO510到下一個讀寄存器548。讀寄存器548將該連續(xù)數(shù)據(jù)匯編成16位數(shù)據(jù)字。在DMA發(fā)送期間，來自寄存器548的數(shù)據(jù)，經(jīng)過收發(fā)器502成為對全局總線有效的數(shù)據(jù)。
微處理器301認可控制信號DMCTLX，ENABLX和DMREAD，這些信號用于設(shè)置適配器內(nèi)部控制邏輯530，以便向主存儲器進行DMA傳送。由于在寄存器548和FIFO510中存有足夠的有效數(shù)據(jù)，適配器認可DPPCLX信號。在響應(yīng)該信號期間，序列控制器350產(chǎn)生REQXX信號，用于在序列中規(guī)定適配器及其DMAC在適配器中的順序。由于DMA控制操作對DPACKX和DM.UDS的認可，從寄存器548來的數(shù)據(jù)經(jīng)過收發(fā)器502被發(fā)送。根據(jù)DMAC對DMTC信號的認可，數(shù)據(jù)被鎖存入本人數(shù)據(jù)寄存器321。如果該適配器能夠把后兩個字節(jié)鎖存入寄存器548，那么，在下一個傳送周期之前DPACKX和DM.UDS就能將DPPCLX信號保持。否則，它被拒絕直到數(shù)據(jù)準備好為止。根據(jù)該專用適配器能否同步地傳送一個字節(jié)還是兩個字節(jié)，DMA將再次認可DPACK和DM.UDS信號，對第二個字傳送再多進行一次認可，或?qū)B續(xù)字節(jié)傳送進行三次認可。一但4個數(shù)據(jù)字節(jié)被傳送后，REQXX信號將被拒絕，以終止DMA適配器的這個周期。因為到讀寄存器548的選通信號受REQXX的控制，數(shù)據(jù)將不能繼續(xù)被選通到讀寄存器中，但將保持在FIFO中，直至下一個REQXX被認可。
在FIFO510和多路轉(zhuǎn)換器534的輸入端之間還提供了一條數(shù)據(jù)路徑。該數(shù)據(jù)路徑在數(shù)據(jù)環(huán)路診斷期間使用。在這個過程中，UPC將數(shù)據(jù)送入數(shù)據(jù)寄存器506和FIFO510，然后通過存在內(nèi)部控制寄存器536中的數(shù)據(jù)選擇到多路轉(zhuǎn)換器534的適當(dāng)?shù)妮斎攵耍瑢腇IFO來的數(shù)據(jù)回送給UPC。
不難理解，圖5所示的適配器僅僅是對一種可能的適配器設(shè)計的說明，實際上因為通用外設(shè)控制器209在由適配器設(shè)計者設(shè)計的隨機存取存儲器裝置(RAMWARE)控制下對適配器進行處理。UPC在其命令序列中，和對來去適配器數(shù)據(jù)的發(fā)送中，均提供很大的靈活性。重要的是適配器能對DMCTL，ENABL，DMREAD和REQXX信號響應(yīng)，從而能使其寄存器使用高數(shù)據(jù)和低數(shù)據(jù)選通線進行選能。它的重要性還表現(xiàn)為，在DMA操作期間，適配器能夠在任一方向上，在UPC控制下，在4個字節(jié)數(shù)據(jù)傳送之后，中斷數(shù)據(jù)的傳送。還有，為對適配器的設(shè)計提供了靈活性，在適配器識別后，UPC必須能從其設(shè)備技術(shù)文件中選擇適合于該適配器的隨機存取存儲器裝置(RAMWARE)。最后，在適配器初始化之后，適配器必須能夠傳送帶有從該適配器初始讀出的狀態(tài)信息的標識碼。
在參考實施例完成對本發(fā)明的展示和介紹時，熟悉本專業(yè)的人員能夠理解，在不違背本發(fā)明的精神的宗旨的情況下，可以象所附的權(quán)利要求書所定義的那樣，對本發(fā)明進行各種形式上和細節(jié)上的改變。
權(quán)利要求
1.在由系統(tǒng)總線、一個與系統(tǒng)總線相連的主存儲器和多個與該總線相連的外設(shè)組成的計算機系統(tǒng)中，該系統(tǒng)進一步包括與系統(tǒng)總線相連、用于在每一外設(shè)和主存儲器之間以直接存儲器存取(DMA)操作方式傳送數(shù)據(jù)的控制器和一個適配器，該適配器帶有緩沖存儲器并接在每一外設(shè)與該控制器之間控制器包括用于響應(yīng)來自每一適配器的命令信號，產(chǎn)生一個用于在主存儲器和適配器之間傳送額定數(shù)據(jù)的單一DMA請求；每個適配包括用于僅當(dāng)適配器的緩沖存儲器準備對額定數(shù)據(jù)的DMA傳送時產(chǎn)生命令信號的裝置，和在請求期間響應(yīng)在主存儲器和適配器之間進行DMA傳送的請求，僅僅傳送上述額定數(shù)據(jù)的裝置。
2.根據(jù)權(quán)利要求1的計算機系統(tǒng)，其中適配器還進一步包括用于在DMA請求存在以外的時間內(nèi)接收控制信號，用于控制器和適配器之間數(shù)據(jù)的非DMA傳送的裝置，和用于響應(yīng)控制信號調(diào)整適配器以進行DMA傳送的裝置。
3.根據(jù)權(quán)利要求2的計算系統(tǒng)，其中適配器包括用于在適配器復(fù)位后、控制信號的初始設(shè)置被接收之后，提供識別與該適配器相連的外設(shè)的識別碼的裝置。
4.一個用于擁有系統(tǒng)總線、一個與系統(tǒng)總線相連的主存儲器、多個外設(shè)和一個與系統(tǒng)總線相連用于在每一外設(shè)和主存儲器之間在一個直接存儲器存取的請求被控制器認可期間以直接存儲器存取操作方式傳送數(shù)據(jù)的控制器的計算機系統(tǒng)的適配器，該適配器被接在控制器和一個外設(shè)之間，它包括一個緩沖存儲器;用于僅當(dāng)該緩沖存儲準備執(zhí)行預(yù)定的額定數(shù)據(jù)傳送時，才對來自控制器的控制信號和緩沖存儲器滿的信號響應(yīng)以產(chǎn)生命令信號的裝置;和用于響應(yīng)控制器的請求，在主存儲器和適配器之間進行DMA傳送，以便在此請求期間傳送預(yù)定的額定數(shù)據(jù)的裝置。
5.根據(jù)權(quán)利要求4的適配器還包括用于在DMA請求存在以外的時間內(nèi)，響應(yīng)控制器的控制信號，用于在控制器和適配器之間數(shù)據(jù)的非DMA傳送的裝置。
6.根據(jù)權(quán)利要求5的計算機系統(tǒng)，其中適配器包括用于在適配器復(fù)位之后、控制信號的初始狀態(tài)被接收后，識別與該適配器連接的外設(shè)的識別碼的裝置。
全文摘要
在計算機系統(tǒng)中，外設(shè)通過其適配器與控制器通訊。該控制器在主存儲器和外設(shè)之間依次建立直接存儲器存取(DMA)，并控制適配器進行數(shù)據(jù)傳送。序列發(fā)生器提供進行DMA傳送的周期。僅在適配器緩沖器處于DMA傳送狀態(tài)時，適配器才認可命令信號，序列發(fā)生器響應(yīng)命令信號產(chǎn)生DMA請求。請求期間以DMA操作方式傳送額定數(shù)據(jù)。起始時，適配器響應(yīng)初始控制信號，向控制器提供一個標識符，因而控制器能獲得與適配器通訊的軟件。
文檔編號H02K11/04GK1038552SQ8910366
公開日1990年1月3日 申請日期1989年6月2日 優(yōu)先權(quán)日1988年6月3日
發(fā)明者里查德·P·路易斯, 約翰·A·克拉斯卡, S·L·柯夫曼, 克里斯多夫·A·柯威爾, 約翰·L·麥克納瑪拉, 阿瑟·M·道格拉斯 申請人:霍尼韋爾布爾公司