專利名稱：對多個(gè)閘流管觸發(fā)角分別控制的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是一種閘流管觸發(fā)角控制裝置，尤其是一種可對多個(gè)閘流管觸發(fā)角分別控制的裝置。
現(xiàn)有的一種對多個(gè)閘流管觸發(fā)角分別控制的裝置，它的主要構(gòu)成元件與連接方式如

圖1所示，包含有可以輸出一衰減整流波信號a的整流電路10(如圖2-1所示);
輸入端接收上述整流波信號a，并在每一整流波a時(shí)間內(nèi)定出一個(gè)原始觸發(fā)區(qū)T1有輸出(如圖2-2所示)的施密特觸發(fā)器(schmitttriggercircuit)20;
輸入端接收上述施密特觸發(fā)器20的輸出信號，并在輸出端c送出一如圖2-3所示的輸出信號的單穩(wěn)延遲器(oneshotdelaycircuit)30，此延遲器的目的在于使觸發(fā)范圍的起始點(diǎn)具有可調(diào)節(jié)性，例如可以在所述輸出c得到新的觸發(fā)區(qū)T2;
包括觸發(fā)器(flip-flop)41、時(shí)鐘脈沖發(fā)生器(clockgenerator)42以及時(shí)序計(jì)數(shù)器(counter)43的預(yù)定脈沖數(shù)產(chǎn)生單元40，此脈沖數(shù)產(chǎn)生單元可在每一個(gè)上述新觸發(fā)區(qū)T2時(shí)間內(nèi)，送出一串預(yù)定數(shù)量脈沖的脈沖串d(如圖2-4所示);
輸入上述預(yù)定脈沖數(shù)產(chǎn)生單元40的脈沖串信號d，并且具有一組(Q11-Q0)二進(jìn)制輸出線的地址(adress)計(jì)數(shù)單元50;
各地址線(A11-A0)被連接到上述地址計(jì)數(shù)器的相應(yīng)輸出線，并且具有一組預(yù)定位(BITS)數(shù)據(jù)線(D7-D0)輸出的存儲器(memory)單元60;
接收所述地址計(jì)數(shù)單元50輸出信號的時(shí)序解碼器(deco-der)70;
包含一個(gè)數(shù)字開關(guān)(digitalswitch)的觸發(fā)控制單元80，所述數(shù)字開關(guān)具有數(shù)組8位的輸出端(81-84)，可以借助所述解碼器70的輸出端f1-f4(各個(gè)波形分別如圖2-5至圖2-8所示)的輪流驅(qū)動，而將上述存儲器單元60的數(shù)據(jù)按照順序輸出到各組輸出端81-84的八條輸出線上;輸出端81-84共有32條輸出線，每線可以控制一閘流管(二端交流開關(guān)元件diac或三端雙向可控硅開關(guān)元件triac)91的觸發(fā)角，進(jìn)一步控制各負(fù)載92的功率。
在上述構(gòu)成中，借助存儲器單元60的數(shù)據(jù)變化，以及時(shí)序碼器70的分配，在原始觸發(fā)區(qū)T1的時(shí)間內(nèi)，所述觸發(fā)控制單元便可以對各個(gè)閘流管91作個(gè)別且分組的觸發(fā)控制。
但是，在上述控制方式中，由于地址計(jì)數(shù)單元50與預(yù)定脈沖數(shù)產(chǎn)生單元40同步動作，每當(dāng)預(yù)定脈沖數(shù)產(chǎn)生單元40的輸出端d有脈沖送出時(shí)，地址計(jì)數(shù)單元50就被往上計(jì)數(shù)一次，存儲器單元60接著被設(shè)定到下一個(gè)地址，而取得下一個(gè)地址所存放的數(shù)據(jù)(D7-D0)。而且，存儲器單元60每次所送出的數(shù)據(jù)D7-D0只有被數(shù)字開關(guān)組80中的一組輸出端利用，并進(jìn)行一次觸發(fā)。例如本次定址后所取得的數(shù)據(jù)D7-D0，只能一次觸發(fā)數(shù)字開關(guān)組80中第一組輸出端81所連接的數(shù)個(gè)閘流管91上。同樣地，在下次定址取得的數(shù)據(jù)D7-D0也只能一次觸發(fā)數(shù)字開關(guān)組80的下一組輸出端82所連接的數(shù)個(gè)閘流管91上。
所以，在每一脈沖串d期間(此例包含64個(gè)脈沖)，存儲器單元60便有脈沖串d所包含的脈沖數(shù)量(64個(gè))的數(shù)據(jù)被取出使用，使得在一個(gè)整流波期間，四組輸出端81-84所控制的各閘流管都有16次被觸發(fā)的機(jī)會。但是因?yàn)殚l流管的導(dǎo)通特性是在交流電源正弦波的每個(gè)半周期波時(shí)間中，只要一經(jīng)觸發(fā)便能保持導(dǎo)通，直到此一半周期波結(jié)束為止，所以在16次觸發(fā)機(jī)會中，實(shí)際上只有最前面一次的觸發(fā)真正有效。不過，由于此種方式可以改善電流可能不連續(xù)的缺點(diǎn)，所以對于電感性的負(fù)載(如馬達(dá))控制較有必要，可是對于對電阻性的負(fù)載(如燈泡)則并不需要。
此外，上述控制技術(shù)需要較大的存儲器容量才能符合多次觸發(fā)的數(shù)據(jù)獲取，而且在使用上較適用于大規(guī)模，以及在一整流波a期間需要多次觸發(fā)以對多個(gè)閘流管作個(gè)別且分組觸發(fā)控制的電路。因此，如果需要觸發(fā)的閘流管數(shù)目較少，而且是用于不需要多次觸發(fā)的負(fù)載，同時(shí)又希望能盡量減少存儲器容量，并讓每次送出的觸發(fā)皆為有效的話，則上述控制的方式顯然不理想。
本發(fā)明的目的在于提供一種對不需要多次觸發(fā)的負(fù)載，例如電阻性負(fù)載，可以讓每次觸發(fā)都是有效的觸發(fā)，而且可以減少存儲器容量，并且提供一個(gè)能夠延長觸發(fā)循環(huán)周期的對多個(gè)閘流管觸發(fā)角分別控制的裝置。
在本發(fā)明中，所述對多個(gè)閘流管觸發(fā)角分別控制的裝置使地址計(jì)數(shù)單元在每一原始觸發(fā)區(qū)時(shí)間內(nèi)所產(chǎn)生的脈沖串結(jié)束時(shí)才被計(jì)數(shù)一次，并且使時(shí)序解碼器輸入來自預(yù)定脈沖數(shù)產(chǎn)生器的輸出信號。另外，將時(shí)序解碼器的輸出同時(shí)送往數(shù)個(gè)多工操作器(multiplexer例如數(shù)字開關(guān))的各多工操作器輸入端，各多工操作器的選擇線則輸入來自上述存儲器單元經(jīng)分組后的輸出信號，如此一來，各多工操作器在每一脈沖串期間就可以隨著存儲器所送出的數(shù)據(jù)對各連接于多工操作器的輸出上的閘流管作觸發(fā)控制。
所以，本發(fā)明的這種對多個(gè)閘流管觸發(fā)角分別控制的裝置包含可輸出一衰減整流波的整流電路;輸入端接收上述整流波信號，并在每一個(gè)整流波時(shí)間內(nèi)定出一原始觸發(fā)區(qū)輸出的施密特觸發(fā)器;存儲器單元;設(shè)定所述存儲器單元的地址的地址計(jì)數(shù)單元;在原始觸發(fā)區(qū)內(nèi)產(chǎn)生一串預(yù)定數(shù)量的脈沖串，并在所述脈沖串結(jié)束時(shí)才使地址計(jì)數(shù)單元計(jì)數(shù)一次的預(yù)定脈沖數(shù)產(chǎn)生單元;輸入來自所述脈沖數(shù)產(chǎn)生單元的輸出信號的時(shí)序解碼器;包含多個(gè)多工操作器的觸發(fā)控制單元，各多工操作器的輸入端輸入自所述時(shí)序解碼器的輸出信號與來自所述存儲器單元的信號，而且其輸出端分別連接至各閘流管元件的觸發(fā)端，使各個(gè)閘流元件按照順序被分別觸發(fā)。
為達(dá)到上述目的的本發(fā)明所采用的技術(shù)手段及其功效，現(xiàn)舉一較佳實(shí)施例，并配合圖示詳述如下。
圖示的簡單說明圖1所示是現(xiàn)有技術(shù)的方框示意圖。
圖2-1所示是現(xiàn)有技術(shù)中整流線路的整流波a的波形。
圖2-2所示是現(xiàn)有技術(shù)中施密特觸發(fā)器的輸出b的波形。
圖第2-3所示是現(xiàn)有技術(shù)中單穩(wěn)延遲器的輸出c的波形。
圖第2-4所示是現(xiàn)有技術(shù)中預(yù)定脈沖數(shù)產(chǎn)生單元的輸出脈沖串d的波形。
圖第2-5所示是現(xiàn)有技術(shù)中解碼器的輸出f1的波形。
圖2-6所示是現(xiàn)有技術(shù)中解碼器的輸出f2的波形。
圖2-7所示是現(xiàn)有技術(shù)中解碼器的輸出f3的波形。
圖2-8所示是現(xiàn)有技術(shù)中解碼器的輸出f4的波形。
圖3所示是本發(fā)明實(shí)施例的線路方框圖。
圖4-1所示是本發(fā)明實(shí)施例中整流線路的整流波a′的波形。
圖4-2所示是本發(fā)明實(shí)施例中施密特觸發(fā)器的輸出b′的波形。
圖4-3所示是本發(fā)明實(shí)施例中單穩(wěn)延遲器的輸出c′的波形。
圖4-4所示是本發(fā)明實(shí)施例中預(yù)定脈沖數(shù)產(chǎn)生單元的輸出脈沖串d′的波形。
圖4-5所示是本發(fā)明實(shí)施例中時(shí)序計(jì)數(shù)器最高位的輸出e′的波形。
圖4-6所示是本發(fā)明實(shí)施例中時(shí)序解碼器的輸出端Y0的波形。
圖4-7所示是本發(fā)明實(shí)施例中時(shí)序解碼器的輸出端Y1的波形。
圖4-8所示是本發(fā)明實(shí)施例中時(shí)序解碼器的輸出端Y2的波形。
圖4-9所示是本實(shí)有新型實(shí)施例中時(shí)序解碼器的輸出端Y14的波形。
圖4-10所示是本發(fā)明實(shí)施例中時(shí)序解碼器的輸出端Y15的波形。
圖5所示是本發(fā)明實(shí)施例中存儲器單元前十個(gè)地址所存放的數(shù)據(jù)值。
圖6所示是本發(fā)明實(shí)施例中在存儲器被定址在第8個(gè)地址時(shí)，受四個(gè)多工操作器分別觸發(fā)的四個(gè)閘流管的導(dǎo)通狀態(tài)示意圖。
圖3是對所述對多個(gè)閘流管觸發(fā)角分別控制的裝置的線路方框圖，所述控制裝置主要包括有整流線路1、施密特觸發(fā)器2、單穩(wěn)延遲器21、預(yù)定脈沖數(shù)產(chǎn)生單元3、時(shí)序解碼器4、地址計(jì)數(shù)單元5、存儲器單元6、觸發(fā)控制單元7，其中
所述整流線路1可輸出一衰減的整流波a′(如圖4-1所示)。
所述施密特觸發(fā)器2的輸入端接收來自上述整流線路1的整流波a′，輸出端b′(如圖4-2所示)可在每單一整流波a′的時(shí)間內(nèi)輸出一個(gè)含有一個(gè)起于起始點(diǎn)b1、止于終止點(diǎn)b2的原始觸發(fā)區(qū)T1的信號。
所述單穩(wěn)延遲器21輸入來自上述施密特觸發(fā)器2的輸出信號，并在輸出端c′送出如圖4-3所示的信號，此延遲器的目的在使觸發(fā)范圍的起始點(diǎn)具有調(diào)節(jié)性，于是可在所述輸出c′得到一始于起始點(diǎn)c1、止于終止點(diǎn)c2的新觸發(fā)區(qū)T2。
所述預(yù)定脈沖數(shù)產(chǎn)生單元3包含觸發(fā)器31、脈沖產(chǎn)生器32、時(shí)序計(jì)數(shù)器33。上述單穩(wěn)延遲器21的輸出信號送入觸發(fā)器31，于是，在起始點(diǎn)c1時(shí)，觸發(fā)器31會使脈沖產(chǎn)生器32動作，而在新觸發(fā)區(qū)T2期間內(nèi)送出一串預(yù)定數(shù)量的脈沖串d′(如圖4-4所示)。其中所述脈沖串d′在本實(shí)施例中被設(shè)定為包含脈沖d1-d15的15個(gè)脈沖。將數(shù)量設(shè)定為15個(gè)，是因?yàn)楫?dāng)脈沖產(chǎn)生器32一個(gè)一個(gè)地將產(chǎn)生的脈沖送入時(shí)序計(jì)數(shù)器33時(shí)，時(shí)序計(jì)數(shù)器33便一個(gè)一個(gè)地往上作二進(jìn)位計(jì)數(shù)，當(dāng)計(jì)數(shù)量到達(dá)15時(shí)，屬于較低位的四個(gè)輸出端330-333都會成為“1”。此時(shí)，只要第16個(gè)脈沖的正邊緣一出現(xiàn)(實(shí)際上所述第16個(gè)脈沖無法完整地出現(xiàn)，所以圖4-4中只有用虛線表示所述第16個(gè)脈沖d16的出現(xiàn)位置)，時(shí)序計(jì)數(shù)器33最高位334的輸出e′(如圖4-5所示)即變?yōu)椤?”，此時(shí)，觸發(fā)器31與時(shí)序計(jì)數(shù)器33同時(shí)被重新設(shè)定。一旦觸發(fā)器31被重新設(shè)定，脈沖產(chǎn)生器32便停止產(chǎn)生脈沖，直到輸出c′的下一個(gè)起始點(diǎn)c1出現(xiàn)時(shí)，脈沖產(chǎn)生器32才再恢復(fù)送出脈沖。
所述時(shí)序解碼器4具有4-16線的解碼功能，它的輸入端輸入來自上述預(yù)定脈沖數(shù)產(chǎn)生單元3中時(shí)序計(jì)數(shù)器33較低位的四個(gè)輸出端330-333的信號。于是，解碼所得各輸出端Y0、Y1、Y2……Y14、Y15的波形將分別如圖4-6至圖4-10所示。如此一來，在脈沖串d′期間，時(shí)序解碼器4的輸出端Y0都將保持“0”的狀態(tài)(所述Y0在線路中沒有被利用，所以沒有接任何元件)，而在脈沖串d′中脈沖d1出現(xiàn)的脈沖周期內(nèi)只有區(qū)間Y1時(shí)成為“1”的電平、在脈沖d2出現(xiàn)的脈沖周期內(nèi)只有區(qū)間Y2時(shí)成為“1”的電平……。在脈沖d14出現(xiàn)的脈沖周期內(nèi)只有區(qū)間Y14時(shí)成為“1”的電平、在脈沖d15出現(xiàn)的脈沖周期內(nèi)只有區(qū)間Y15成為“1”的電平。
所述地址計(jì)數(shù)單元5的輸入端輸入上述預(yù)定脈沖數(shù)產(chǎn)生單元3中時(shí)序計(jì)數(shù)器33的最高位334的輸出e′。因此，在一串脈沖串d′送完15個(gè)脈沖后，所述地址計(jì)數(shù)單元5才獲得一次計(jì)數(shù)。換句話說，在每一整流波a′期間，地址計(jì)數(shù)單元5只獲得一次計(jì)數(shù)。至于所述地址計(jì)數(shù)單元的輸出端則具有Q7-Q0等8位的輸出，其中Q7為最高位，Q0為最低位。因此，Q7-Q0的數(shù)字變化值可由00000000-11111111。
所述存儲單元6可以是一般普遍使用的ROM、EPROM。在此被設(shè)計(jì)為具有8條地址線A7-A0(最高位為A7，最低位為A0)及16條輸出數(shù)據(jù)線D15-D0(最高位為D15，最低位為D0)。如此一來，所述存儲單元的容量共有256字(其中1個(gè)字占用16位)。各地址線的定址輸入信號來自上述地址計(jì)數(shù)器5的各輸出端Q7-Q0。因此，在單一整流波a′期間，存儲單元6將被定址在同一地址。也就是說，在上述的單一個(gè)脈沖串d′范圍內(nèi)的15個(gè)脈沖d1-d15中，所述存儲單元6都被定址在同一地址中，而且定址所得的數(shù)據(jù)內(nèi)容由其數(shù)據(jù)線D15-D0送出。
所述觸發(fā)控制單元7由四個(gè)16線選1線(圖中僅示出一條線)的多工操作器71-74(multiplexer，又稱數(shù)據(jù)選擇器)所組成。由上述存儲單元6的數(shù)據(jù)線D0-D3、D4-D7、D8-D11、D12-D15所輸出的信號分別輸入到各個(gè)多工操作器71-74的四條選擇線L0-L3上。另外，上述時(shí)序解碼器4的輸出端Y1-Y15連接各多工操作器71-74的輸入端(其中為了配合時(shí)序解碼器4的Y0不被使用，各多工操作器輸入端的最低位也不連接元件，此點(diǎn)沒有顯示在圖3中)。此外，各個(gè)多工操作器71-74的輸出端OP1-OP4分別連接一個(gè)閘流管K1，因而可以分別控制每個(gè)閘流管K1的觸發(fā)角，過一步控制各負(fù)載K2的狀態(tài)。
以上是對于所述對多個(gè)閘流管觸發(fā)角分別控制的裝置的方框線路所作的說明，對于整體組合的動作則說明如下首先，假設(shè)存儲器單元6前十個(gè)地址所存放的數(shù)據(jù)如圖5所示，也就是說地址A7-A0的值為00000000-00001001(由于較高位的A7-A4皆為0，所以在圖中僅顯示出較低位A3-A0的值)。如果假定此時(shí)存儲單元6被定址在第8個(gè)地址，也就是說A7-A0為00000111，送出的數(shù)據(jù)D15-D0將如圖中所示為1101011000010011(以四個(gè)為一組轉(zhuǎn)化成十進(jìn)位則如圖中括號內(nèi)所示的值，按照順序?yàn)?3、6、1、3)。因此，各多工操作器74-71的四條選擇線的輸入值將分別是1101、0110、0001、0011，也就是說各多工操作器輸出端OP4、OP3、OP2、OP1等所輸出的值將分別代表時(shí)序解碼器4各輸出端中Y13、Y6、Y1、Y3的波形。
由于在此固定地址8的期間，脈沖串d′是按照順序送出十五個(gè)脈沖d1-d15，在此過程中Y13、Y6、Y1、Y3將分別于d13、d6、d1、d3出現(xiàn)時(shí)變成代表高電位的數(shù)字“1”，進(jìn)而使上述各多工操作器74-71的輸出端OP4-OP1對分別連接的閘流管k1觸發(fā)，觸發(fā)情形如圖6所示。也就是說，在脈沖串d′期間脈沖d1出現(xiàn)時(shí)，受多工操作器72的輸出端OP2控制的閘流管K1將首先被觸發(fā);脈沖d3出現(xiàn)時(shí)，受多工操作器71的輸出端OP1控制的閘流管K1被觸發(fā);脈沖d6出現(xiàn)時(shí)，受多工操作器73的輸出端OP3控制的閘流管K1被觸發(fā);最后被觸發(fā)的是多工操作器74的輸出端OP4所控制的閘流管K1，此閘流管到脈沖d13出現(xiàn)時(shí)才被觸發(fā)。
以上所述是存儲單元6被地址計(jì)數(shù)單元5定址在00000111時(shí)，在一脈沖串d′的15個(gè)脈沖計(jì)數(shù)期間，所述對多個(gè)閘流管觸發(fā)角分別控制的裝置所產(chǎn)生的觸發(fā)控制狀態(tài)說明。可以理解到的是，在所述15個(gè)脈沖計(jì)數(shù)時(shí)間內(nèi)，受輸出端OP4-OP1控制的每一閘流管K1都只被觸發(fā)一次(所以，存儲單元6每次被定址時(shí)輸出使用的數(shù)據(jù)D15-D0，都是有效觸發(fā)控制)。至于各閘流管K1在何時(shí)(何角度)被觸發(fā)，則看記存儲單元6預(yù)先寫入的數(shù)據(jù)D15-D0是什么而定。前述圖6所示就是本實(shí)施例中四個(gè)閘流管K1于不同時(shí)間(角度)受觸發(fā)時(shí)的導(dǎo)通情形(可以看到四個(gè)閘流管K1各具有不同的觸發(fā)角度)，各斜線區(qū)域表示各個(gè)閘流管K1受觸發(fā)而導(dǎo)通的區(qū)域。
歸納本實(shí)施例的觸發(fā)控制可以發(fā)現(xiàn)，每一串脈沖串d′結(jié)束后，地址計(jì)數(shù)單元5才會獲得一次計(jì)數(shù)，進(jìn)一步依據(jù)地址取出存儲單元6在所述地址存放的數(shù)據(jù)，因此無論預(yù)定脈沖數(shù)產(chǎn)生單元3中脈沖串d′的脈沖數(shù)設(shè)定為多少，都與地址計(jì)數(shù)單元5的計(jì)數(shù)定址無關(guān)。反觀現(xiàn)有技術(shù)，由于每一脈沖串包含有多少脈沖數(shù)，存儲單元在一串脈沖串期間就要有相同數(shù)量的地址中數(shù)據(jù)被取出使用，于是在脈沖串具有相同脈沖數(shù)(例如16)而且存儲單元具有同數(shù)量的地址數(shù)(例如1K(1K＝1024))下，在現(xiàn)有技術(shù)的每一整流波期間將有16個(gè)存儲單元的地址的數(shù)據(jù)被取出，經(jīng)過64個(gè)整流波后，存儲單元內(nèi)的所有地址的數(shù)據(jù)就全數(shù)被取用過(一個(gè)循環(huán)周期時(shí)間為64個(gè)整流波的時(shí)間)。但是在本發(fā)明中則需經(jīng)過1024個(gè)整流波后，存儲單元的所有地址的數(shù)據(jù)才會全數(shù)被取用過(一個(gè)循環(huán)周期的時(shí)間為1024個(gè)整流波的時(shí)間)。相比之下，顯然可見本發(fā)明每次的觸發(fā)控制都是有效的觸發(fā)，而且減少所需的存儲器容量，延長了觸發(fā)控制的循環(huán)周期。
權(quán)利要求
1.一種對多個(gè)閘流管觸發(fā)角分別控制的裝置，此控制裝置具有整流電路；在每一個(gè)單一整流波的時(shí)間內(nèi)定出一個(gè)原始觸發(fā)區(qū)的施密特觸發(fā)器；存儲單元；使所述存儲單元的地址固定在一個(gè)特定地址的地址計(jì)數(shù)單元；在每一個(gè)原始觸發(fā)區(qū)內(nèi)產(chǎn)生一串脈沖串，并使所述地址計(jì)數(shù)單元進(jìn)行計(jì)數(shù)的預(yù)定脈沖數(shù)產(chǎn)生單元；解碼器；配合所述存儲單元的數(shù)據(jù)對所述多個(gè)閘流管進(jìn)行分別觸發(fā)的觸發(fā)控制單元；其特征在于所述預(yù)定脈沖數(shù)產(chǎn)生單元于每一串脈沖串結(jié)束時(shí)才使所述地址計(jì)數(shù)單元獲得一次計(jì)數(shù)；所述存儲單元將定址后所取得的數(shù)據(jù)信號分組送往所述觸發(fā)控制單元；所述觸發(fā)控制單元包括多個(gè)多工操作器，各個(gè)多工操作器的輸入端輸入來自所述解碼器的輸出信號和來自所述存儲單元的信號，而且其輸出端分別連接到閘流管元件的觸發(fā)端，使各個(gè)閘流管元件按照順序被個(gè)別觸發(fā)。
全文摘要
本發(fā)明是一種可對多個(gè)閘流管的觸發(fā)角分別控制的裝置，此裝置包含整流電路；施密特觸發(fā)器；單穩(wěn)延遲器；存儲器；設(shè)定所述存儲器地址的地址計(jì)數(shù)器；在每一原始觸發(fā)區(qū)間時(shí)間內(nèi)產(chǎn)生一串預(yù)定數(shù)量的脈沖串，并且使每一脈沖串結(jié)束時(shí)使所述地址計(jì)數(shù)器計(jì)數(shù)一次的預(yù)定脈沖數(shù)產(chǎn)生器；輸入上述預(yù)定脈沖數(shù)產(chǎn)生器輸出信號的時(shí)序解碼器；包含多個(gè)多工操作器并依據(jù)所述存儲器與解碼器的輸出信號來觸發(fā)各閘流管的觸發(fā)控制單元。裝置減少了所需存儲器的容量，延長了觸發(fā)控制的循環(huán)周期。
文檔編號H02M1/06GK1078579SQ92103188
公開日1993年11月17日 申請日期1992年5月13日 優(yōu)先權(quán)日1992年5月13日
發(fā)明者崔懷宙 申請人:黃美麗