專利名稱：帶有集成部件的電壓整流部件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要是涉及射頻波領(lǐng)域的電壓整流。
本發(fā)明發(fā)現(xiàn)了一種在袖珍產(chǎn)品領(lǐng)域有優(yōu)勢的，但卻不局限的應用，該應用能夠在遠程合作(remote cooperation)期間用一個終端從例如該終端產(chǎn)生的磁場中恢復能量，并且在可能大致在100KHz到數(shù)十MHz范圍的頻率上實現(xiàn)這一點。
1986年5月6日出版的美國No.H64上的發(fā)明的法定注冊揭示了一種采用集成技術(shù)制造的帶有2個N溝道絕緣柵場效應晶體管(NMOS晶體管)和2個二極管的全波整流器。但是，當交流輸入電壓超過幾百KHz時，由于上述二極管的開關(guān)特性不良，這種整流器會表現(xiàn)出工作問題。
專利號為5,479,172的美國專利描述了一種由4個NMOS晶體管(其中2個是以二極管形式安裝(diode-mounted))組成的整流器。這種整流器的主要缺點在于降壓幅度，也就是說橫跨于整流器端點的輸入電壓和輸出電壓之間的電壓差。
本發(fā)明的目的是提出一種對這些問題的解決辦法。
本發(fā)明的目的著重在于在使壓降最小的同時，解決上述二極管的開關(guān)時間問題，特別是為了允許(整流器)在高頻下正常工作。
因此，本發(fā)明提出了一種電壓整流器件，該器件包括兩個交流電壓輸入端、采用集成技術(shù)在半導體襯底內(nèi)制作的整流裝置，兩個整流后電壓的輸出端，在襯底表面引出這些輸出端之一。
根據(jù)本發(fā)明的一般特性，該整流裝置包括一對第一類絕緣柵場效應晶體管和一對第二類絕緣柵場效應晶體管，第一類絕緣柵場效應晶體管被設(shè)計用來起整流部件的作用，它們的電極之一(源極或漏極)與襯底相連，而第二類絕緣柵場效應晶體管分別被設(shè)計為在偏壓半導體阱中，柵極連接并橫跨于兩個輸入端上，第一和第二類晶體管具有相反類型的溝道，并且當晶體管導通時，其漏/源電壓低于某一預定電壓。
如果第一類晶體管(例如NMOS晶體管)展現(xiàn)了足夠的溝道寬度，當導通時，柵/源電壓繼續(xù)低于上述門限電壓(在本例中是二極管的門限電壓)，那么簡單地通過以二極管方式安裝(diode-mounting)這些晶體管，也就是說通過把其柵極連接到它們的電極之一(例如漏極)，來制造這些晶體管的整流類裝置。在這樣一個實施例中，規(guī)定第一類晶體管把它們的漏極與襯底相連，并且把它們的柵極與它們各自的漏極相連，這兩個第一類晶體管的以二極管方式安裝的源極被分別連接到電壓整流器件的兩個輸入端。
當導通時，漏/源電壓(或者柵/源電壓，這是因為柵極被連接到漏極)低于源/襯底寄生二極管的門限電壓這一事實，通過有效地并聯(lián)這個擴散二極管，對整流器的正常工作做出貢獻，換句話說，防止了一些電流從這個寄生二極管流失。
如果所采用的技術(shù)不能在導通的同時，獲得針對諸晶體管的合理寬度而言足夠小的柵/源電壓，那么可以通過把第一類晶體管的電極之一(漏極或源極)連接到襯底，并且通過把這些第一類晶體管的柵極連接到一個已選定的偏壓，來實現(xiàn)第一類晶體管的整流類裝置，該偏壓最好低于每個第一類晶體管的固有門限電壓(也就是源/襯底電壓為0時，該晶體管的門限電壓)，以使這些第一類晶體管在非導通期間充分保持阻塞狀態(tài)。
實際上，特別是當采用1微米CMOS集成技術(shù)(1微米表示晶體管溝道的長度)，或者甚至采用0.5微米CMOS技術(shù)制造該整流裝置的時候，把偏置電壓選擇在例如400毫伏的幾百毫伏與等于該晶體管的固有門限電壓減去例如400毫伏的幾百毫伏的上限這兩者之間。
采用被作為整流器部件安裝的晶體管代替常規(guī)的二極管，甚至使我們有可能在高頻頻段(例如幾十兆赫茲)使整流器正常工作。此外，因為這些第一類晶體管的電極之一(例如漏極)被連接至襯底，并且因為導通期間其它電極(例如源極)的電位與襯底的電位相比是負的，所以可以通過最大程度地抑制本領(lǐng)域技術(shù)人員非常熟悉的名為“襯底效應”的效應來使壓降最小。
就第二類晶體管(例如PMOS晶體管)而言，它們在導通狀態(tài)下的漏/源電壓低于某一預定值(最好把該預定值取為與二極管的門限電壓相等，例如0.7伏，實際上是0.6伏)，特別是當采用1微米，甚至是0.5微米CMOS集成技術(shù)制造整流裝置的時候，上述情況有可能使以這種結(jié)構(gòu)產(chǎn)生的垂直PNP寄生晶體管一直保持阻塞狀態(tài)，從而有助于晶體管保持良好效率。
而且，通過對包含這些第二類晶體管的半導體阱提供偏置，例如，通過把它們分別連接到另一個的輸出端，就防止了導通期間，在阱和襯底之間，這些晶體管的閂鎖(latch-up)效應。
在檢查全部非限定的實施例和附圖時，將會看到本發(fā)明的其它優(yōu)點和特征，這些圖中

圖1圖解表示了根據(jù)本發(fā)明的整流器的第一個實施例；圖2圖解表示了圖1中采用集成技術(shù)的器件的具體實現(xiàn)；以及圖3和圖4圖解表示了根據(jù)本發(fā)明的整流器的第二個實施例；在圖1中，標記號RDR一直表示了根據(jù)本發(fā)明的全波整流器的第一個實施例。
這個整流器包括兩個用于接收交流信號(方波、正弦波或任何其它波形)的輸入端BE1和BE2以及兩個用于傳輸整流后直流信號的輸出端BS1和BS2。
這些輸出端之一，例如BS1端，從半導體襯底SBS(圖2)的表面上引出，在該半導體襯底內(nèi)制造了整流器。
在輸入端和輸出端之間提供的是整流裝置，該裝置包括一對第一類絕緣柵場效應晶體管(分別用T1和T2表示)和一對第二類絕緣柵場效應晶體管(分別用T3和T4表示)。
在其余的描述中，就絕緣柵場效應晶體管而言，出于簡化目的，采用術(shù)語“源極”和“漏極”來區(qū)分晶體管的除了柵極以外的電極。然而，本領(lǐng)域的技術(shù)人員知道，在這種技術(shù)類型中，對于晶體管的兩個源極和漏極的特性來說它們是對稱的，以便能夠毫不費力地互換對源極和漏極的描述。
在圖1的結(jié)構(gòu)(set-up)中，兩個晶體管T1和T2把它們各自的源極S1和S2連接到兩個輸入端BE1和BE2。而且，這些晶體管被作為二極管來安裝，也就是說，它們把自己其它的電極，即它們的漏極D1、D2分別連接到柵極G1和G2。
此外，兩個漏極D1和D2，并且接下來是兩個柵極G1和G2，被直接連接到輸出端BS1，也就是說被連接到半導體襯底。
這對第一類晶體管由NMOS晶體管構(gòu)成，而這對第二類晶體管T3和T4由PMOS晶體管構(gòu)成。
這些第二類晶體管把它們各自的柵極G3和G4連接并跨接于兩個輸入端BE2和BE1。此外，晶體管T3的源極S3被連接到輸入端BE1，而晶體管T4的源極S4被連接到輸入端BE2，并且漏極D3和D4被一起連接到第二輸出端BS2。
正如可以在圖2中更詳細地看到的那樣，這兩個晶體管T3和T4被分別置于兩個N-摻雜的半導體阱CS3和CS4中。這兩個晶體管的襯底被偏壓并且通過一個N+過摻雜的襯底區(qū)域(或阱區(qū)域)連接到輸出端BS2，該過摻雜襯底區(qū)域?qū)τ诰w管T3被表示為SB3，對于晶體管T4被表示為SB4。
正如還可以在圖2中看到的那樣，第一輸出端BS1通過P+過摻雜襯底區(qū)域SB12被連接到本例中為P-摻雜的半導體襯底SBS。
導通時，晶體管T3和T4中的每一個的漏/源電壓低于產(chǎn)生于上述結(jié)構(gòu)的寄生垂直PNP晶體管的基區(qū)/發(fā)射區(qū)二極管的門限電壓，并且上述情況使得這個寄生晶體管一直保持阻塞的狀態(tài)。
那些了解晶體管導通時，其漏/源電壓取決于比率W/L(這里，W代表溝道的寬度，L代表溝道的長度，也就是說漏/源距離)，取決于導通電流值并且取決于與所采用技術(shù)有關(guān)的參數(shù)的本領(lǐng)域的技術(shù)人員，將隨時能夠以一種遵從這個條件的方式來設(shè)計晶體管T3和T4的尺寸。實際上，導通狀態(tài)下低于0.6伏的漏/源電壓將是最佳的選擇?？梢酝ㄟ^采用具有500微米左右的溝道寬度、毫安級的瞬時電流的晶體管，并且通過采用1微米CMOS技術(shù)來得到這一點，后面的值表示諸晶體管的溝道長度。
就NMOS晶體管T1、T2而言，為了使它們導通狀態(tài)下的柵/源電壓(即它們導通狀態(tài)下的漏/源電壓，因為柵極和漏極是連接在一起的)保持在低于這些晶體管中每一個的源/襯底寄生擴散二極管的門限電壓，已經(jīng)把它們的溝道寬度選擇得足夠?qū)?。假如不是這種情況，那么一些導通電流將經(jīng)由這個寄生二極管流失，從而降低整流器的效率。
實際上，可以用這種方式來設(shè)計晶體管的尺寸，以獲得導通狀態(tài)下低于0.6伏的柵/源電壓，有可能采用0.5微米CMOS技術(shù)，從300到500微米量級的溝道寬度，毫安量級的電流來實現(xiàn)這一點。
此外，在每個晶體管T1和T2導通的同時，它的源極的電位變?yōu)榕c襯底的電位相比是負的。這樣，源/襯底擴散二極管是正向偏置的?，F(xiàn)在，晶體管的門限電壓VT遵循下列物理定律VT=VT0+KB(VSB+2Φf-2Φf)]]>這里，VT0表示在0伏源/襯底電壓下，晶體管的固有門限電壓，VSB表示源/襯底電壓，KB和2Φf是由該技術(shù)給出的參數(shù)，(舉例來說對于1微米CMOS技術(shù)，VT0＝0.65V，KB＝0.72ΦF＝0.63)。
因此，當該晶體管正在導通時，門限電壓VT的值下降，從而有利于電流在晶體管的溝道中流動，不利于在源/襯底擴散二極管中的電流。
本領(lǐng)域的技術(shù)人員知道，由正的和非零值VSB產(chǎn)生的晶體管的襯底效應導致了門限電壓的提高。
就專利號為5479172的美國專利中以二極管方式安裝的晶體管而言，借助于把它們的源極連接到正輸出電位，這個襯底效應是非常顯著的，在根據(jù)本發(fā)明的整流器中，這個襯底效應被大大削弱了，從而對降低壓降做出了貢獻。
如果所采用的技術(shù)不能在導通狀態(tài)下獲得對合理的晶體管(溝道)寬度而言足夠低的柵/源電壓，那么本領(lǐng)域的技術(shù)人員將能夠采用圖3所示的實施例。
在圖3中，類似于或在功能上類似于圖1和圖2中的部件的那些部件的標記號與圖1和圖2中部件的標記號相比已經(jīng)在數(shù)字上相應增加了10?，F(xiàn)在將只描述圖3與圖1和圖2之間的差別。
在圖3中，以整流器形式安裝的、而不是按照圖1的示意圖那樣以二極管形式安裝的兩個晶體管T11和T12現(xiàn)在把它們各自的柵極G11和G12連接到一個已選定的偏置電壓VP。從晶體管T11和T12的門限電壓中減去這個偏置電壓，將把這個偏置電壓選擇為低于這些晶體管的固有門限電壓VT0，以使源/襯底電壓，也就是說本例中這些晶體管的源/漏電壓，在導通狀態(tài)下保持在低于源/襯底寄生擴散二極管的門限電壓。假如諸晶體管的柵極偏壓超過了這些晶體管的門限電壓VT0，那么在非導通期間后者將不足以保持阻塞狀態(tài)。
實際上，將有可能把偏壓選為幾百毫伏，通常是0.5V。(如果有可能的話)可以直接從嵌有整流器的集成電路的其它部分的表面取出這個偏壓。如果不能直接得到這個電壓，那么將有可能提供一種偏置器件(bias device)，例如圖4所示的那一種。
在圖4中，偏置器件DPL包括兩個PMOS晶體管T5和T6，T5和T6的源極連接到供電電壓+VDD。這兩個晶體管的柵極連接在一起。晶體管T6的柵極與漏極相連。
晶體管T5的漏極經(jīng)由柵極與漏極相連的NMOS晶體管T7與襯底相連。晶體管T6的漏極經(jīng)由兩個NMOS晶體管T8和T9連接到襯底，T9的漏極連接到T8的源極。在這個公共端取出偏置電壓VP。
晶體管T7和T8的柵極連接在一起，晶體管T7和T9的柵極也連接在一起。
在根據(jù)本發(fā)明的器件和上文提到的美國專利的整流器之間的比較性測試已經(jīng)表明，對于±5V的正弦交流輸入電壓，采用過去技術(shù)的整流器僅能得到大約3.3V的整流輸出電壓，而采用依據(jù)本發(fā)明的整流器可以得到4.2V左右的整流輸出電壓，這個對應于22％的差別支持了根據(jù)本發(fā)明的整流器。
上文的描述涉及采用P-或P型摻雜的襯底的器件。當然，在N-或N型摻雜襯底的情況下，應該由PMOS晶體管來代替NMOS晶體管，并且反之亦然，諸電壓的極性和諸擴散二極管的方向同樣應該被顛倒過來。
權(quán)利要求
1.一種電壓整流器件，它包括兩個交流電壓輸入端(BE1，BE2)采用集成技術(shù)在半導體襯底(SBS)內(nèi)制造的整流裝置，和兩個整流后電壓的輸出端(BS1，BS2)，在襯底的表面取出這些輸出端之一(BS1)，其特征在于該整流裝置包括一對第一類絕緣柵場效應晶體管(T1，T2)和一對第二類絕緣柵場效應晶體管(T3，T4)，第一類晶體管作為二極管來安裝，它們的電極(D1，D2)之一與襯底相連，第二類晶體管分別放置在已偏壓的半導體阱(CS3，CS4)中，它們的柵極連接并跨接在兩個輸入端上，第一和第二類晶體管具有相反類型的溝道，并且當導通時，它們的漏/源極電壓低于某一預定電壓。
2.權(quán)利要求1中所述的器件，其特征在于第一類晶體管(T1，T2)把它們的漏極(D1，D2)與襯底(SBS)相連，把它們的柵極(G1，G2)與它們各自的漏極相連，與此同時，它們的源極(S1，S2)分別連接到兩個輸入端(BE1，BE2)。
3.權(quán)利要求1或2中所述的器件，其特征在于第一類晶體管的溝道寬度至少等于300微米。
4.一種電壓整流器件，它包括兩個交流電壓輸入端(BE11，BE12)，采用集成技術(shù)在半導體襯底(SBS)內(nèi)制造的整流裝置，和兩個整流后電壓的輸出端(BS11，BS12)，在襯底的表面取出這些輸出端之一(BS11)，其特征在于該整流裝置包括一對第一類絕緣柵場效應晶體管(T11，T12)和一對第二類絕緣柵場效應晶體管(T13，T14)，第一類晶體管把它們的電極之一(漏極或源極)與襯底相連，把它們的柵極與已選定的偏置電壓(VP)相連，第二類晶體管分別置于已偏壓的半導體阱中，它們的柵極連接并跨接在兩個輸入端上，第一和第二類晶體管具有相反類型的溝道，并且當導通時，它們的漏/源電壓低于某一預定電壓。
5.權(quán)利要求4中所述的器件，其特征在于第一類晶體管(T11，T12)把它們的漏極與襯底相連，把它們的源極分別與兩個輸入端相連。
6.權(quán)利要求5中所述的器件，其特征在于把偏置電壓(VP)選定為低于每個第一類晶體管的固有門限電壓。
7.權(quán)利要求6中所述的器件，其特征在于把偏置電壓(VP)選定在幾百毫伏(例如400毫伏)與等于第一類晶體管的固有門限電壓減去幾百毫伏(例如400毫伏)的上限這兩者之間。
8.在上述權(quán)利要求之一中所述的器件，其特征在于第二類晶體管的阱被連接到另一個輸出端(BS2)。
9.在上述權(quán)利要求之一中所述的器件，其特征在于把預定電壓取為等于二極管的門限電壓，例如0.7伏。
10.在上述權(quán)利要求之一中所述的器件，其特征在于把預定電壓取為等于0.6伏。
11.在上述權(quán)利要求之一中所述的器件，其特征在于第一類晶體管是NMOS晶體管，而第二類晶體管是PMOS晶體管。
全文摘要
電壓整流器件包括兩個交流電壓輸入端(BE1,BE2)和兩個整流后電壓的輸出端(BS1,BS2),采用集成技術(shù)在半導體襯底(SBS)內(nèi)制造整流裝置,在襯底的表面取出這些輸出端之一(BS1)。該整流裝置包括一對第一類絕緣柵場效應晶體管(T1,T2)和一對第二類絕緣柵場效應晶體管(T3,T4),第一類晶體管作為二極管來安裝,它們的電極(D1,D2)之一與襯底相連,第二類晶體管分別放置在已偏壓的半導體阱(CS3,CS4)中,它們的柵極連接并跨接在兩個輸入端上,第一和第二類晶體管具有相反類型的溝道,并且當導通時,它們的漏/源電壓低于某一預定電壓。
文檔編號H02M7/12GK1241319SQ97191928
公開日2000年1月12日 申請日期1997年11月27日 優(yōu)先權(quán)日1996年11月29日
發(fā)明者雅基·布維爾 申請人:法國電信公司