專利名稱：電機(jī)控制用半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電機(jī)控制用半導(dǎo)體集成電路，尤其涉及利用鎖相環(huán)路控制(PLL控制，Phase Locked Loop control)和脈沖寬度調(diào)制方式(Pulse WidthModulation)對(duì)電機(jī)進(jìn)行定速控制的半導(dǎo)體集成電路。
原來的電機(jī)控制用半導(dǎo)體集成電路100如

圖10所示，它與被控制的3相電機(jī)(主軸電機(jī))1、生成設(shè)定電機(jī)1轉(zhuǎn)速的基本時(shí)鐘CLK的基準(zhǔn)振蕩器2、檢測(cè)流過電機(jī)1定子一邊的電樞繞組的電流的讀出電阻3和直流電源(圖中未示出)連接起來使用。
半導(dǎo)體集成電路100中，4、5、6是控制向電機(jī)1各電樞繞組通電的定時(shí)的P溝道型輸出晶體管；7、8、9是控制流入電樞繞組的電流量的N溝道型輸出晶體管；晶體管4和7、5和8以及6和9串聯(lián)連接；晶體管4、5、6的源極以及晶體管7、8、9的源極分別連在一起，通過外加的讀出電阻3接到電源端子VDD與接地之間，同時(shí)晶體管4和7、5和8以及6和9的連接點(diǎn)分別連接到輸出端子Out1、Out2、Out3，電機(jī)1的各電樞繞組與這些輸出端子Out1、Out2、Out3連接。
10、11、12是反向比較器，“-”輸入端通過延遲電路13、14、15連接到電機(jī)1的各電樞繞組，“+”輸入端連接到繞組的中心點(diǎn)。
16是相位比較電路，2個(gè)輸入端中的1個(gè)連接外加的基準(zhǔn)振蕩器2，另一個(gè)輸入端連接到反向比較器10的輸出端。17是低通濾波器，輸入端連接相位比較電路16的輸出端。18是利用運(yùn)算放大器構(gòu)成的積分器，運(yùn)算放大器的“+”輸入端連接低通濾波器17的輸出端，“-”輸入端通過積分器的電阻連接晶體管7、8、9的源極。19是三角形波發(fā)生電路。20是比較器，比較器20的“+”輸入端連接積分器的輸出端，“-”輸入端連接三角形波發(fā)生電路19。
21是輸出狀態(tài)設(shè)定電路，輸入端連接反向比較器10、11、12和比較器20的輸出端，輸出端連接晶體管4、5、6、7、8、9。
相位比較電路16如圖12所示，包括由“與非”門構(gòu)成的鎖存器組合而成的數(shù)字式相位比較器22、串聯(lián)連接在電源端子VDD與接地之間的P溝道型MOS晶體管23和N溝道型MOS晶體管24，以及反向器25。相位比較器22兩個(gè)輸入端子中的一個(gè)輸入端子R連接基準(zhǔn)振蕩器2，而另一個(gè)輸入端子V連接反向比較器10。相位比較器22兩個(gè)輸出端中的一個(gè)輸出端子U連接晶體管23的柵極，而另一個(gè)輸出端子D通過反向器25連接晶體管24的柵極；使晶體管23和24的連接點(diǎn)連接低通濾波器17。
并用圖12來說明上述結(jié)構(gòu)的半導(dǎo)體集成電路100的工作情況。
電機(jī)1由于利用晶體管4、5、6、7、8、9的通/斷控制使3相電樞繞組中的兩相兩相順序通過電流而使定子轉(zhuǎn)動(dòng)，其電流方向從輸出端子Out3到Out2，Out3到Out1，Out2到Out1，Out2到Out3，Out1到Out3，Out1到Out2的順序重復(fù)變換6種狀態(tài)。在這種電流方向變換的時(shí)候，通過延遲電路13、14、15，用反向比較器10、11、12將電樞繞組端產(chǎn)生的反向電壓與繞組中心點(diǎn)的電位相比較，向輸出狀態(tài)設(shè)定電路21供給如圖11(a)中所示波形的信號(hào)作為轉(zhuǎn)子位置檢測(cè)信號(hào)P1、P2、P3，同時(shí)向相位比較電路16的輸入端子V供給位置檢測(cè)信號(hào)P1(用P2或P3也可以)。此外，延遲電路13、14、15為了重復(fù)上述6種狀態(tài)而使繞組端產(chǎn)生的反向電壓的相位延遲60度，通過反向比較器10、11、12把變換的電流方向的下一個(gè)狀態(tài)作為位置檢測(cè)信號(hào)P1、P2、P3供給輸出狀態(tài)設(shè)定電路21。
對(duì)向電機(jī)1的各電樞繞組通電的定時(shí)作如下控制。在輸出狀態(tài)設(shè)定電路21利用位置檢測(cè)信號(hào)P1、P2、P3生成如圖11(b)所示的定時(shí)信號(hào)T1、T2、T3。生成的定時(shí)信號(hào)T1、T2、T3供給晶體管4、5、6的柵極，使晶體管4、5、6通/斷，從而控制對(duì)各電樞繞組的通電定時(shí)。
另一方面，對(duì)流入電機(jī)1各電樞繞組的電流量作如下控制。從基準(zhǔn)振蕩器2向相位比較電路16的輸入端子R供給頻率與電機(jī)1預(yù)期轉(zhuǎn)動(dòng)頻率相同的基本時(shí)鐘CLK，向相位比較電路16的輸入端子V供給位置檢測(cè)信號(hào)P1，并且用相位比較電路16對(duì)位置檢測(cè)信號(hào)P1與基本時(shí)鐘CLK進(jìn)行相位比較，相位比較電路16輸出的相位差檢測(cè)信號(hào)通過低通濾波器17供給積分器18的運(yùn)算放大器的“+”輸入端。流過電機(jī)1電樞繞組的負(fù)載電流利用讀出電阻3進(jìn)行電壓變換，其電壓供給積分器18的電阻。經(jīng)過積分器積分的電壓和三角形波發(fā)生電路19的輸出供給比較器20，比較器20的輸出作為PWM信號(hào)供給輸出狀態(tài)設(shè)定電路21。輸出狀態(tài)設(shè)定電路21按照如圖11(C)所示的定時(shí)向下產(chǎn)生的掃描和信息信號(hào)具有的幀速為F/每秒，其中掃描和象素信號(hào)包括在第一方式下為1/(2·F·N)秒的期間的諸時(shí)隙和在第二方式下為1/(2·F·(N-S+1))秒的期間的諸時(shí)隙。</claim><claim>6、如權(quán)利要求1所述的顯示驅(qū)動(dòng)器，其特征在于顯示板是液晶顯示器。</claim><claim>7、一種選擇呼叫無線電設(shè)備，它包括用來接收包括信息的無線電信號(hào)的一接收機(jī)；與所述接收機(jī)連接，對(duì)信息解碼并從中產(chǎn)生一組信息信號(hào)的一處理部件；用來顯示信息的一液晶顯示(LCD)板，一LCD驅(qū)動(dòng)器電路，它與所述處理部件和所述LCD板連接，能夠驅(qū)動(dòng)所述LCD板的電極以便按象素顯示信息，包括用一組掃描信號(hào)來驅(qū)動(dòng)LCD板的一組關(guān)于掃描的顯示電極的N個(gè)掃描驅(qū)動(dòng)器；用一組信息信號(hào)來驅(qū)動(dòng)LCD板的一組關(guān)于信息的顯示電極的P個(gè)信息驅(qū)動(dòng)器；和與所述N個(gè)掃描驅(qū)動(dòng)器和P個(gè)信息驅(qū)動(dòng)器相連的一控制部件，其中所述控制部件具有第一和第二方式，并且，在第一方式下所述控制部件控制N個(gè)掃描驅(qū)動(dòng)器以便產(chǎn)生N個(gè)不同的掃描信號(hào)，和在第二方式下所述控制部件控制N個(gè)掃描驅(qū)動(dòng)器以便通過所述N個(gè)掃描驅(qū)動(dòng)器中的S個(gè)來產(chǎn)生一個(gè)公用掃描信號(hào)和通過所述N個(gè)掃描驅(qū)動(dòng)器中的N-S個(gè)驅(qū)動(dòng)器來產(chǎn)生N-S個(gè)不同的信描信號(hào)，其中N，P和S是正整數(shù)。</claim><claim>8、如權(quán)利要求7所述的選擇尋呼無線電設(shè)備，其中在第一方式下，N個(gè)不同的掃描信號(hào)具有M1個(gè)電壓電平，而第二方式下公用掃描信號(hào)和N-S個(gè)不同的掃描信號(hào)的每一個(gè)具有M2個(gè)電壓電平，M1和M2是正整數(shù)。</claim><claim>9、如權(quán)利要求8所述的選擇尋呼無線電設(shè)備，其中在M1個(gè)電壓電平的相鄰電壓電平之間和在M2個(gè)電壓電平的相鄰的電壓電平之間存在基本相等的電壓差，且M1是基本等于
的整數(shù)，而M2是基率來開關(guān)晶體管，所以可以大幅度降低噪聲。此外，由于不用讀出電阻來監(jiān)測(cè)電機(jī)的輸出電流即可進(jìn)行定速控制，可以不考慮讀出電阻造成的電壓降，所以晶體管的接通電阻允許大，從而可以減小這些晶體管的芯片面積。
具體地說，電機(jī)是3相電機(jī)，位置檢測(cè)裝置是利用在電機(jī)轉(zhuǎn)動(dòng)時(shí)使電樞繞組各相產(chǎn)生的反電動(dòng)勢(shì)與繞組的中心點(diǎn)電位相比較而生成與各相相對(duì)應(yīng)的位置檢測(cè)信號(hào)的反向比較器，設(shè)定基本時(shí)鐘頻率為電機(jī)預(yù)期轉(zhuǎn)動(dòng)頻率的3倍，通過把位置檢測(cè)信號(hào)作為位置檢測(cè)信號(hào)3倍頻率的合成信號(hào)的合成電路來供給，通過將相位差檢測(cè)信號(hào)分頻為位置檢測(cè)信號(hào)頻率的輸出狀態(tài)設(shè)定電路供給輸出晶體管。
合成電路具體包括把各個(gè)反向比較器的輸出兩個(gè)兩個(gè)作為輸入的2輸入端“與非”門和把這各個(gè)2輸入端“與非”門的輸出作為輸入的3輸入端“與非”門。
另外，如果采取2個(gè)相位比較電路并聯(lián)連接而通過反向器將合成信號(hào)和基本時(shí)鐘輸入到其中1個(gè)相位比較電路的結(jié)構(gòu)，那就可以在0～100％導(dǎo)通占空比的范圍內(nèi)控制輸出晶體管。
圖1為本發(fā)明的第1實(shí)施例的方框圖。
圖2為本發(fā)明的第2實(shí)施例的方框圖。
圖3為表示圖1及圖2中合成電路例子的電路圖。
圖4為表示圖1及圖2中相位比較電路例子的電路圖。
圖5為表示圖1及圖2中相位比較電路另一個(gè)例子的電路圖。
圖6為表示圖1及圖2中輸出狀態(tài)設(shè)定電路例子的電路圖。
圖7為表示使用圖4的相位比較電路時(shí)圖1的電機(jī)控制用半導(dǎo)體集成電路工作的時(shí)間圖。
圖8為表示使用圖5的相位比較電路時(shí)圖1的電機(jī)控制利用半導(dǎo)體集成電路工作的時(shí)間圖。
圖9為表示使用圖4的相位比較電路時(shí)圖2的電機(jī)控制用半導(dǎo)體集成電路工作的時(shí)間圖。
圖10為原來的電機(jī)控制用半導(dǎo)體集成電路的方框圖。
圖11表示圖10的電機(jī)控制用半導(dǎo)體集成電路工作的時(shí)間圖。
圖12表示圖10中相位比較電路例子的電路圖。
下面，參照?qǐng)D1和圖3至圖8對(duì)此發(fā)明的第1項(xiàng)實(shí)施例加以說明。圖1中，200是電機(jī)控制用半導(dǎo)體集成電路，它與受控制的3相電機(jī)(主軸電機(jī))31、生成設(shè)定電機(jī)31轉(zhuǎn)速的基本時(shí)鐘CLK的基準(zhǔn)振蕩器32和直流電源(圖中未示出)連接起來使用。
半導(dǎo)體集成電路200中，34、35、36是控制向電機(jī)31各電樞繞組通電的定時(shí)的P溝道型輸出晶體管；37、38、39是控制流入各電樞繞組的電流量的N溝道型輸出晶體管。晶體管34和37、35和38以及36和39串聯(lián)連接，晶體管34、35、36的源極和晶體管37、38、39的源極分別連在一起，并且連接到電源端子VDD與接地之間；同時(shí)晶體管34和37、35和38以及36和39的連接點(diǎn)分別與輸出端子Out1、Out2、Out3相連，電機(jī)31的各電樞繞組接到這些輸出端子Out1、Out2、Out3上。
40、41、42是反向比較器，它通過延遲電路43、44、45將電機(jī)31的各電樞繞組產(chǎn)生的繞組端電壓與繞組的中心點(diǎn)電壓相比較，檢測(cè)出電機(jī)31的轉(zhuǎn)子位置。46是合成電路，把反向比較器40、41、42輸出的位置檢測(cè)信號(hào)P1、P2、P3作為輸入而輸出合成信號(hào)IND3。47是相位比較電路，將合成電路46輸出的合成信號(hào)IND3與基準(zhǔn)振蕩器32輸出的基本時(shí)鐘CLK進(jìn)行相位比較后輸出相位差檢測(cè)信號(hào)。
48是輸出狀態(tài)設(shè)定電路，利用反向比較器40、41、42的位置檢測(cè)信號(hào)P1、P2、P3生成供給晶體管34、35、36的定時(shí)信號(hào)T1、T2、T3；同時(shí)將相位比較電路47的相位差檢測(cè)信號(hào)作為PWM信號(hào)輸入而生成供給晶體管37、38、39的電流控制信號(hào)C1、C2、C3。
合成電路46如圖3所示，它的結(jié)構(gòu)是在3個(gè)2輸入端“與非”門被分別輸入位置檢測(cè)信號(hào)P1和P2、P2和P3以及P3和P1，它們的輸出被輸入到3輸入端的“與非”門，最后輸出合成信號(hào)IND3。
相位比較電路47如圖4所示，它包括由與“非門”構(gòu)成的鎖存器組合而成的數(shù)字式相位比較器49、串聯(lián)連接在電源端子VDD與接地之間的P溝道型MOS晶體管50和下拉電阻51。相位比較器49兩個(gè)輸入端中的一個(gè)輸入端子R連接基準(zhǔn)振蕩器32，另一個(gè)輸入端子V連接合成電路46的輸出端；相位比較器49的輸出端子U連接晶體管50的柵極，晶體管50與電阻51的連接點(diǎn)連接到輸出狀態(tài)設(shè)定電路48。
輸出狀態(tài)設(shè)定電路48如圖6所示，它由“與非”門和反向器構(gòu)成，將反向比較器40、41、42輸出的位置檢測(cè)信號(hào)P1、P2、P3作為輸入，同時(shí)將相位比較電路47輸出的相位差檢測(cè)信號(hào)作為PWM信號(hào)輸入而輸出定時(shí)信號(hào)T1、T2、T3和電流控制信號(hào)C1、C2、C3。
并用圖7對(duì)上述結(jié)構(gòu)的集成電路200的工作情況加以說明。
電機(jī)31通過控制晶體管34、35、36、37、38、39的通/斷，使3相電樞繞組兩相兩相地順序通過電流而使定子轉(zhuǎn)動(dòng)，其電流方向按從輸出端子Out3到Out1，Out2到Out3，Out1到Out2的順序重復(fù)變換3種狀態(tài)。在此電流方向變換的時(shí)候，使電樞繞組端產(chǎn)生的反向電壓通過延遲電路43、44、45用反向比較器40、41、42與繞組中心點(diǎn)的電位相比較，將圖7(a)所示的轉(zhuǎn)子位置檢測(cè)信號(hào)P1、P2、P3供給合成電路46和輸出狀態(tài)設(shè)定電路48。而且，延遲電路43、44、45為了重復(fù)上述3種狀態(tài)而使繞組端產(chǎn)生的反向電壓相位延遲60度，通過反向比較器40、41、42將變換電流方向的下一個(gè)狀態(tài)作為位置檢測(cè)信號(hào)P1、P2、P3供給輸出狀態(tài)設(shè)定電路。
對(duì)向電機(jī)31的各電樞繞組通電的定時(shí)作如下控制。在輸出狀態(tài)設(shè)定電路48根據(jù)位置檢測(cè)信號(hào)P1、P2、P3生成如圖7(b)所示的定時(shí)信號(hào)T1、T2、T3。由于生成的定時(shí)信號(hào)T1、T2、T3被供給晶體管34、35、36的柵極，所以晶體管34、35、36被通/斷，就可以控制向各電樞繞組通電的定時(shí)。
另一方面，對(duì)流過電機(jī)31各電樞繞組的電流量作如下控制。在合成電路46合成位置檢測(cè)信號(hào)P1、P2、P3而生成如圖7(d)所示的頻率為位置檢測(cè)信號(hào)頻率3倍的合成信號(hào)IND3?；鶞?zhǔn)振蕩器32輸出的如圖7(e)所示的頻率為電機(jī)31預(yù)期轉(zhuǎn)動(dòng)頻率3倍的基本時(shí)鐘CLK供給相位比較電路47的輸入端子R；合成信號(hào)IND3供給相位比較電路47的輸入端子V并在相位比較電路47中檢測(cè)出合成信號(hào)IND3相對(duì)基本時(shí)鐘CLK的相位滯后偏差，生成由此相位滯后偏差量決定的占空比為0～50％的如圖7(f)所示的相位差檢測(cè)信號(hào)，作為PWM信號(hào)供給輸出狀態(tài)設(shè)定電路48。在輸出狀態(tài)設(shè)定電路48，PWM信號(hào)按照位置檢測(cè)信號(hào)P1、P2、P3進(jìn)行3分之1分頻作為如圖7(c)所示的電流控制信號(hào)C1、C2、C3，供給晶體和37、38、39的柵極，由此PWM的占空比決定晶體管37、38、39的導(dǎo)通占空比，使與晶體管34、35、36的通/斷組合，在輸出端子Out1、Out2、Out3得到如圖7(g)所示的PWM輸出，電機(jī)31順序進(jìn)行上述3種狀態(tài)的電流變換便可以控制流過各電樞繞組的電流量，決定電機(jī)31的轉(zhuǎn)速。
如上所述，合成信號(hào)IND3的頻率與基本時(shí)鐘CLK的頻率一致那樣形成閉環(huán)控制電路，就可以將電機(jī)31控制到一定速度。而且，在電機(jī)31的定速控制狀態(tài)，合成信號(hào)IND3與基本時(shí)鐘CLK的相位以補(bǔ)償電機(jī)31的機(jī)械損耗形式在有一定量偏移的狀態(tài)下處于穩(wěn)定。
半導(dǎo)體集成電路200中，由于不需要原來的半導(dǎo)體集成電路100的低通濾波器17、積分器18、三角形波發(fā)生電路19和比較器20，所以電路規(guī)模減小，芯片面積可以縮小。而且，在半導(dǎo)體集成電路200中，由于用與位置檢測(cè)信號(hào)P1、P2、P3的頻率相同的約300Hz的低頻率來開關(guān)晶體管，所以可以大幅度降低噪聲。此外，半導(dǎo)體集成電路200中，由于不用讀出電阻來監(jiān)測(cè)電機(jī)31的輸出電流就能進(jìn)行定速控制，可以不考慮讀出電阻造成的電壓降成分，所以晶體管34、35、36、37、38、39的接通電阻允許大，從而可以縮小這些晶體管的元件面積。在此實(shí)施例場合，PWM的占空比控制在0～50％也可以取得電機(jī)起動(dòng)時(shí)對(duì)電流的控制效果。
下面，對(duì)上述實(shí)施例中，使用圖5的相位比較電路代替圖4的相位比較電路作為圖1的相位比較電路47的情況加以說明。
圖5所示的相位比較電路包括由“與非”門構(gòu)成的鎖存器組合而成的數(shù)字式相位比較器49、串聯(lián)連接在電源端子VDD與接地之間的下拉電阻52和N溝道型MOS晶體管53以及反向器54。相位比較器49的輸出端子D通過反向器54連接到晶體管53的柵極，將電阻52與晶體管53的連接點(diǎn)連接到輸出狀態(tài)設(shè)定電路48。
如圖8(d)～(f)所示，合成信號(hào)IND3由于相位相對(duì)基本時(shí)鐘CLK具有超前偏差，所以PWM的占空比決定，可以取得與實(shí)施例1相同的效果。
下面，參照?qǐng)D2和圖9對(duì)本發(fā)明的第2實(shí)施例加以說明，但對(duì)圖2中與圖1所示半導(dǎo)體集成電路相同的部分標(biāo)注相同的符號(hào)不再解釋。圖2的半導(dǎo)體集成電路300中，與圖1的不同之處是在結(jié)構(gòu)上并聯(lián)配置了2個(gè)相位比較電路47，使合成信號(hào)IND3和基本時(shí)鐘CLK通過反向器55輸入到其中1個(gè)相位比較電路47。電機(jī)31的電流方向按照從輸出端子Out3到Out2，Out3到Out1，Out2到Out1，Out2到Out3，Out1到Out3，Out1到Out2的順序反復(fù)變換6種狀態(tài)，PWM的占空比可為0～100％。所以，它不僅可以取得與第1實(shí)施相同的效果，而且具有輸出電流控制范圍寬的優(yōu)點(diǎn)。
另外，也可以用該實(shí)施的兩個(gè)相位比較電路47來替代圖5的相位比較電路。
如上所述，此發(fā)明的半導(dǎo)體集成電路利用反向比較器輸出的3相位置檢測(cè)信號(hào)在合成電路中生成3倍頻率的合成信號(hào)，在相位比較電路中與頻率為電機(jī)預(yù)期轉(zhuǎn)動(dòng)頻率3倍的基本時(shí)鐘進(jìn)行相位比較，生成由其相位的滯后偏差或超前偏差決定占空比的PWM信號(hào)，使此PWM信號(hào)在輸出狀態(tài)設(shè)定電路中與3相的位置檢測(cè)信號(hào)混合并進(jìn)行3分之1分頻后控制輸出晶體管的電流量。由于①不需要原來的半導(dǎo)體集成電路的低通濾波器、積分器、三角形波發(fā)生電路和比較器，所以電路規(guī)模變小，芯片面積可以縮?。虎谑褂门c位置檢測(cè)信號(hào)的頻率相同的約300Hz的低頻率來開關(guān)輸出晶體管，使噪聲可以大幅度降低；③不需要用讀出電阻來監(jiān)測(cè)電機(jī)的輸出電流，可以不考慮讀出電阻造成的電壓降，晶體管的接通電阻可以相應(yīng)增大，從而可以縮小這些晶體管的芯片面積。
另外，由于配置了2個(gè)相位比較電路，所以可在0～100％范圍內(nèi)對(duì)電機(jī)電流的占空比進(jìn)行控制。
權(quán)利要求
1.一種電機(jī)控制用半導(dǎo)體集成電路，具有驅(qū)動(dòng)電機(jī)的輸出晶體管，檢測(cè)前述電機(jī)轉(zhuǎn)子位置并生成位置檢測(cè)信號(hào)的位置檢測(cè)裝置，比較位置檢測(cè)信號(hào)與基本時(shí)鐘的相位并生成相位差檢測(cè)信號(hào)的相位比較電路，從而能進(jìn)行PLL控制其特征在于，根據(jù)前述相位差檢測(cè)信號(hào)的占空比來控制前述晶體管的導(dǎo)通占空比。
2.如權(quán)利要求1所述的電機(jī)控制用半導(dǎo)體集成電路，其特征在于，前述電機(jī)是3相電機(jī)，前述位置檢測(cè)裝置是在前述電機(jī)轉(zhuǎn)動(dòng)時(shí)，使用使電樞繞組的各相產(chǎn)生的反電動(dòng)勢(shì)與繞組的中心點(diǎn)電位相比較并對(duì)應(yīng)各相生成前述位置檢測(cè)信號(hào)的反向比較器，設(shè)定基本時(shí)鐘的頻率為電機(jī)預(yù)期轉(zhuǎn)動(dòng)頻率的3倍，通過將前述位置檢測(cè)信號(hào)作為位置檢測(cè)信號(hào)3倍頻率的合成信號(hào)的合成電路來供給，通過將前述相位差檢測(cè)信號(hào)分頻為前述位置檢測(cè)信號(hào)的頻率的輸出狀態(tài)設(shè)定電路供給前述輸出晶體管。
3.如權(quán)利要求2所述的電機(jī)控制用半導(dǎo)體集成電路，其特征在于，前述合成電路包括將前述位置檢測(cè)信號(hào)中的輸出兩個(gè)兩個(gè)作為輸入的2輸入端“與非”門，和將此各2輸入端“與非”門的輸出作為輸入的3輸入端“與非”門。
4.如權(quán)利要求2所述的電機(jī)控制用半導(dǎo)體集成電路，其特征在于，將前述相位比較電路2個(gè)并聯(lián)連接，通過反向器將前述合成信號(hào)和基本時(shí)鐘輸入到2個(gè)相位比較電路中的1個(gè)。
5.一種電機(jī)控制用半導(dǎo)體集成電路，將直流電源連接到電源端子，將生成基本時(shí)鐘的基準(zhǔn)振蕩器連接到輸入端子，對(duì)連接到輸出端子上的3相電機(jī)進(jìn)行定速控制，其特征在于，這種電機(jī)控制用半導(dǎo)體集成電路具有串聯(lián)連接在前述電源端子與接地之間并將前述輸出端子接到串聯(lián)連接點(diǎn)的定時(shí)控制用輸出晶體管及電流控制用輸出晶體管；前述電機(jī)轉(zhuǎn)動(dòng)時(shí)，將電樞繞組各相產(chǎn)生的反電壓與電樞繞組的中心點(diǎn)電位相比較，生成轉(zhuǎn)子位置檢測(cè)信號(hào)的反向比較器；合成前述位置檢測(cè)信號(hào)而生成頻率為位置檢測(cè)信號(hào)頻率3倍的合成信號(hào)的合成電路；將頻率為電機(jī)預(yù)期轉(zhuǎn)動(dòng)頻率3倍的基本時(shí)鐘與前述合成信號(hào)進(jìn)行相位比較而生成相位差檢測(cè)信號(hào)的相位比較電路；根據(jù)前述位置檢測(cè)信號(hào)生成供給前述定時(shí)控制用晶體管的定時(shí)信號(hào)和根據(jù)前述位置檢測(cè)信號(hào)和前述相位差檢測(cè)信號(hào)生成供給前述電流控制用晶體管的電流控制信號(hào)的輸出狀態(tài)設(shè)定電路。
全文摘要
一種電機(jī)控制用半導(dǎo)體集成電路,具有驅(qū)動(dòng)電機(jī)的輸出晶體管,檢測(cè)前述電機(jī)轉(zhuǎn)子位置并生成位置檢測(cè)信號(hào)的位置檢測(cè)裝置,比較位置檢測(cè)信號(hào)與基本時(shí)鐘的相位并生成相位差檢測(cè)信號(hào)的相位比較電路,從而能進(jìn)行PLL控制其特征在于,根據(jù)前述相位差檢測(cè)信號(hào)的占空比來控制前述晶體管的導(dǎo)通占空比。
文檔編號(hào)H02P6/14GK1195223SQ9810642
公開日1998年10月7日 申請(qǐng)日期1998年2月26日 優(yōu)先權(quán)日1997年2月26日
發(fā)明者河越弘和 申請(qǐng)人:日本電氣株式會(huì)社