一種帶有快速出口回路的智能開(kāi)關(guān)控制器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種帶有快速出口回路的智能開(kāi)關(guān)控制器，屬于智能變電站繼電保護(hù)技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]目前，在智能變電站中，一次設(shè)備包括互感器、斷路器等，二次設(shè)備按層次分為過(guò)程層、間隔層、站控層；其中，過(guò)程層設(shè)備包括合并單元、智能操作箱等；間隔層設(shè)備包括了繼電保護(hù)裝置、測(cè)控裝置等。
[0003]斷路器分合閘時(shí)所產(chǎn)生的涌流和過(guò)電壓等暫態(tài)沖擊不僅對(duì)斷路器本身與用戶設(shè)備產(chǎn)生危害，甚至還會(huì)引起繼電保護(hù)設(shè)備誤動(dòng)，危害系統(tǒng)穩(wěn)定。鑒于此，智能變電站的用戶希望能采取措施減小開(kāi)關(guān)操作過(guò)程中的暫態(tài)沖擊，例如國(guó)網(wǎng)公司在企業(yè)標(biāo)準(zhǔn)中提出可選擇智能控制器以減少暫態(tài)電壓和涌流。
[0004]同時(shí)，受限于就地安裝的戶外柜的柜體大小，戶外柜內(nèi)裝置安裝一般都過(guò)于緊湊，智能變電站的用戶有較強(qiáng)的意愿減少柜內(nèi)設(shè)備，采用集成的智能開(kāi)關(guān)控制器實(shí)現(xiàn)此需求。智能開(kāi)關(guān)控制器為實(shí)現(xiàn)選相控制功能提供了必要的信號(hào)采集基礎(chǔ)。

【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)存在的不足，本發(fā)明目的是提供一種帶有快速出口回路的智能開(kāi)關(guān)控制器，能夠準(zhǔn)確執(zhí)行相位分合閘指令，精準(zhǔn)控制出口動(dòng)作的時(shí)機(jī)，從而減小沖擊，且系統(tǒng)高度集成。
[0006]為了實(shí)現(xiàn)上述目的，本發(fā)明是通過(guò)如下的技術(shù)方案來(lái)實(shí)現(xiàn):
[0007]本發(fā)明的一種帶有快速出口回路的智能開(kāi)關(guān)控制器，包括主控CPU模件和設(shè)有快速出口回路的快速出口模件，主控CPU模件與快速出口模件之間設(shè)有兩條通道；主控CPU模件包括微控制器和與微控制器相連接的FPGA芯片；快速出口回路包括繼電器跳閘出口回路和IGBT跳閘出口回路；快速出口模件還包括CPLD芯片和差分轉(zhuǎn)單端芯片；繼電器跳閘出口回路和IGBT跳閘出口回路分別由CPLD芯片和差分轉(zhuǎn)單端芯片驅(qū)動(dòng)；微處理器與CPLD芯片連接，其通信內(nèi)容為編碼后的報(bào)文，F(xiàn)PGA芯片與差分轉(zhuǎn)單端芯片連接，其通信內(nèi)容為差分電平信號(hào)；微控制器收到測(cè)控跳合閘或手跳、手合命令后，通過(guò)報(bào)文驅(qū)動(dòng)出口回路上的CPLD芯片，CPLD芯片控制繼電器動(dòng)作；同時(shí)，微控制器將跳閘合閘命令傳遞給FPGA芯片，F(xiàn)PGA芯片收到跳合閘命令后，根據(jù)過(guò)零點(diǎn)預(yù)測(cè)，選擇合適的時(shí)刻(FPGA芯片的該功能是現(xiàn)有技術(shù)，此處不再贅述)，通過(guò)差分轉(zhuǎn)單端芯片控制IGBT動(dòng)作；繼電器動(dòng)作命令返回時(shí)，微控制器通過(guò)通信報(bào)文控制繼電器預(yù)先收回動(dòng)作狀態(tài)(微控制器的該功能是現(xiàn)有技術(shù)，此處不再贅述)；同時(shí)，將繼電器返回命令傳遞給FPGA芯片，F(xiàn)PGA芯片收到繼電器返回命令后，經(jīng)過(guò)可設(shè)置的延時(shí)，通過(guò)差分轉(zhuǎn)單端芯片控制IGBT的關(guān)斷。
[0008]對(duì)于測(cè)控跳合閘、手跳手合回路，采用選相分合功能；手跳手合信號(hào)依次通過(guò)信號(hào)模件、開(kāi)入模件接入主控CPU模件上的開(kāi)關(guān)量輸入模件，主控CPU模件獲取開(kāi)入變位后，啟動(dòng)選擇相位分合出口 ；測(cè)控跳合閘信號(hào)經(jīng)GOOSE直接傳遞給主控CPU模件，主控CPU模件獲取GOOSE變位后，啟動(dòng)出口 ；以上均可以從快速出口回路跳閘，用于保證跳合閘相位準(zhǔn)確。
[0009]對(duì)于保護(hù)跳合閘回路，直接出口，不經(jīng)選擇相位，用于滿足實(shí)時(shí)性的要求。
[0010]繼電器跳閘出口回路特點(diǎn)在于耐受電壓高，但動(dòng)作時(shí)間不確定度高。IGBT跳閘出口回路特征在于動(dòng)作時(shí)間準(zhǔn)確度高。兩者結(jié)合在一起，整體回路既有很可靠的耐受電壓性能，動(dòng)作時(shí)間又完全確定，完全適合電力系統(tǒng)準(zhǔn)確過(guò)零點(diǎn)操作斷路器的需求；本發(fā)明相對(duì)于傳統(tǒng)的合并單元和智能終端，在跳閘和合閘的時(shí)候，可以精準(zhǔn)的找到交流輸電線路過(guò)零點(diǎn)精準(zhǔn)時(shí)機(jī)進(jìn)行分合閘，減小沖擊，且系統(tǒng)高度集成。
【附圖說(shuō)明】
[0011]圖1為本發(fā)明的工作原理圖；
[0012]圖2為本發(fā)明的信號(hào)傳送流程圖。
【具體實(shí)施方式】
[0013]為使本發(fā)明實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面結(jié)合【具體實(shí)施方式】，進(jìn)一步闡述本發(fā)明。
[0014]參見(jiàn)圖1和圖2，本發(fā)明的一種帶有快速出口回路的智能開(kāi)關(guān)控制器包括主控CPU模件、母版連接件和快速出口模件，且配套PC端軟件，可以調(diào)節(jié)智能開(kāi)關(guān)控制器的動(dòng)作參數(shù)，如時(shí)間，相位等。
[0015]主控CPU模件發(fā)出的分合閘指令，經(jīng)由微控制器和FPGA兩個(gè)芯片處理并同時(shí)通過(guò)不同的通道發(fā)出。
[0016]快速出口回路包括繼電器跳閘出口回路和IGBT跳閘出口回路，繼電器跳閘出口回路和IGBT跳閘出口回路分別由CPLD芯片和差分芯片驅(qū)動(dòng)?？焖俪隹诨芈酚糜谔娲鷤鹘y(tǒng)的繼電器回路，時(shí)間上快速且準(zhǔn)確進(jìn)行斷路器控制。
[0017]主控CPU模件的微控制器與快速出口回路所在模件的CPLD芯片鏈接。其間的通信內(nèi)容為編碼后的報(bào)文。
[0018]主控CPU模件的FPGA芯片與快速出口回路所在模件的差分轉(zhuǎn)單端芯片鏈接。其間的通信內(nèi)容為差分電平信號(hào)。
[0019]主控CPU模件通過(guò)報(bào)文驅(qū)動(dòng)出口回路上的CPLD芯片，進(jìn)而控制出口繼電器開(kāi)放，相當(dāng)于出口啟動(dòng)開(kāi)放；同時(shí)，主控CPU模件通過(guò)差分導(dǎo)線直連控制IGBT芯片準(zhǔn)時(shí)開(kāi)放動(dòng)作，最終完成整個(gè)出口回路的快速準(zhǔn)確動(dòng)作。與傳統(tǒng)的CPU控制繼電器出口方式相比，避免了不確定的環(huán)節(jié)，時(shí)間上非常準(zhǔn)確。
[0020]繼電器跳閘出口回路特點(diǎn)在于耐受電壓高，但動(dòng)作時(shí)間不確定度高。IGBT跳閘出口回路特征在于動(dòng)作時(shí)間準(zhǔn)確度高。兩者結(jié)合在一起，整體回路既有很可靠的耐受電壓性能，動(dòng)作時(shí)間又完全確定，完全適合電力系統(tǒng)準(zhǔn)確過(guò)零點(diǎn)操作斷路器的需求。
[0021]對(duì)于測(cè)控分合閘、手跳手合回路，采用選相分合功能，減小開(kāi)關(guān)分合中的沖擊和損耗。手跳、手合信號(hào)接入信號(hào)板后，經(jīng)從動(dòng)繼電器接入DI板，CPU獲取開(kāi)入變位后，啟動(dòng)選擇相位分合出口，測(cè)控跳合閘信號(hào)經(jīng)GOOSE直接傳遞給CPU，CPU獲取GOOSE變位后，啟動(dòng)出口，以上均可以從快速出口回路跳閘，保證跳合閘相位準(zhǔn)確。
[0022]對(duì)于保護(hù)跳合閘回路，直接出口，不經(jīng)選擇相位，以滿足實(shí)時(shí)性的要求。
[0023]相對(duì)于現(xiàn)有合并單元或者智能終端，其特點(diǎn)主要是增加快速出口模件，主要采用IGBT做為準(zhǔn)確出口元器件，設(shè)計(jì)指標(biāo)是動(dòng)作時(shí)間離散性小于50 μ S。母板做相應(yīng)的調(diào)整，提供快速出口模件的接口，承載兩條并行的出口信號(hào)。CPU收到測(cè)控跳合閘或手跳、手合命令后，通過(guò)通信報(bào)文控制繼電器動(dòng)作；同時(shí)，將跳閘命令傳遞給FPGA。FPGA收到跳合閘命令后，根據(jù)過(guò)零點(diǎn)預(yù)測(cè)，選擇合適的時(shí)刻，通過(guò)差分控制IGBT動(dòng)作。動(dòng)作命令返回時(shí)，CPU通過(guò)通信報(bào)文控制繼電器返回；同時(shí)，將返回命令傳遞給FPGA。FPGA收到返回命令后，經(jīng)一定的延時(shí)，通過(guò)差分控制IGBT的關(guān)斷。
[0024]以上顯示和描述了本發(fā)明的基本原理和主要特征和本發(fā)明的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實(shí)施例的限制，上述實(shí)施例和說(shuō)明書(shū)中描述的只是說(shuō)明本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下，本發(fā)明還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本發(fā)明范圍內(nèi)。本發(fā)明要求保護(hù)范圍由所附的權(quán)利要求書(shū)及其等效物界定。
【主權(quán)項(xiàng)】
1.一種帶有快速出口回路的智能開(kāi)關(guān)控制器，其特征在于，包括主控CPU模件和設(shè)有快速出口回路的快速出口模件，所述主控CPU模件與快速出口模件之間設(shè)有兩條通道； 所述主控CPU模件包括微控制器和與微控制器相連接的FPGA芯片； 所述快速出口回路包括繼電器跳閘出口回路和IGBT跳閘出口回路； 所述快速出口模件還包括CPLD芯片和差分轉(zhuǎn)單端芯片； 所述繼電器跳閘出口回路和IGBT跳閘出口回路分別由CPLD芯片和差分轉(zhuǎn)單端芯片驅(qū)動(dòng)； 所述微處理器與CPLD芯片連接，其通信內(nèi)容為編碼后的報(bào)文，所述FPGA芯片與差分轉(zhuǎn)單端芯片連接，其通信內(nèi)容為差分電平信號(hào)； 所述微控制器收到測(cè)控跳合閘或手跳、手合命令后，通過(guò)報(bào)文驅(qū)動(dòng)出口回路上的CPLD芯片，所述CPLD芯片控制繼電器動(dòng)作；同時(shí)，微控制器將跳閘合閘命令傳遞給FPGA芯片，所述FPGA芯片收到跳合閘命令后，根據(jù)過(guò)零點(diǎn)預(yù)測(cè)，選擇合適的時(shí)刻，通過(guò)所述差分轉(zhuǎn)單端芯片控制IGBT動(dòng)作； 繼電器動(dòng)作命令返回時(shí)，所述微控制器通過(guò)通信報(bào)文控制繼電器預(yù)先收回動(dòng)作狀態(tài)；同時(shí)，將繼電器返回命令傳遞給FPGA芯片，所述FPGA芯片收到繼電器返回命令后，經(jīng)過(guò)可設(shè)置的延時(shí)，通過(guò)所述差分轉(zhuǎn)單端芯片控制IGBT的關(guān)斷。
2.根據(jù)權(quán)利要求1所述的帶有快速出口回路的智能開(kāi)關(guān)控制器，其特征在于，對(duì)于測(cè)控跳合閘、手跳手合回路，采用選相分合功能； 手跳手合信號(hào)依次通過(guò)信號(hào)模件、開(kāi)入模件接入主控CPU模件上的開(kāi)關(guān)量輸入模件，所述主控CPU模件獲取開(kāi)入變位后，啟動(dòng)選擇相位分合出口 ； 測(cè)控跳合閘信號(hào)經(jīng)GOOSE直接傳遞給主控CPU模件，所述主控CPU模件獲取GOOSE變位后，啟動(dòng)出口 ； 以上均可以從快速出口回路跳閘，用于保證跳合閘相位準(zhǔn)確。
3.根據(jù)權(quán)利要求2所述的帶有快速出口回路的智能開(kāi)關(guān)控制器，其特征在于，對(duì)于保護(hù)跳合閘回路，直接出口，不經(jīng)選擇相位，用于滿足實(shí)時(shí)性的要求。
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種帶有快速出口回路的智能開(kāi)關(guān)控制器，包括主控CPU模件和設(shè)有快速出口回路的快速出口模件；主控CPU模件包括微控制器和與微控制器相連接的FPGA芯片；快速出口回路包括繼電器跳閘出口回路和IGBT跳閘出口回路；快速出口模件還包括CPLD芯片和差分轉(zhuǎn)單端芯片；繼電器跳閘出口回路和IGBT跳閘出口回路分別由CPLD芯片和差分轉(zhuǎn)單端芯片驅(qū)動(dòng)；微處理器與CPLD芯片連接，F(xiàn)PGA芯片與差分轉(zhuǎn)單端芯片連接，其通信內(nèi)容為差分電平信號(hào)。本發(fā)明將繼電器跳閘出口回路與IGBT跳閘出口回路結(jié)合在一起，整體回路既有很可靠的耐受電壓性能，動(dòng)作時(shí)間又完全確定，適合電力系統(tǒng)準(zhǔn)確過(guò)零點(diǎn)操作斷路器的需求。
【IPC分類(lèi)】H02J13-00
【公開(kāi)號(hào)】CN104734358
【申請(qǐng)?zhí)枴緾N201510126530
【發(fā)明人】趙謙, 劉穎, 陳福鋒, 李帥
【申請(qǐng)人】南京國(guó)電南自電網(wǎng)自動(dòng)化有限公司
【公開(kāi)日】2015年6月24日
【申請(qǐng)日】2015年3月20日