大電流浪涌抑制器的制造方法
【專利摘要】本發(fā)明公開了一種大電流浪涌抑制器，包括供電電路，用于對輸入電壓進行穩(wěn)壓處理后輸出電壓信號；方波發(fā)生電路，用于接收供電電路輸出的電壓信號以產(chǎn)生固定頻率的方波信號；升壓電路，用于接收方波信號并通過放大器后輸出電壓信號；NMOS管柵極電壓抑制電路，用于將升壓電路輸出的電壓信號抑制到預(yù)定范圍內(nèi)再輸出供給外部電路，包括至少兩組串聯(lián)的NMOS管組，每組NMOS管組包括至少兩個并聯(lián)的NMOS管。本發(fā)明由于NMOS管柵極電壓抑制電路中的NMOS管采取串并聯(lián)結(jié)合的結(jié)構(gòu)設(shè)計，當浪涌電壓來臨時，NMOS管柵極電壓抑制電路中的各NMOS管的柵極電壓分別抑制到不同的電壓，各NMOS管分別承擔一部分負荷，解決了現(xiàn)有NMOS管并聯(lián)結(jié)構(gòu)中單個NMOS管因承擔過大功耗而易受損的問題。
【專利說明】
大電流浪涌抑制器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及航空電源系統(tǒng)技術(shù)領(lǐng)域，尤其涉及一種大電流浪涌抑制器。
【背景技術(shù)】
[0002]隨著人們物質(zhì)水平的不斷提升及對出行效率的要求，乘坐飛機出行受到了人們的青睞。在飛機上的航空電源系統(tǒng)中，供電系統(tǒng)在加載和卸載時可能會產(chǎn)生高壓脈沖，以發(fā)電機輸出28V電壓為例，在供電系統(tǒng)加載和卸載時可能會有一個電壓最大為80V，時間長達數(shù)十毫秒的高壓脈沖。為保護后續(xù)電路的安全，需在發(fā)電機輸出端和DC/DC電源模塊之間加一個浪涌抑制器模塊，以抑制可能會出現(xiàn)的最大80V/100ms的脈沖，保障DC/DC電源模塊的輸入電壓在允許的安全范圍以內(nèi)。
[0003]目前，市場上類似的浪涌抑制器產(chǎn)品中，通常電流在7A以內(nèi)的浪涌抑制器采取單個匪OS管方案即可，但當電流超過8A時，會采用多個WOS管并聯(lián)方式來處理，此時，因為器件內(nèi)部參數(shù)不一致而會造成某個NMOS管承擔的功耗遠遠大于其他NMOS管而出現(xiàn)容易受損的問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題在于，提供一種大電流浪涌抑制器，解決現(xiàn)有技術(shù)中存在的NMOS管并聯(lián)結(jié)構(gòu)中單個NMOS管因承擔過大功耗而易受損的問題。
[0005]為解決上述問題，本發(fā)明采用的技術(shù)方案是:提供一種大電流浪涌抑制器，包括:
供電電路，用于對輸入電壓進行穩(wěn)壓處理之后輸出電壓信號；
方波發(fā)生電路，用于接收所述供電電路輸出的電壓信號以產(chǎn)生固定頻率的方波信號；升壓電路，用于接收所述方波發(fā)生電路的方波信號并通過放大器后輸出電壓信號；NMOS管柵極電壓抑制電路，用于將所述升壓電路輸出的電壓信號抑制到預(yù)定范圍內(nèi)再輸出供給外部電路，包括至少兩組串聯(lián)的匪OS管組，每組匪OS管組包括至少兩個并聯(lián)的NMOS 管。
[0006]進一步地，所述供電電路包括依次串聯(lián)的第一電阻R1、第二電阻R2和第一穩(wěn)壓二極管Dl，所述第一電阻Rl的外端還連接至外接輸入端VIN，所述第一穩(wěn)壓二極管Dl的陽極接地，所述供電電路還包括第一射極跟隨器Ql，所述第一射極跟隨器Ql的基極連接至第二電阻R2和第一穩(wěn)壓二極管Dl之間的線路上，集電極連接至第一電阻Rl和第二電阻R2之間的線路上，發(fā)射極與所述供電電路的輸出端VCC連接且所述發(fā)射極還通過第一電容Cl接地;所述輸入端VIN連接至本抑制器的第一引出腳、第二引出腳，所述第一引出腳和第二引出腳作為本抑制器的外接電源輸入引腳。
[0007]進一步地，所述方波發(fā)生電路內(nèi)部結(jié)構(gòu)具體為:包括施密特觸發(fā)器1C、第11電阻Rll、第十四電阻R14、第八電容C8和第九電容C9，所述施密特觸發(fā)器IC包括第I?第14管腳，所述第14管腳與所述供電電路的輸出端VCC連接且所述第14管腳還通過第八電容CS接地，所述第7管腳接地，所述第I管腳和第2管腳連接至第10管腳且所述第10管腳還依次通過第十四電阻R14和第九電容C9接地，所述第3管腳連接至升壓電路，所述第8管腳和第9管腳連接至第十四電阻R14和第九電容C9之間的線路上，所述第5管腳和第6管腳連接至第四電阻R4的一端，所述第四電阻R4的另一端連接至所述供電電路的輸出端VCC，所述第12管腳和第13管腳連接至第4管腳，所述第11管腳連接至NMOS管柵極電壓抑制電路;所述第八電容CS的接地端連接至本抑制器的第三引出腳，所述第5管腳還連接至本抑制器的第四引出腳。
[0008]進一步地，所述升壓電路包括:自外接輸入端VIN至外接輸出端Vout依次串聯(lián)的第十二電阻R12、第六電容C6、第六穩(wěn)壓二極管D6和第四電容C4，所述第十二電阻R12和第六電容C6之間的線路還通過一第8穩(wěn)壓二極管D8接地，所述第八穩(wěn)壓二極管D8的陽極接地;所述升壓電路還包括與第六穩(wěn)壓二極管D6和第四電容C4的串聯(lián)體并聯(lián)的第七穩(wěn)壓二極管D7以及第七三極管Q7，所述第七穩(wěn)壓二極管D7的陽極連接至外接輸出端Vout而陰極連接至第六穩(wěn)壓二極管D6的陽極，所述第六穩(wěn)壓二極管D6的陰極還連接至升壓電路的輸出端T;所述第七三極管Q7的發(fā)射極接地，集電極連接至第十二電阻R12和第八穩(wěn)壓二極管D8之間的線路上，基極通過第十三電阻R13連接至方波發(fā)生電路的第3管腳。
[0009]進一步地，所述的NMOS管柵極電壓抑制電路的NMOS管組包括兩組NMOS管組，其中，第一 NMOS管組包括第一 NMOS管Q2和第二 NMOS管Q4，第二 NMOS管組包括第三NMOS管Q3和第四匪OS管Q5，所述第一匪OS管Q2和第二匪OS管Q4的漏極均連接至外接輸入端VIN，所述第三NMOS管Q3和第四匪OS管Q5的源極均連接至外接輸出端Vout、第四穩(wěn)壓二極管D4的陽極以及本抑制器的第七引出腳和第八引出腳;所述第一NMOS管Q2的柵極和所述第二NMOS管Q4的柵極分別通過第五電阻R5和第六電阻R6連接至第三電阻R3的第一端，所述第一 NMOS管Q2和第二匪OS管Q4的源極均連接至第三NMOS管Q3和第四NMOS管Q4的漏極和第三穩(wěn)壓二極管D3的陽極，所述第三穩(wěn)壓二極管D3的陰極連接至第三電阻R3的第一端和第二穩(wěn)壓二極管D2的陰極，所述第二穩(wěn)壓二極管D2的陽極接地;所述第三匪OS管Q3和第四NMOS管Q5的柵極分別通過第七電阻R7和第八電阻R8連接至第四電阻R4的第一端，所述第四電阻R4的第一端還連接至第四穩(wěn)壓二極管D4的陰極，所述第三電阻R3的第二端和所述第四電阻R4的第二端均與所述升壓電路的輸出端T連接;所述第四電阻R4的第一端還連接至第六三極管Q6的集電極，所述第六三極管Q6的基極通過第十電阻RlO連接至方波發(fā)生電路的第11管腳，所述第六三極管Q6的發(fā)射極接地;所述第四電阻R4的第一端還通過第二電容C2和第九電阻R9的并聯(lián)體連接至本抑制器的第六引出腳;本抑制器的第5引出腳與地之間逆向?qū)ㄟB接有第五穩(wěn)壓二極管D5。
[0010]通過采用上述技術(shù)方案，本發(fā)明至少具有以下有益效果:本發(fā)明通過供電電路和方波發(fā)生電路輸出固定頻率的電壓信號，再經(jīng)由升壓電路進行升壓處理后由NMOS管柵極電壓抑制電路進行電壓抑制處理，由于NMOS管柵極電壓抑制電路中的NMOS管采用串并聯(lián)結(jié)合的結(jié)構(gòu)設(shè)計，當浪涌電壓來臨時，NMOS管柵極電壓抑制電路中的各NMOS管的柵極電壓分別抑制到不同的電壓，各匪OS管分別承擔一部分負荷，解決了現(xiàn)有匪OS管并聯(lián)結(jié)構(gòu)中單個NMOS管因承擔過大功耗而易受損的問題。
【附圖說明】
[0011]圖1是本發(fā)明大電流浪涌抑制器的結(jié)構(gòu)示意圖。
[0012]圖2是本發(fā)明大電流浪涌抑制器的供電電路內(nèi)部結(jié)構(gòu)示意圖。
[0013]圖3是本發(fā)明大電流浪涌抑制器的方波發(fā)生電路內(nèi)部結(jié)構(gòu)示意圖。
[0014]圖4是本發(fā)明大電流浪涌抑制器的升壓電路內(nèi)部結(jié)構(gòu)示意圖。
[0015]圖5是本發(fā)明大電流浪涌抑制器的NMOS管柵極電壓抑制電路內(nèi)部結(jié)構(gòu)示意圖。
[0016]圖6是本發(fā)明大電流浪涌抑制器的拓撲結(jié)構(gòu)工作流程圖。
【具體實施方式】
[0017]下面結(jié)合附圖和具體實施例對本發(fā)明作進一步詳細說明。應(yīng)當理解，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，但并不作為對本發(fā)明的限定。
[0018]如圖1所示，本發(fā)明提供一種大電流浪涌抑制器，包括:
供電電路I，用于對輸入電壓進行穩(wěn)壓處理之后對外輸出電壓信號；
方波發(fā)生電路2，用于接收所述供電電路I輸出的電壓信號以產(chǎn)生一個固定頻率的方波信號；
升壓電路3，用于接收所述方波發(fā)生電路2的方波信號并通過一個放大器后輸出一個電壓信號；
匪OS管柵極電壓抑制電路4，用于將所述升壓電路3輸出的電壓信號抑制到預(yù)定范圍內(nèi)，然后輸出供給外部電路，包括至少兩組串聯(lián)的NMOS管組，每組NMOS管組包括至少兩個并聯(lián)的NMOS管。
[0019]如圖2所示，供電電路I包括依次串聯(lián)的第一電阻Rl、第二電阻R2和第一穩(wěn)壓二極管Dl，所述第一電阻Rl的外端還連接至外接輸入端VIN，所述第一穩(wěn)壓二極管Dl的陽極接地，所述供電電路I還包括第一射極跟隨器Ql，所述第一射極跟隨器Ql的基極連接至第二電阻R2和第一穩(wěn)壓二極管Dl之間的線路上，集電極連接至第一電阻Rl和第二電阻R2之間的線路上，發(fā)射極與所述供電電路I的輸出端VCC連接且所述發(fā)射極還通過第一電容Cl接地;所述輸入端VIN連接至本抑制器的第一引出腳、第一引出腳以及NMOS管柵極電壓抑制電路，所述第一引出腳和第二引出腳作為本抑制器的外接電源輸入引腳。
[0020]如圖3所示，在一個可選實施例中，方波發(fā)生電路2包括施密特觸發(fā)器1C、第十一電阻Rl 1、第十四電阻R14、第八電容C8和第九電容C9，所述施密特觸發(fā)器IC選用的型號為⑶4093，所述⑶4093的第14管腳與所述供電電路I的輸出端VCC連接且所述第14管腳還通過第八電容C8接地，⑶4093的第7管腳接地，⑶4093的第I管腳和第2管腳連接至第10管腳且所述第10管腳還依次通過第十四電阻R14和第九電容C9接地，CD4093的第3管腳連接至升壓電路，CD4093的第8管腳和第9管腳連接至第十四電阻R14和第九電容C9之間的線路上，⑶4093的第5管腳和第6管腳連接至第^^一電阻Rll的一端，所述第i^一電阻Rll的另一端連接至所述供電電路I的輸出端VCC，⑶4093的第12管腳和第13管腳連接至第4管腳，CD4093的第11管腳連接至NMOS管柵極電壓抑制電路;所述第八電容CS的接地端連接至本抑制器的第三引出腳，所述第5管腳還連接至本抑制器的第四引出腳。
[0021]如圖4所示，升壓電路3包括自外接輸入端VIN至外接輸出端Vout依次串聯(lián)的第十二電阻R12、第六電容C6、第六穩(wěn)壓二極管D6和第四電容C4，第十二電阻R12和第六電容C6之間的線路還通過一第八穩(wěn)壓二極管D8接地，所述第八穩(wěn)壓二極管D8的陽極接地;所述升壓電路3還包括與第六穩(wěn)壓二極管D6和第四電容C4的串聯(lián)體并聯(lián)的第七穩(wěn)壓二極管D7以及第七三極管Q7，所述第七穩(wěn)壓二極管D7的陽極連接至外接輸出端Vout而陰極連接至第六穩(wěn)壓二極管D6的陽極，所述第六穩(wěn)壓二極管D6的陰極還連接至升壓電路3的輸出端T;所述第七三極管Q7的發(fā)射極接地，集電極連接至第十二電阻R12和第八穩(wěn)壓二極管D8之間的線路上，基極通過第十三電阻R13連接至方波發(fā)生電路2的第3管腳。
[0022]如圖5所示，在一個可選實施例中，匪OS管柵極電壓抑制電路4的NMOS管組包括兩組NMOS管組，其中，第一 NMOS管組包括第一 NMOS管Q2和第二 NMOS管Q4，第二 NMOS管組包括第三NMOS管Q3和第四匪OS管Q5，所述第一 NMOS管Q2和第二 NMOS管Q4的漏極均連接至外接輸入端VIN，所述第三NMOS管Q3和第四NMOS管Q5的源極均連接至外接輸出端Vout、第四穩(wěn)壓二極管D4的陽極以及本抑制器的第七引出腳和第八引出腳;所述第一NMOS管Q2的柵極和所述第二 NMOS管Q4的柵極分別通過第五電阻R5和第六電阻R6連接至第三電阻R3的第一端，所述第一匪OS管Q2和第二 NMOS管Q4的源極均連接至第三NMOS管Q3和第四匪OS管Q4的漏極和第三穩(wěn)壓二極管D3的陽極，所述第三穩(wěn)壓二極管D3的陰極連接至第三電阻R3的第一端和第二穩(wěn)壓二極管D2的陰極，所述第二穩(wěn)壓二極管D2的陽極接地;所述第三匪OS管Q3和第四匪OS管Q5的柵極分別通過第七電阻R7和第八電阻R8連接至第四電阻R4的第一端，所述第四電阻R4的第一端還連接至第四穩(wěn)壓二極管D4的陰極，所述第三電阻R3的第二端和所述第四電阻R4的第二端均與所述升壓電路3的輸出端T連接;所述第四電阻R4的第一端還連接至第六三極管Q6的集電極，所述第六三極管Q6的基極通過第十電阻RlO連接至方波發(fā)生電路2的第11管腳，所述第六三極管Q6的發(fā)射極接地;所述第四電阻R4的第一端還通過第二電容C2和第九電阻R9的并聯(lián)體連接至本抑制器的第六引出腳;本抑制器的第5引出腳與地之間逆向?qū)ㄟB接有第五穩(wěn)壓二極管D5。
[0023]如圖6所示，在一個可選實施例中，以產(chǎn)品上電電壓28V為例，本發(fā)明的電路工作原理包括:
S11，給本發(fā)明的產(chǎn)品加上28V電壓；
S12，產(chǎn)品上電后，經(jīng)過限流電阻Rl和R2，穩(wěn)壓二極管Dl上產(chǎn)生一個15V電壓信號，經(jīng)過射極跟隨器Ql將15V電壓進行電流放大，向斯密特觸發(fā)器⑶4093供電；
S13，剛上電時施密特觸發(fā)器⑶4093的8、9管腳為低電平，因此10管腳輸出為高電平，該高電平經(jīng)過電阻R14給電容C9充電，當電容C9對地電壓大于⑶4093的閾值電壓后，10管腳輸出由高電平跳變?yōu)榈碗娖剑娙軨9又開始通過電阻R14放電，當電容C9對地電壓小于CD4093的閾值電壓后，10管腳輸出由低電平跳變成高電平，如此反復(fù)，得到一個固定頻率的方波，在經(jīng)過一個觸發(fā)器將波形整形后輸出作為升壓電路的輸入；
S14，方波信號經(jīng)電阻Rl 3和三極管Q7后電壓被放大，當三極管Q7輸出低電平時，從產(chǎn)品輸出端經(jīng)穩(wěn)壓管D7對電容C6進行充電，當三極管Q7輸出高電平時，由于電容C6兩端電壓不能突變，此時電容C6與三極管Q7相連的一端電壓由O V變?yōu)楫a(chǎn)品輸入電壓，于是另一端的電壓也相應(yīng)升高，電荷經(jīng)穩(wěn)壓管D6栗入電容C4。穩(wěn)壓管D8的作用是在80V浪涌來時，抑制電容C6電壓升高幅度，減小元件耐壓值，降低元件成本；
S15，供電系統(tǒng)在加載和卸載時會產(chǎn)生一個電壓最大為80V，時間長達數(shù)十毫秒的高壓脈沖；
S16，NM0S管柵極電壓抑制電路檢測輸入電壓是否需要抑制；
S17，如若輸入電壓需要抑制時，由于NMOS管采取Q2、Q4并聯(lián)，Q3、Q5并聯(lián)，然后再串聯(lián)。升壓電路的輸出電壓經(jīng)電阻R3和穩(wěn)壓管D2，最高限制在65V以內(nèi)，然后再經(jīng)過電阻R5、電阻R6加在Q2、Q4的柵極上，并被穩(wěn)壓管D3將柵源電壓差限制在15V以內(nèi)。同樣，升壓電路的輸出電壓經(jīng)過電阻R3，電阻R9、穩(wěn)壓管D5和外接穩(wěn)壓管被抑制在40V左右，然后經(jīng)過電阻R7、電阻R8加在Q3、Q5的柵極上，并被穩(wěn)壓管穩(wěn)壓管D4將柵源電壓差限制在15V以內(nèi)；
S18，如若輸入電壓不需要抑制時，Q2、Q3、Q4、Q5的柵極電壓均比源極電壓高15V，使得Q2、Q3、Q4、Q5完全開通，導(dǎo)通壓降很小。當80V浪涌來臨時，Q2、Q4的柵極電壓被限制在65V，比80V的漏極電壓低，此時Q2、Q4工作在線性區(qū)間，為一個漏極跟隨器，源極輸出電壓被抑制在60V左右，同樣Q3、Q5的柵極電壓被限制在40V，比60V的漏極電壓低，此時Q3、Q5也工作在線性區(qū)間，源極輸出電壓被抑制在38V以內(nèi)。如此，在電流為1A的80V/100ms浪涌期間，Q2、Q4承受的漏源極壓降為20V左右，Q3、Q5承受漏源極壓降也為20V左右，兩組NMOS管分別承擔200瓦的耗散功率，將電壓抑制在要求范圍以內(nèi)。
[0024]本發(fā)明提供一種大電流浪涌抑制器，通過供電電路和方波發(fā)生電路輸出固定頻率的電壓信號，再經(jīng)升壓電路進行升壓處理后由NMOS管柵極電壓抑制電路進行電壓抑制處理，由于NMOS管柵極電壓抑制電路中的NMOS管采取串并聯(lián)結(jié)合的結(jié)構(gòu)設(shè)計，當浪涌電壓來臨時，匪OS管柵極電壓抑制電路中的各WOS管的柵極電壓分別抑制到不同的電壓，各匪OS管分別承擔一部分負荷，解決了現(xiàn)有匪OS管并聯(lián)結(jié)構(gòu)中單個NMOS管因承擔過大功耗而易受損的問題。本發(fā)明電路結(jié)構(gòu)簡單、成本低廉、擴展性強。
[0025]以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限定本發(fā)明的保護范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種大電流浪涌抑制器，其特征在于:包括: 供電電路(I )，用于對輸入電壓進行穩(wěn)壓處理之后對外輸出電壓信號； 方波發(fā)生電路(2)，用于接收所述供電電路(I)輸出的電壓信號以產(chǎn)生固定頻率的方波信號； 升壓電路(3)，用于接收所述方波發(fā)生電路(2)的方波信號并通過放大器后輸出電壓信號； NMOS管柵極電壓抑制電路(4)，用于將所述升壓電路(3)輸出的電壓信號抑制到預(yù)定范圍內(nèi)再輸出供給外部電路，包括至少兩組串聯(lián)的匪OS管組，每組匪OS管組包括至少兩個并聯(lián)的NMOS管。2.根據(jù)權(quán)利要求1所述的大電流浪涌抑制器，其特征在于:所述供電電路(I)包括依次串聯(lián)的第一電阻Rl、第二電阻R2和第一穩(wěn)壓二極管Dl，所述第一電阻Rl的外端還連接至外接輸入端VIN，所述第一穩(wěn)壓二極管Dl的陽極接地;所述供電電路(I)還包括第一射極跟隨器Ql，所述第一射極跟隨器Ql的基極連接至第二電阻R2和第一穩(wěn)壓二極管Dl之間的線路上，集電極連接至第一電阻Rl和第二電阻R2之間的線路上，發(fā)射極與所述供電電路(I)的輸出端VCC連接且所述發(fā)射極還通過第一電容Cl接地;所述外接輸入端VIN連接至本抑制器的第一引出腳、第二引出腳，所述第一引出腳和第二引出腳作為本抑制器的外接電源輸入引腳。3.根據(jù)權(quán)利要求1所述的大電流浪涌抑制器，其特征在于:所述方波發(fā)生電路(2)內(nèi)部結(jié)構(gòu)具體為:包括施密特觸發(fā)器1C、第^^一電阻Rll、第十四電阻R14、第八電容C8和第九電容C9，所述施密特觸發(fā)器IC包括第I?第14管腳，所述第14管腳與所述供電電路(I)的輸出端VCC連接且所述第14管腳還通過第八電容C8接地，所述第八電容C8的接地端還連接至本抑制器的第三引出腳，所述第7管腳接地，所述第I管腳和第2管腳連接至第10管腳且所述第10管腳還依次通過第十四電阻R14和第九電容C9接地，所述第3管腳連接至升壓電路(3)，所述第8管腳和第9管腳連接至第十四電阻R14和第九電容C9之間的線路上;所述第5管腳和第6管腳連接至第十一電阻Rll的一端，所述第5管腳還連接至本抑制器的第四引出腳，所述第十一電阻Rll的另一端連接至所述供電電路(I)的輸出端VCC，所述第12管腳和第13管腳連接至第4管腳，所述第11管腳連接至NMOS管柵極電壓抑制電路(4)。4.根據(jù)權(quán)利要求3所述的大電流浪涌抑制器，其特征在于:所述升壓電路(3)包括:自外接輸入端VIN至外接輸出端Vout依次串聯(lián)的第十二電阻R12、第六電容C6、第六穩(wěn)壓二極管D6和第四電容C4，所述第十二電阻R12和第六電容C6之間的線路還通過一第八穩(wěn)壓二極管D8接地，所述第八穩(wěn)壓二極管D8的陽極接地;所述升壓電路(3)還包括與第六穩(wěn)壓二極管D6和第四電容C4的串聯(lián)提并聯(lián)的第七穩(wěn)壓二極管D7以及第七三極管Q7，所述第七穩(wěn)壓二極管D7的陽極連接至外接輸出端Vout而陰極連接至第六穩(wěn)壓二極管D6的陽極，所述第六穩(wěn)壓二極管D6的陰極連接至升壓電路(3)的輸出端T，所述第七三極管Q7的發(fā)射極接地，集電極連接至第十二電阻R12和第八穩(wěn)壓二極管D8之間的線路上，基極通過第十三電阻R13連接至方波發(fā)生電路(2)的第3管腳。5.根據(jù)權(quán)利要求3所述的大電流浪涌抑制器，其特征在于:所述的NMOS管柵極電壓抑制電路(4)的NMOS管組包括兩組NMOS管組，其中，第一NMOS管組包括并聯(lián)的第一NMOS管Q2和第二匪OS管Q4，第二匪OS管組包括并聯(lián)的第三WOS管Q3和第四WOS管Q5，所述第一匪OS管Q2和第二 NMOS管Q4的漏極均連接至外接輸入端VIN，所述第三匪OS管Q3和第四匪OS管Q5的源極均連接至外接輸出端Vout、第四穩(wěn)壓二極管D4的陽極以及本抑制器的第七引出腳和第八引出腳;所述第一NMOS管Q2的柵極和所述第二NMOS管Q4的柵極分別通過第五電阻R5和第六電阻R6連接至第三電阻R3的第一端，所述第一 NMOS管Q2的源極和第二 NMOS管Q4的源極均連接至第三NMOS管Q3和第四NMOS管Q5的漏極和第三穩(wěn)壓二極管D3的陽極，所述第三穩(wěn)壓二極管D3的陰極連接至第三電阻R3的第一端和第二穩(wěn)壓二極管D2的陰極，所述第二穩(wěn)壓二極管D2的陽極接地;所述第三NMOS管Q3和第四NMOS管Q5的柵極分別通過第七電阻R7和第八電阻R8連接至第四電阻R4的第一端，所述第四電阻R4的第一端還連接至第四穩(wěn)壓二極管D4的陰極，所述第四電阻R4的第二端和第三電阻R3的第二端均與所述升壓電路(3)的輸出端T連接;所述第四電阻R4的第一端還連接至第六三極管Q6的集電極，所述第六三極管Q6的基極通過第十電阻RlO連接至方波發(fā)生電路(2)的第11管腳，所述第六三極管Q6的發(fā)射極接地；所述第四電阻R4的第一端還通過第二電容C2和第九電阻R9的并聯(lián)體連接至本抑制器的第六引出腳;本抑制器的第5引出腳與地之間逆向?qū)ㄟB接有第五穩(wěn)壓二極管D5。
【文檔編號】H02M1/32GK106058836SQ201610529191
【公開日】2016年10月26日
【申請日】2016年7月6日
【發(fā)明人】李迪伽
【申請人】深圳市振華微電子有限公司