一種同步整流管短路防護(hù)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及同步整流管短路防護(hù)電路。
【背景技術(shù)】
[0002]同步整流是采用通態(tài)電阻極低的專用功率MOSFET，來取代整流二極管以降低整流損耗的一項(xiàng)新技術(shù)。它能大大提高DC/DC變換器的效率并且不存在由肖特基勢皇電壓而造成的死區(qū)電壓。功率MOSFET屬于電壓控制型器件，它在導(dǎo)通時(shí)的伏安特性呈線性關(guān)系。用功率MOSFET做整流器時(shí)，要求柵極電壓必須與被整流電壓的相位保持同步才能完成整流功能，故稱之為同步整流。
[0003]開關(guān)電源目前呈現(xiàn)出高效率、高功率密度的發(fā)展趨勢。同步整流技術(shù)的應(yīng)用能大幅度提高電源效率(特別是大電流應(yīng)用場合)，對實(shí)現(xiàn)開關(guān)電源高效率、高功率密度至關(guān)重要，目前正逐漸推廣應(yīng)用并不斷優(yōu)化。
[0004]近年來隨著電源技術(shù)的發(fā)展，同步整流技術(shù)正在向低電壓、大電流輸出的DC/DC變換器中迅速推廣應(yīng)用。DC/DC變換器的損耗主要由3部分組成:功率開關(guān)管的損耗，高頻變壓器的損耗，輸出端整流管的損耗。在低電壓、大電流輸出的情況下，整流二極管的導(dǎo)通壓降較高，輸出端整流管的損耗尤為突出?？旎謴?fù)二極管(FRD)或超快恢復(fù)二極管(SRD)可達(dá)1.0?1.2V，即使采用低壓降的肖特基二極管(SBD)，也會(huì)產(chǎn)生大約0.6V的壓降，這就導(dǎo)致整流損耗增大，電源效率降低。舉例說明，目前筆記本電腦普遍采用3.3V甚至1.8V或1.5V的供電電壓，所消耗的電流可達(dá)20A。此時(shí)超快恢復(fù)二極管的整流損耗已接近甚至超過電源輸出功率的50%。即使采用肖特基二極管，整流管上的損耗也會(huì)達(dá)到(18%?40%)PO，占電源總損耗的60%以上。因此，傳統(tǒng)的二極管整流電路已無法滿足實(shí)現(xiàn)低電壓、大電流開關(guān)電源高效率及小體積的需要，成為制約DC/DC變換器提高效率的瓶頸。
[0005]由于采用同步整流的電源具有較高的轉(zhuǎn)換效率，因此，同步整流在DC/DC電路中廣泛地使用，但由于輸出負(fù)極到同步整流MOS管S極間線路阻抗或是檢流電阻的存在，造成控制芯片地(輸出負(fù)極)與同步整流MOS管S極間存在電壓差，控制芯片無法有效關(guān)斷同步整流管而導(dǎo)致同步整流管損壞的風(fēng)險(xiǎn)。
[0006]如圖1所示，為應(yīng)用同步整流技術(shù)的電路原理簡圖，圖中ICl為輸出反饋控制芯片，IC2為驅(qū)動(dòng)芯片，輸出反饋控制芯片ICl的接地引腳接電源輸出負(fù)極GND，驅(qū)動(dòng)芯片IC2的接地引腳接0CP，M0S管Q1、M0S管Q2為同步整流MOS管，電容El為輸出電容，VOUT為電源輸出正極，GND為電源輸出負(fù)極，RISl為輸出檢流電阻(或是輸出負(fù)極到同步整流MOS管S極間線路阻抗)，OCP接MOS管Q2的S極，RL為輸出負(fù)載。
[0007]輸出短路后，輸出短路保護(hù)電路(圖上未給出)檢測到短路狀態(tài)并迅速反饋到控制芯片IC1，IC1關(guān)斷原邊MOS管驅(qū)動(dòng)信號(hào)，使原邊停止向副邊繼續(xù)傳遞能量，同時(shí)關(guān)斷ICl同步整流驅(qū)動(dòng)信號(hào)輸出，即將引腳SRDRV和引腳SRDRVB拉低到ICl地GND，旨在關(guān)斷Ql、Q2，避免輸出電容El通過Q1、Q2以及副邊繞組放電以致?lián)p壞Q1、Q2。但輸出短路，RL為0，輸出電容El上的電壓疊加在檢流電阻RISl上，電流由GND流向0CP，GND電平高于0CP，兩者存在電壓差V__QCP，VeND_Qa)通過電阻R3和R4、R9和R8分別分壓到IC2使能輸入引腳ENA、ENB,若Votmjcp足夠高，ENA、ENB電平(參考IC2地OCP)超過使能閥值電平，將會(huì)導(dǎo)致IC2繼續(xù)驅(qū)動(dòng)Q1、Q2開通，電容El通過Q1、Q2和變壓器繞組A、B放電，致使Q1、Q2存在損壞風(fēng)險(xiǎn)。
【實(shí)用新型內(nèi)容】
[0008]本實(shí)用型電路要解決的是:消除輸出端短路時(shí)，由于輸出負(fù)極到同步整流MOS管S極間線路阻抗或是檢流電阻的存在，造成控制芯片地(輸出負(fù)極)與同步整流MOS管S極間存在電壓差，控制芯片無法有效關(guān)斷同步整流管而導(dǎo)致同步整流管損壞的風(fēng)險(xiǎn)。而提供一種同步整流管短路防護(hù)電路。
[0009]本實(shí)用新型的技術(shù)方案是:一種同步整流管短路防護(hù)電路，所述的同步整流電路中，輸出反饋控制芯片的接地引腳接電源輸出地GND，驅(qū)動(dòng)芯片的接地引腳接另外一個(gè)地0CP,地GND與地OCP之間接有輸出檢流電阻RISI。該短路防護(hù)電路設(shè)置在輸出反饋控制芯片的SRDRV引腳和SRDRVB引腳與驅(qū)動(dòng)芯片的ENA引腳和ENB引腳之間；包括三極管Q3、電阻Rll和電阻R12、二極管Dl ;所述的反饋控制芯片的SRDRV引腳和SRDRVB引腳分別接二極管Dl的陽極，二極管Dl的陰極接所述的三極管Q3的集電極，三極管Q3的基極通過電阻Rll接接電源輸出地GND，電阻R12連接在三極管Q3的基極與發(fā)射極之間，三極管Q3的發(fā)射極與接地OCP。
[0010]這樣，當(dāng)GND的電壓高于OCP時(shí)，SRDRV和SRDRVB的電壓與GND —致，此時(shí)，ENA和ENB的電壓通過三極管Q3下拉與OCP —致，因此，不會(huì)引起MOS管驅(qū)動(dòng)。
[0011]本實(shí)用新型的優(yōu)選方式是:在所述的輸出反饋控制芯片的SRDRV引腳和SRDRVB引腳與驅(qū)動(dòng)芯片的ENA引腳和ENB引腳之間還設(shè)置有分壓電路，所述的分壓電路包括電阻R3、電阻R4、電阻R9、電阻R8 ;所述的輸出反饋控制芯片的SRDRV弓丨腳通過電阻R3和電阻R4串聯(lián)接地0CP，電阻R3和電阻R4的連接點(diǎn)接驅(qū)動(dòng)芯片的ENA引腳；所述的輸出反饋控制芯片的SRDRV引腳通過電阻R9和電阻R8串聯(lián)接地0CP，電阻R9和電阻R8的連接點(diǎn)接驅(qū)動(dòng)芯片的ENB引腳。
[0012]以下將結(jié)合附圖和實(shí)施例，對本實(shí)用新型進(jìn)行較為詳細(xì)的說明。
【附圖說明】
[0013]圖1是目前應(yīng)用同步整流技術(shù)的電路原理簡圖。
[0014]圖2是應(yīng)用本實(shí)用新型電路和同步整流技術(shù)的電路原理簡圖。
【具體實(shí)施方式】
[0015]實(shí)施例1:如圖2所示，本實(shí)施例是一種同步整流管短路防護(hù)電路，本短路保護(hù)電路所要保護(hù)的同步整流電路如圖1所示，為一種一般的同步整流電路，不失一般性，它具有輸出反饋控制芯片ICl和驅(qū)動(dòng)芯片IC2，其中，輸出反饋控制芯片ICl的接地引腳與電源的輸出地GND相連，輸出反饋信號(hào)通過輸