專利名稱：用于向分級運動估計器提供最佳數(shù)據(jù)的裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于運動估計的數(shù)據(jù)提供裝置和方法，特另涉及用于向分級運動估計器提供最佳數(shù)據(jù)的裝置和方法。
一般地，圖象通信系統(tǒng)，如數(shù)字電視的運動圖象存儲裝置、運動圖象電話會議、或圖象電話，發(fā)送和接收很多包括實時運動圖象的多媒體信息。圖象通信系統(tǒng)中的多媒體信息變得復(fù)雜，但傳送這些信息的通信網(wǎng)絡(luò)并沒有跟上多媒體信息的變化。特別地，運動圖象構(gòu)成很大比例的多媒體信息，而這需要壓縮技術(shù)。壓縮技術(shù)的基本思路是消除視頻序列中空間和時間上的冗余碼。運動補償預(yù)測編碼代表一種從多媒體信息中消除冗余的方法。
在運動補償預(yù)測碼中，從時間軸觀測的圖象的運動可通過搜索先前幀(t-1)與當(dāng)前幀(t)之間的匹配塊的位置來進行估計。在現(xiàn)有技術(shù)中，全搜索(fullsearch)和分級搜索(hierarchical search)已被推薦為運動估計算法。全搜索需要很大的計算量，并必須有存儲器(例如，靜態(tài)隨機存取存儲器(SRAM)或同步動態(tài)隨機存取存儲器(SDRAM))，用于存儲當(dāng)前圖象的宏塊和對應(yīng)于先前圖象的搜索區(qū)域的宏塊。分級搜索也必須包括可用于全搜索的存儲圖象的存儲器，只是計算量大大地減少了。這樣，用于操作傳統(tǒng)的運動估計量算法的硬件需要一個大的圖象存儲器，而只是用于運動估計器，這樣增加了芯片的面積。
為解決上述問題，本發(fā)明的一個目的是提供只存儲上層圖象塊的大小，而不是整個幀，并為運動估計器提供最佳數(shù)據(jù)的裝置及其方法。
為達到上述目的，本發(fā)明提供了一個數(shù)據(jù)提供裝置，包括判定存儲器用途的判定器；存儲當(dāng)前及先前幀的圖象數(shù)據(jù)的SDRAM；存儲當(dāng)前及先前幀的宏塊圖象數(shù)據(jù)的SRAM；及產(chǎn)生運動向量和絕對差之和(SAD)的運動估計器，此裝置包括SDRAM地址生成器，用于以宏塊為單位，讀取存儲在SDRAM中的當(dāng)前和先前幀的圖象數(shù)據(jù)，并在SRAM中存儲讀取的圖象數(shù)據(jù)，及從SRAM向SDRAM寫從運動估計器以宏塊為單位產(chǎn)生的運動向量和SAD；FIFO模塊單元，用于從SDRAM以脈沖串(burst)為單位讀取幀圖象數(shù)據(jù)并在SRAM存儲所讀取的數(shù)據(jù)，并從SRAM向SDRAM以脈沖串為單位傳送運動向量和SAD；以及SRAM地址生成器，用于根據(jù)按照分級搜索電平從SRAM讀取當(dāng)前和先前幀的宏塊圖象數(shù)據(jù)中的數(shù)據(jù)，將讀取的圖象數(shù)據(jù)寫入運動估計器的內(nèi)部寄存器，并將運動向量和SAD從運動估計器寫入SRAM。
通過參照附圖以及優(yōu)選實施例的詳細(xì)說明，將會更清楚地理解本發(fā)明的上述目的和優(yōu)點，附圖中

圖1為按照本發(fā)明，用于分級運動估計器的最佳數(shù)據(jù)提供裝置的方框圖；圖2為圖1中SDRAM讀單元210的詳細(xì)圖；圖3為圖2中SDRAM讀單元210的時序圖；圖4為圖1中SDRAM寫單元280的詳細(xì)圖；圖5為圖4中SDRAM寫單元280的時序圖；圖6為圖1中ME_FIFO單元250的詳細(xì)圖；圖7為圖1中MV_FIFO單元270的詳細(xì)圖；圖8為圖1中SDRAM讀單元230的詳細(xì)圖；以及圖9為圖1中MV_FIFO寫單元294的詳細(xì)圖。
參考圖1，按照本發(fā)明的存儲器數(shù)據(jù)提供裝置包括判定器110；用于存儲當(dāng)前幀圖象和先前幀圖象的SDRAM 120；用于存儲當(dāng)前宏塊圖象數(shù)據(jù)和先前宏塊圖象數(shù)據(jù)的SRAM 140；用于產(chǎn)生運動向量(MV)和絕對差之和(SAD)的運動估計器(ME)130；及安裝于判定器110、SDRAM 120、ME 130和SRAM 140之間用于收發(fā)進行運動估計所需要的數(shù)據(jù)的數(shù)據(jù)提供單元200。數(shù)據(jù)提供單元200包括與寄存器堆單元240對應(yīng)的數(shù)據(jù)設(shè)定模塊；具有SDRAM讀單元210和SDRAM寫單元280的SDRAM地址發(fā)生器模塊；具有ME_FIFO單元250和MV_FIFO單元270的FIFO模塊；具有SRAM寫單元220、SRAM讀單元230、MV_SRAM讀單元290和MV_SRAM寫單元294的SRAM地址發(fā)生器模塊；以及對應(yīng)于16-8位轉(zhuǎn)換器260的位轉(zhuǎn)換模塊。
數(shù)據(jù)提供單元200向運動估計器130提供8位數(shù)據(jù)DO_8用于運動估計，將包括由ME 130產(chǎn)生的一個運動向量、一個最終SAD和四個中間SAD值在內(nèi)的總共16位數(shù)據(jù)轉(zhuǎn)換為3個32位數(shù)據(jù)DO_32，使運動校正器(未示出)和主機讀出脈沖串長度為3的數(shù)據(jù)，并將32位數(shù)據(jù)存儲在SDRAM 120中。
圖1的數(shù)據(jù)提供裝置將參考圖2至9所示的模塊來描述。
寄存器堆單元240為初始數(shù)據(jù)設(shè)定模塊，具有提供運動估計的數(shù)據(jù)所需要的初始地址偏置值和命令，此命令和偏置值由主機設(shè)定。在寄存器堆單元240中，期望的啟始偏置值或命令由通過32位數(shù)據(jù)總線D1 32從SDRAM 120接收的數(shù)據(jù)和從判定器110接收的數(shù)據(jù)允許或禁止。
SDRAM地址生成模塊(210和280)基本上根據(jù)脈沖串長度、CIF/QCIF和數(shù)據(jù)寬度生成SDRAM 120的讀/寫地址，并與由控制模塊(未示出)輸出的數(shù)據(jù)請求信號DATA_REQ、脈沖串長度數(shù)據(jù)BURST_LENGTH和讀/寫信號NRW同步地向判定器110輸出讀/寫地址。另外，SDRAM地址生成模塊(210和280)以宏塊為單位讀取存儲在SDRAM 120中的當(dāng)前幀圖象信息和先前幀圖象信息。這里，SDRAM 120的數(shù)據(jù)寬度為32位，SRAM 140的數(shù)據(jù)寬度為16位，由運動估計器130處理的像素數(shù)據(jù)寬度為8位。因此，為了從SDRAM120讀取16×6像素數(shù)據(jù)，SDRAM地址生成模塊(210和280)實際上只需要32位數(shù)據(jù)，是宏像素(macro pixels)全部數(shù)量的四分之一。
當(dāng)讀取脈沖串長度為4的32位數(shù)據(jù)時，SDRAM地址生成模塊(210和280)實際上僅滿足16位地址。SDRAM地址生成模塊(210和280)讀取當(dāng)前16×6宏數(shù)據(jù)，然后讀取存儲在SDRAM 120中的圖象幀之中的48×8先前圖象數(shù)據(jù)。這個過程連續(xù)操作的次數(shù)等于操作單元的數(shù)量。當(dāng)在一個圖象幀的操作結(jié)束時，新的當(dāng)前/先前地址啟始偏置從主機接收到，并開始一個新的幀的操作。
參考圖2，SDRAM讀單元210接收復(fù)位信號RESET、時鐘信號CLK、允許信號ENABLE、偏置更新信號OFFSET_UPDATE、格式分類信號ME_CIF、第一地址啟始偏置值ME_PRE_SDRAM_START、和第二地址啟始偏置值ME_CURR_SDRAM_START，并產(chǎn)生SDRAM讀地址。并且，SDRAM讀單元210以宏塊為單位連續(xù)讀取存儲在SDRAM 140中的當(dāng)前幀數(shù)據(jù)和先前幀數(shù)據(jù)，其次數(shù)等于操作單元的數(shù)量。
更具體地說，SDRAM讀單元接收用于設(shè)定初始地址的先前/當(dāng)前地址啟始偏置值ME_PRE_SDRAM_START/ME_CURR_SDRAM_START，和用于分類CIF/QCIF的格式分類信號ME_CIF。為了防止地址偏置值在復(fù)位后被設(shè)定在寄存器中，在接收允許信號ENABLE前，接收一個用于裝載地址啟始偏置值ME_PRE_SDRAM_START或ME_CURR_SDRAM_START的偏置更新信號OFFSET_UPDATE。如圖3的時序圖所示，SDRAM 120的地址SDRAM_ADDR和數(shù)據(jù)DATA_32將考慮到幾個不同信號的時序而施加到判定器110，這幾個信號為時鐘信號CLK、讀/寫控制信號NRW、數(shù)據(jù)請求信號DATA_REQ、脈沖串長度數(shù)據(jù)BURST_LENGTH、確認(rèn)信號ACK、和數(shù)據(jù)傳送信號DATA_IN_TRANS。
參考圖4，SDRAM寫單元280接收復(fù)位信號RESET、時鐘信號CLK、允許信號ENABLE、運動向量偏置更新信號MV_OFFSET_UPDATE、格式分類信號ME_CIF、和地址啟始偏置值ME_SDRAM_START，并產(chǎn)生SDRAM寫地址。
更具體地說，SDRAM寫單元280生成用于將由ME 130根據(jù)一個宏塊從SRAM 140產(chǎn)生的運動向量MV和多個SAD存儲到SDRAM 120中的SDRAM寫地址SDRAM_WRITE_ADDR。這里，SDRAM寫單元280接收地址啟始偏置ME_SDRAM_START(即用于存儲運動向量MV和SAD的初始地址)和用于分類CIF/Q CIF的格式分類信號ME_CIF。為了防止地址偏置值在復(fù)位后被設(shè)定在寄存器中，在允許信號ENABLE接收前，接收用于向SDRAM讀單元210裝載地址啟始偏置ME_SDRAM_START的偏置更新信號OFFSET_UPDATE。
如圖5所示的時序圖，SDRAM 120的地址SDRAM_ADDR和實際上將要被存儲的數(shù)據(jù)DATA_32，將考慮到幾個不同信號的時序而施加到判定器110，這幾個信號為時鐘信號CLK、讀/寫控制信號NRW、數(shù)據(jù)請求信號DATA_REQ、脈沖串長度數(shù)據(jù)BURST_LENGTH、確認(rèn)信號ACK、和數(shù)據(jù)傳送信號DATA_IN_TRANS。
參考圖6和7，具有ME_FIFO單元250和MV_FIFO單元270的FIFO模塊以脈沖串為單位從SRAM 140向SDRAM 120傳送運動向量和SAD。在FIFO模塊向SDRAM 120要求數(shù)據(jù)及地址之后，直到實際數(shù)據(jù)被接收到，存在著大約7個時鐘的延遲。這里，F(xiàn)IFO模塊一次讀取一個地址的數(shù)據(jù)是帶寬的很大消耗。這樣，為了解決這個問題，F(xiàn)IFO模塊從SDRAM 120以脈沖串為單位讀取數(shù)據(jù)以改進系統(tǒng)的整體速度。因此，由于SRAM 140的數(shù)據(jù)寬度是16而SDRAM 120的數(shù)據(jù)寬度是32，所以，F(xiàn)IFO模塊需要與讀取和存儲32位圖象數(shù)據(jù)的脈沖串的長度相當(dāng)?shù)娜萘俊＠?，如果脈沖串長度為4，則使用數(shù)據(jù)寬度為32且數(shù)據(jù)深度為4的FIFO，而如果脈沖串長度為3，則使用數(shù)據(jù)寬度為32且數(shù)據(jù)深度為3的FIFO。施加到FIFO模塊的數(shù)據(jù)DATA_32需要從判定器110接收的數(shù)據(jù)傳送信號DATA_IN_TRANS和確認(rèn)信號ACK作為結(jié)束時序，如圖3和5所示。從SDRAM 120利用脈沖串長度4來讀取32位圖象數(shù)據(jù)，所以FIFO模塊基本上具有數(shù)據(jù)寬度32和深度4。
參考圖6，ME_FIFO單元250由生成讀/寫信號的ME_FIFO控制器610、和進行實際FIFO操作的ME_FIFO單元620組成。
當(dāng)接收到允許信號ENABLE時，ME_FIFO控制器610在4個和8個時鐘內(nèi)分別生成寫允許信號WE和讀允許信號RE，輸出寫終止信號FIFO_W_END，以在有限狀態(tài)機(FSM)完成狀態(tài)轉(zhuǎn)移。ME_FIFO單元620根據(jù)在4個時鐘內(nèi)生成的寫允許信號WE以脈沖串長度4連續(xù)從SDRAM 120讀取4個32位圖象數(shù)據(jù)，將讀取的數(shù)據(jù)存儲在其內(nèi)部寄存器中，并根據(jù)在8個時鐘內(nèi)生成的讀允許信號RE向SRAM 140輸出16位數(shù)據(jù)DATA_16。這里，ME_FIFO單元620需要2個時鐘的時長轉(zhuǎn)換32位數(shù)據(jù)為16位數(shù)據(jù)。
參考圖7，MV_FIFO單元270由生成寫允許信號WE和讀允許信號RE的MV_FIFO控制器710、和進行實際FIFO操作的MV_FIFO單元720組成。
當(dāng)接收到允許信號ENABLE時，MV_FIFO控制器710在4個和8個時鐘內(nèi)分別生成寫允許信號WE和讀允許信號RE，輸出寫終止信號FIFO_W_END，以在FSM完成狀態(tài)轉(zhuǎn)移。MV_FIFO單元620基本上順次在6個時鐘內(nèi)從SRAM 140讀取6個16位數(shù)據(jù)，即一個運動向量(Mvx，Mvy)、一個最終SAD和四個中間SAD，將讀取的數(shù)據(jù)存儲在其內(nèi)部寄存器中，然后在3個時鐘內(nèi)將16位數(shù)據(jù)轉(zhuǎn)換為32位數(shù)據(jù)，并以脈沖串長度3輸出要寫入SDRAM 120的數(shù)據(jù)DATA_16及從判定器110接收到的確認(rèn)信號ACK和數(shù)據(jù)傳送信號DATA_IN_TRANS。這里，MV_FIFO單元720需要1個時鐘的時長轉(zhuǎn)換16位數(shù)據(jù)為32位數(shù)據(jù)。
參考圖8和9，SRAM地址生成模塊(220+230+290+294)生成一個用于從/向異步SRAM讀/寫數(shù)據(jù)的12位SRAM地址。SRAM寫單元220從SDRAM120向SRAM 140寫入圖象數(shù)據(jù)，簡單增加計數(shù)器(未示出)，當(dāng)SRAM寫單元被允許時，在每個時鐘將地址從0到1279加1。這里，地址0到255用于當(dāng)前圖象數(shù)據(jù)，地址256到1279用于先前圖象數(shù)據(jù)。SRAM讀單元230向ME 130提供存儲在SRAM 140中的圖象數(shù)據(jù)，在任意需要的時刻，向ME130提供存儲于SRAM 140中的當(dāng)前和先前宏圖象數(shù)據(jù)中的需要的數(shù)據(jù)，并將同樣的數(shù)據(jù)存儲在ME 130的內(nèi)部寄存器中。
參考圖8，SRAM讀單元230由SRAM讀控制器810和地址生成器820組成，SRAM讀控制器810用于響應(yīng)于復(fù)位信號RESET、時鐘信號CLK、允許信號ENABLE、請求信號REQ和狀態(tài)信號STATUS，輸出狀態(tài)控制信號STATE、CNT和V_N_STATE、SRAM讀終止信號SDRAM_READ_END和確認(rèn)信號ACK，地址生成器820響應(yīng)于復(fù)位信號RESET、時鐘信號CLK和向量值MVx和Mvy，實際生成地址ADDR。
地址生成器820按照分級搜索的高電平、中間電平和低電平生成不同的地址。就是說，在高電平數(shù)據(jù)的情況下，最低有效位(LSB)將被從地址ADDR中移去，在任意其他地址，如地址0、2、4、6……，的16位數(shù)據(jù)被讀取。最后，每4個地址輸出8位數(shù)據(jù)。在中間電平數(shù)據(jù)的情況下，地址ADDR在每個時鐘加1，LSB從每個地址中移去，形成對數(shù)據(jù)進行二次抽樣。在低電平數(shù)據(jù)的情況下，地址ADDR每2個時鐘加1，LSB從每個地址中移去，在每個時鐘數(shù)據(jù)順序讀取一個數(shù)據(jù)項。
參考圖9，MV_SRAM寫單元294響應(yīng)于復(fù)位信號RESET、時鐘信號CLK、允許信號ENABLE、和最大計數(shù)值MAX_CNT輸出寫地址MV_SRAM_WRITE_ADDR，也輸出代表狀態(tài)轉(zhuǎn)換的MV_SRAM寫終止信號MV_SRAM_WRITE_END和MV寫幀終止信號MV_WRITE_FRAME_END。
當(dāng)MV_SRAM寫單元被允許時，MV_SRAM寫單元294在每個時鐘，通過簡單地將最大計數(shù)值MAX_CNT和將寫地址MV_SRAM_WRITE_ADDR從1280加1，從ME 130向SRAM 140寫最終MV和SAD。這里，因為地址0到1279已經(jīng)被指定用于圖象數(shù)據(jù)，使用1280或更大的寫地址MV_SRAM_WRITE_ADDR。最后的地址值與操作單位有關(guān)。例如，如果操作單位為3，3個宏塊的運動向量，3個宏塊的最終SAD，和12個宏塊的中間SAD，必須以3個宏塊為基本單位被存儲在SRAM 140中3次。因此，最后地址值為1298(1280+18)。這里，操作單位必須為3的倍數(shù)。
按照上述本發(fā)明述，通過只存儲上層圖象塊的大小而不是全部幀圖象，不必使用大小與整個幀相同的用于估計運動的一般專用存儲器。并且，可以使用具有小容量的存儲器，所以芯片的尺寸可減小。
權(quán)利要求
1．一種數(shù)據(jù)提供裝置，包括動態(tài)存儲單元和靜態(tài)存儲單元，均用于存儲圖象數(shù)據(jù)；運動估計器，用于通過所述動態(tài)存儲單元和所述靜態(tài)存儲單元生成運動向量和絕對差之和(SAD)；以及數(shù)據(jù)提供單元，用于提供所述運動估計器需要的數(shù)據(jù)，其中所述數(shù)據(jù)提供單元包括第一地址生成器，用于以宏塊為單位讀取存儲在所述動態(tài)存儲單元中的圖象數(shù)據(jù)，將所述讀取的圖象數(shù)據(jù)存儲在所述靜態(tài)存儲單元中，以宏塊為單位從所述運動估計器向所述動態(tài)存儲單元寫入生成的運動向量和SAD；FIFO模塊單元，用于向所述靜態(tài)存儲單元，以脈沖串為單位，存儲由所述第一地址生成器讀取的所述動態(tài)存儲單元的圖象數(shù)據(jù)，并以脈沖串為單位向所述動態(tài)存儲單元傳送所述運動向量和所述SAD；以及第二地址生成器，用于通過所述FIFO單元，按照分級電平，以宏塊為單位讀取存儲在所述動態(tài)存儲單元的圖象數(shù)據(jù)之中的數(shù)據(jù)，將所述讀取的圖象數(shù)據(jù)寫入所述運動估計器的內(nèi)部寄存器，并將所述運動向量和所述SAD從所述運動估計器寫入所述靜態(tài)存儲單元。
2．如權(quán)利要求1所述的數(shù)據(jù)提供裝置，其中，所述第一地址生成器包括讀單元，用于以宏塊為單位，連續(xù)讀取存儲在所述動態(tài)存儲單元中的當(dāng)前幀數(shù)據(jù)和先前幀數(shù)據(jù)，所述數(shù)據(jù)對應(yīng)于預(yù)定數(shù)量的操作單元；以及寫單元，用于從所述靜態(tài)存儲單元向所述動態(tài)存儲單元寫入以宏塊為單位由所述運動估計器生成的運動向量和多個SAD。
3．如權(quán)利要求1所述的數(shù)據(jù)提供裝置，其中，所述FIFO模塊單元包括運動估計器FIFO單元，用于在預(yù)定數(shù)量的時鐘內(nèi)以預(yù)定脈沖串長度從所述動態(tài)存儲單元連續(xù)讀取圖象數(shù)據(jù)，將所述讀取的圖象數(shù)據(jù)存儲在其內(nèi)部寄存器中，并在預(yù)定數(shù)量的時鐘內(nèi)轉(zhuǎn)換所述圖象數(shù)據(jù)的位單元為預(yù)定的位單元，并向所述靜態(tài)存儲單元輸出所述轉(zhuǎn)換的位數(shù)據(jù)；以及運動向量FIFO單元，用于在預(yù)定數(shù)量的時鐘內(nèi)從所述靜態(tài)存儲單元連續(xù)讀取運動向量和SAD，在其寄存器中存儲所述讀取的數(shù)據(jù)，然后在預(yù)定數(shù)量的時鐘內(nèi)以脈沖串為單位在所述動態(tài)存儲單元存儲所述讀取的數(shù)據(jù)。
4．如權(quán)利要求1所述的數(shù)據(jù)提供裝置，其中，所述第二地址生成器包括讀單元，用于按照所述數(shù)據(jù)的高級，中間級和低電平，在所述運動估計器需要的任何時刻，讀取存儲在所述靜態(tài)存儲單元中的當(dāng)前幀數(shù)據(jù)和先前幀數(shù)據(jù)，并在所述運動估計器的寄存器中存儲所述讀取的數(shù)據(jù)；以及寫單元，用于按照操作單元，從所述運動估計器向所述靜態(tài)存儲單元寫入最終運動向量和最終SAD。
5．如權(quán)利要求4所述的數(shù)據(jù)提供裝置，其中，所述讀單元在高電平搜索中生成地址，其中，讀取第0位數(shù)據(jù)，讀取第N位數(shù)據(jù)，讀取第2*N位數(shù)據(jù)，等等，在中間電平搜索中，通過在對每個時鐘將地址值增加1后從每一個地址中移去最低有效位來生成二次抽樣地址，并且，在低電平搜索中生成地址，其中，在每兩個時鐘將地址值增加1，并從每一個地址中移去最低有效位后，對每個時鐘逐個地順序讀取數(shù)據(jù)。
6．如權(quán)利要求1到5之中任一所述的數(shù)據(jù)提供裝置，其中，所述動態(tài)存儲單元為SDRAM及所述靜態(tài)存儲單元為SRAM。
7．一種數(shù)據(jù)提供方法，包括用于存儲當(dāng)前幀圖象數(shù)據(jù)和先前幀圖象數(shù)據(jù)的動態(tài)存儲單元，用于存儲當(dāng)前宏塊圖象數(shù)據(jù)和先前宏塊圖象數(shù)據(jù)的靜態(tài)存儲單元，及用于生成運動向量和絕對差之和(SAD)的運動估計器，所述方法包括向所述運動估計器提供預(yù)定位數(shù)的數(shù)據(jù)；將預(yù)定數(shù)量的數(shù)據(jù)轉(zhuǎn)換為確定位數(shù)長度的數(shù)據(jù)，每一個數(shù)據(jù)均包含預(yù)定位長度，包括在所述運動估計器以宏塊為單位處理數(shù)據(jù)之后生成的運動向量和SAD，并在所述動態(tài)存儲單元中存儲所述轉(zhuǎn)換后的數(shù)據(jù)；以及由主機以預(yù)定脈沖串長度為單位讀取存儲在所述動態(tài)存儲單元中的數(shù)據(jù)。
全文摘要
一種向分級運動估計器提供最佳數(shù)據(jù)的裝置及其方法。該裝置包括存儲當(dāng)前和先前幀圖象數(shù)據(jù)的SDRAM、存儲當(dāng)前和先前宏塊圖象數(shù)據(jù)的SRAM、和生成運動向量和絕對差之和(SAD)的運動估計器。包括運動向量和SAD的預(yù)定位長度的數(shù)據(jù)被轉(zhuǎn)換為由SRAM形成的確定位數(shù)長度的數(shù)據(jù),并存儲在SDRAM中。SDRAM中的數(shù)據(jù)以預(yù)定脈沖串長度為單位讀取。通過僅存儲上層圖象塊的大小,向運動估計器提供最佳數(shù)據(jù),使存儲器的尺寸最小。
文檔編號H03M7/36GK1286573SQ00126200
公開日2001年3月7日 申請日期2000年8月25日 優(yōu)先權(quán)日1999年8月27日
發(fā)明者鄭依哲 申請人:三星電子株式會社