專利名稱：高速編碼器及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種編碼器，更具體講，涉及一種以高速工作并且功耗很低的編碼器，并且涉及一種使用該編碼器的編碼方法。
在通用的快閃型模-數(shù)轉(zhuǎn)換器(下文中稱為ADC)，由比較器的輸出形成thermal代碼。這里，編碼器將該thermal代碼轉(zhuǎn)換成二進(jìn)制代碼，或二進(jìn)制編碼的十進(jìn)制代碼(BCD)，以對(duì)該thermal代碼進(jìn)行進(jìn)一步的處理。該編碼器必須在通信系統(tǒng)中以高速運(yùn)作，并提供高分辯率，其中在該通信系統(tǒng)中，將模擬視頻信號(hào)或模擬音頻信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)?，F(xiàn)有的編碼器類型包括優(yōu)先級(jí)編碼器和存儲(chǔ)器單元編碼器。


圖1是一個(gè)典型的優(yōu)先級(jí)編碼器的方框圖。圖1中的優(yōu)先級(jí)編碼器將產(chǎn)生于模擬信號(hào)的16比特轉(zhuǎn)換為相應(yīng)于最低有效位(1east significant bits,LSB)的4比特和相應(yīng)于最高有效位(most significant bits,MSB)的2比特。
參照?qǐng)D1，代碼發(fā)生器110將64級(jí)的模擬信號(hào)轉(zhuǎn)換為16比特(b0-b15)的數(shù)字信號(hào)。
LSB編碼器100是由第一、第二、第三、第四和第五編碼器111、112、113、114和115以及第一和第二選擇器116和117構(gòu)成的。這就是說(shuō)，第一、第二、第三和第四編碼器111、112、113和114分別接收b0至b3、b4至b7、b8至b11以及b12至b15，并且將所接收的4比特編碼為3比特。第五編碼器115從第一、第二、第三和第四編碼器111、112、113和114的每一個(gè)中接收一比特，總共接收4比特，并將這4比特編碼為兩個(gè)LSB b2和b3。同樣，第一和第二選擇器116和117中的每一個(gè)也分別將從第一、第二、第三和第四編碼器111、112、113和114中的每一個(gè)輸出的4比特編碼為b1比特和b0比特。
MSB編碼器122將四個(gè)MSB B0至B3編碼為兩個(gè)MSB B0和B1。
校正器120對(duì)b0至b3以及B0和B1這六個(gè)接收的比特進(jìn)行校正。
如圖1所示的優(yōu)先級(jí)編碼器使用從ADC輸出的信號(hào)進(jìn)行操作，因此需要大容量的緩存器，并且鑒定路徑也變得很長(zhǎng)。圖1中的優(yōu)先級(jí)編碼器的大容量緩存器和長(zhǎng)的鑒定路徑會(huì)造成處理數(shù)字信號(hào)過(guò)程中的高功耗和長(zhǎng)延遲。此外，圖1所示的優(yōu)先級(jí)編碼器還包括選擇器116和117，并且具有復(fù)雜的電路結(jié)構(gòu)，這在速度和功率方面都是不利的。
存儲(chǔ)器單元類型的編碼器也隨著輸入比特?cái)?shù)目的增加而擴(kuò)大，并且其復(fù)雜的數(shù)據(jù)路徑也會(huì)導(dǎo)致延遲和噪聲。
本發(fā)明的一個(gè)目的是提供一種高速編碼器，其中通過(guò)縮短數(shù)據(jù)路徑來(lái)減小電流消耗和延遲時(shí)間，并且不用增加使用區(qū)域。
本發(fā)明的另一個(gè)目的是提供一種編碼方法，該方法在不增加使用區(qū)域的情況下，通過(guò)縮短數(shù)據(jù)路徑來(lái)減小的電流消耗和延遲時(shí)間。
為了達(dá)到所述第一目的，本發(fā)明提供了一種高速編碼器，該高速編碼器包括一個(gè)切換單元，用于接收成序列被接收的預(yù)定比特?cái)?shù)目的thermal代碼，并輸出所接收的比特中的一比特，作為最高有效位，并且并行輸出其它的比特；和一個(gè)編碼器，用于將從所述切換單元接收的各個(gè)比特分為有預(yù)定數(shù)目的比特的多個(gè)組，將每個(gè)組中的多個(gè)比特編碼為預(yù)定數(shù)目的比特，使用沒(méi)有被各組使用的比特來(lái)選擇編碼比特的一個(gè)組，并且，輸出最低有效位以及來(lái)自所述切換單元的最高有效位。所述編碼器包括一個(gè)塊單元，用以將所接收的比特分成有預(yù)定數(shù)目的比特的多個(gè)塊，并且將每個(gè)組中的信號(hào)編碼為預(yù)定數(shù)目的比特；一個(gè)選擇單元，用于通過(guò)在所接收的比特中組合未被各塊使用的比特來(lái)選擇多個(gè)塊中的一個(gè)塊中的編碼比特；和一個(gè)比特發(fā)生單元，用于通過(guò)組合未被使用的比特來(lái)產(chǎn)生除了被所述選擇單元選擇的編碼比特和被所述切換單元產(chǎn)生的比特之外的比特。
為了達(dá)到所述第二目的，本發(fā)明提供了一種對(duì)從模-數(shù)轉(zhuǎn)換器輸出的thermal代碼進(jìn)行編碼的方法，所述方法包括步驟將所接收的比特分為有預(yù)定數(shù)目的比特的多個(gè)塊，并將每個(gè)組中的比特編碼為預(yù)定數(shù)目的比特；通過(guò)在所接收的比特中組合未被各塊使用的比特來(lái)選擇多個(gè)塊中的一個(gè)塊，并且在所選擇的塊中產(chǎn)生編碼比特；以及，通過(guò)組合未被使用的比特來(lái)產(chǎn)生除了在前面的步驟中產(chǎn)生的編碼比特之外的比特。
通過(guò)參照附圖描述本發(fā)明的優(yōu)選實(shí)施例，本發(fā)明的上述目的和優(yōu)點(diǎn)將變得更明白，附圖中圖1是一個(gè)典型的優(yōu)先級(jí)編碼器的方框圖；圖2是按照本發(fā)明的高速編碼器的方框圖；圖3是圖2中的切換單元的詳細(xì)方框圖4是圖3中的鎖存器的詳細(xì)電路圖；和圖5是圖2中的編碼器的詳細(xì)方框圖。
參照?qǐng)D2，按照本發(fā)明的高速編碼器包含切換單元210和編碼器220。切換單元210接收由成序列被接收的總共32比特組成的thermal代碼，并且將比特1作為MSB b6輸出，以及并行輸出其余的比特即比特2至比特32。編碼器220使用從切換單元210輸出的比特2至比特32來(lái)產(chǎn)生作為最低有效位(LSB)的比特b1至比特b5。
參照?qǐng)D3，圖2中的切換單元210是由32個(gè)鎖存器301a至332a、31個(gè)多路轉(zhuǎn)換器302b至332b、和6個(gè)反相器INV1至INV6構(gòu)成的。
鎖存器301a至332a分別通過(guò)兩個(gè)輸入端口in1和in1b接收比特i1至i32和補(bǔ)碼(complementary)比特i1b至i32b，對(duì)比特i1至i32以及補(bǔ)碼比特i1b至i32b進(jìn)行鎖存，并且通過(guò)兩個(gè)輸出端口data和datab輸出鎖存的結(jié)果。多路轉(zhuǎn)換器302b至332b分別通過(guò)輸入端口in和inb接收來(lái)自第一鎖存器301a的兩個(gè)輸出端口data和datab的控制信號(hào)c1和c1b，并且響應(yīng)于控制信號(hào)c1和c1b而分別通過(guò)輸入端口dat和datb接收來(lái)自鎖存器302a至332a的輸出端口data和datab的信號(hào)，并且分別輸出多路轉(zhuǎn)換的數(shù)據(jù)out2至out32。
參照?qǐng)D3，首先，第一鎖存器301a接收第一比特信號(hào)i1，并且產(chǎn)生兩個(gè)控制信號(hào)c1和c1b，這兩個(gè)控制信號(hào)c1和c1b用于控制多路轉(zhuǎn)換器302b至332b和一個(gè)MSB比特b6。其它的鎖存器302a至332a分別鎖存接收的比特i2至i32，并且特別地將一個(gè)回零信號(hào)轉(zhuǎn)換成非回零信號(hào)，從而節(jié)省比特切換的功率。
多路轉(zhuǎn)換器302b至332b響應(yīng)于由第一鎖存器301a產(chǎn)生的控制信號(hào)c1和c1b而輸出32比特。也就是說(shuō)，當(dāng)由第一鎖存器301a接收的比特i1是高電平時(shí)，多路轉(zhuǎn)換器302b至332b將由鎖存器302a至332a接收的信號(hào)i2至i32無(wú)變化地輸出。此外，當(dāng)由第一鎖存器301a接收的比特i1是低電平時(shí)，多路轉(zhuǎn)換器302b至332b輸出由鎖存器302a至332a接由的補(bǔ)碼信號(hào)i2b至i32b。反相器INV1至INV6對(duì)要加到多路轉(zhuǎn)換器302b至332b的選擇端口in和inb的控制信號(hào)c1和c1b進(jìn)行緩存。
圖4是圖3中的第一鎖存器301a的詳細(xì)電路圖。參照?qǐng)D4，第一鎖存器301a包含一個(gè)輸入單元410和一個(gè)輸出單元420。輸入單元410是由N-溝道MOS型晶體管N3、N4、N5和N6構(gòu)成的。N-溝道MOS型晶體管N3將第一反相器INV1的輸出信號(hào)傳送到節(jié)點(diǎn)a，作為對(duì)輸入端口410的輸入比特i1的響應(yīng)。N-溝道MOS型晶體管N4將第二反相器INV2的輸出信號(hào)傳送到節(jié)點(diǎn)b，作為對(duì)輸入端口410的輸入比特i1的響應(yīng)。N-溝道MOS型晶體管N5將第二反相器INV2的輸出信號(hào)傳送到節(jié)點(diǎn)b，作為對(duì)輸入端口410的輸入比特i1b的響應(yīng)。N-溝道MOS型晶體管N6將第一反相器INV1的輸出信號(hào)傳送到節(jié)點(diǎn)a，作為對(duì)輸入端口410的輸入比特i1b的響應(yīng)。輸出單元420是由P-溝道MOS型晶體管P0和P3以及第三和第四反相器INV3和INV4構(gòu)成的。P-溝道MOS型晶體管P0的一端連接到節(jié)點(diǎn)b，另一端連接到輸出端口datab，而柵極連接到輸出端口data。P-溝道MOS型晶體管P3的一端連接到節(jié)點(diǎn)b，另一端連接到輸出端口data，而柵極連接到輸出端口datab。第三反相器INV3連接在節(jié)點(diǎn)a和輸出端口data之間，并且，第四反相器IINV4連接在節(jié)點(diǎn)b和輸出端口datab之間。
參照?qǐng)D4，輸出單元420輸出用于控制多路轉(zhuǎn)換器302b至332b的數(shù)據(jù)。也就是說(shuō)，當(dāng)由輸出單元420接收的第一比特i1是高電平時(shí)，信號(hào)i2至i32被無(wú)變化地輸出，而由輸出單元420接收的第一比特i1是低電平時(shí)，輸出補(bǔ)碼信號(hào)i2b至i32b。
圖5是圖2中的編碼器220的詳細(xì)方框圖。參照?qǐng)D5，編碼器220包括第一、第二、第三和第四塊510、520、530和540，每一塊都用于對(duì)預(yù)定數(shù)目的輸入信號(hào)i2至i32以及ib2至ib32進(jìn)行分塊(blocking)；LSB選擇器550，用于在第一、第二、第三和第四塊510、520、530和540中選擇其中的一個(gè)塊；切換單元560，用于響應(yīng)于從LSB選擇器550輸出的控制信號(hào)而輸出第一、第二、第三和第四塊510、520、530和540中的一個(gè)塊的輸出；B4發(fā)生器570，用于產(chǎn)生一個(gè)比特b4；B5發(fā)生器580，用于產(chǎn)生一個(gè)比特b5；以及D觸發(fā)器(flip flop)590，用于鎖存從切換單元560、B4發(fā)生器570、B5發(fā)生器580和切換單元210輸出的比特b1-b6。
第一、第二、第三和第四塊510、520、530和540分別接收比特2至比特8(i2至i8)、比特10至比特16(i10至i16)、比特18至比特24(i18至i24)、比特26至比特32(i26至i32)，并且每一塊都將所接收到的比特編碼成3個(gè)比特b1至b3。
切換單元560將從第一至第四塊510至540的輸出中選擇的3比特傳送到D觸發(fā)器590，作為對(duì)LSB選擇器550的控制信號(hào)的響應(yīng)。
LSB選擇器550使用輸入信號(hào)i2至i32中的未被第一、第二、第三和第四塊510、520、530和540使用的輸入信號(hào)i9、i17和i25，來(lái)產(chǎn)生用于選擇第一、第二、第三和第四塊510、520、530和540中的一個(gè)塊的控制信號(hào)。
B4發(fā)生器570使用輸入信號(hào)i2至i32中的未被第一至第四塊510、至540使用的輸入信號(hào)i9和i25，來(lái)產(chǎn)生一比特b4。
B5發(fā)生器580使用輸入信號(hào)i2至i32中的未被第一至第四塊510至540使用的輸入信號(hào)i17和i25，來(lái)產(chǎn)生一比特b5。
在此，第一至第四塊510至540所需的時(shí)間應(yīng)當(dāng)能使數(shù)據(jù)經(jīng)歷三個(gè)多路轉(zhuǎn)換器，而LSB選擇器550所需的時(shí)間只需使數(shù)據(jù)經(jīng)歷兩個(gè)多路轉(zhuǎn)換器。因而，只產(chǎn)生極少的時(shí)間延遲。
D觸發(fā)器590用于鎖存從B4發(fā)生器570和B5發(fā)生器580輸出的比特b4和b5、從切換單元560輸出的比特b1至b3、以及從切換單元210輸出的比特b6。
如上所述，本發(fā)明的高速編碼器在不增加芯片內(nèi)由該高速編碼器占用的區(qū)域的情況下，可以通過(guò)縮短數(shù)據(jù)路徑來(lái)減小電流消耗和時(shí)間延遲。同樣，通過(guò)使用鎖存器將一回零信號(hào)轉(zhuǎn)換成非回零信號(hào)而減小了由于時(shí)鐘切換造成的功耗。
權(quán)利要求
1．一種高速編碼器，包括一個(gè)切換單元，用于接收成序列被接收的預(yù)定比特?cái)?shù)目的thermal代碼，并輸出所接收的比特中的一個(gè)比特，作為最高有效位，并且并行輸出其它的比特；和一個(gè)編碼器，用于將從所述切換單元接收的各個(gè)比特分為有預(yù)定數(shù)目的比特的多個(gè)組，將每個(gè)組中的多個(gè)比特編碼為預(yù)定數(shù)目的比特，使用沒(méi)有被各組使用的比特來(lái)選擇編碼比特的一個(gè)組，并且，輸出最低有效位以及來(lái)自所述切換單元的最高有效位。
2．如權(quán)利要求1所述的高速編碼器，其中，所述切換單元包括多個(gè)鎖存器，用于將接收到的thermal代碼的回零信號(hào)轉(zhuǎn)換成非回零信號(hào)；和多個(gè)多路轉(zhuǎn)換器，用于將由所述鎖存器轉(zhuǎn)換的信號(hào)有選擇地發(fā)送給所述編碼器。
3．如權(quán)利要求2所述的高速編碼器，其中，當(dāng)由第一鎖存器接收的輸入比特是高電平時(shí)，其余的鎖存器輸出所接收的信號(hào)，而當(dāng)由第一鎖存器接收的輸入比特是低電平時(shí)，其余的鎖存器將所接收的信號(hào)反相輸出。
4．如權(quán)利要求2所述的高速編碼器，其中，所述鎖存器中的每一個(gè)都包括第一N-溝道MOS型晶體管，響應(yīng)于一個(gè)輸入比特而將第一反相器的輸出信號(hào)傳送到第一節(jié)點(diǎn)；第二N-溝道MOS型晶體管，響應(yīng)于所述輸入比特而將第二反相器的輸出信號(hào)傳送到第二節(jié)點(diǎn)；第三N-溝道MOS型晶體管，響應(yīng)于一個(gè)補(bǔ)碼輸入比特而將第二反相器的輸出信號(hào)傳送到第二節(jié)點(diǎn)；第四N-溝道MOS型晶體管，響應(yīng)于所述補(bǔ)碼輸入比特而將第一反相器的輸出信號(hào)傳送到第一節(jié)點(diǎn)；第一P-溝道MOS型晶體管，它的一端連接到第一節(jié)點(diǎn)，其另一端連接到第一輸出端口，并且其柵極連接到第二輸出端口；第二P-溝道MOS型晶體管，它的一端連接到第二節(jié)點(diǎn)，其另一端連接到第一輸出端口，并且其柵極連接到第二輸出端口；第三反相器，連接在第一節(jié)點(diǎn)和第一輸出端口之間；和第四反相器，連接在第二節(jié)點(diǎn)和第二輸出端口之間。
5．如權(quán)利要求1所述的高速編碼器，其中，所述編碼器包括一個(gè)塊單元，用以將所接收的比特分成有預(yù)定數(shù)目的比特的多個(gè)塊，并且將每個(gè)組中的信號(hào)編碼為預(yù)定數(shù)目的比特；一個(gè)選擇單元，用于通過(guò)在所接收的比特中組合未被各塊使用的比特來(lái)選擇多個(gè)塊中的一個(gè)塊中的編碼比特；和一個(gè)比特發(fā)生單元，用于通過(guò)組合未被使用的比特來(lái)產(chǎn)生除了被所述選擇單元選擇的編碼比特和被所述切換單元產(chǎn)生的比特之外的比特。
6．一種對(duì)從模-數(shù)轉(zhuǎn)換器輸出的thermal代碼進(jìn)行編碼的方法，所述方法包括步驟將所接收的比特分為有預(yù)定數(shù)目的比特的多個(gè)塊，并將每個(gè)組中的比特編碼為預(yù)定數(shù)目的比特；通過(guò)在所接收的比特中組合未被各塊使用的比特來(lái)選擇多個(gè)塊中的一個(gè)塊，并且在所選擇的塊中產(chǎn)生編碼比特；以及通過(guò)組合未被使用的比特來(lái)產(chǎn)生除了在前面的步驟中產(chǎn)生的編碼比特之外的比特。
全文摘要
提供了一種高速低功耗編碼器及其編碼方法。該編碼器包含:一個(gè)切換單元,用于接收成序列被接收的預(yù)定比特?cái)?shù)目的thermal代碼,并輸出所接收的比特中的一個(gè)比特,作為最高有效位,并且并行輸出其它的比特;和一個(gè)編碼器,用于將從所述切換單元接收的各個(gè)比特分為有預(yù)定數(shù)目的比特的多個(gè)組,將每個(gè)組中的多個(gè)比特編碼為預(yù)定數(shù)目的比特,使用沒(méi)有被各組使用的比特來(lái)選擇編碼比特的一個(gè)組,并且,輸出最低有效位以及來(lái)自所述切換單元的最高有效位。
文檔編號(hào)H03M1/36GK1300135SQ0013448
公開日2001年6月20日 申請(qǐng)日期2000年12月4日 優(yōu)先權(quán)日1999年12月8日
發(fā)明者趙啟鈺, 宋敏圭, 羅裕森 申請(qǐng)人:三星電子株式會(huì)社