專利名稱：運(yùn)算放大器的倒相保護(hù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及集成電路的運(yùn)算放大器，特別是具有雙極晶體管或結(jié)型場(chǎng)效應(yīng)晶體管輸入的運(yùn)算放大器的輸入保護(hù)。
運(yùn)算放大器是一種其增益由負(fù)反饋控制的高增益電子放大器。運(yùn)算放大器用于大部分模擬電子電路中，并已成為具有傳感器接口、低通、高通或帶通濾波器的電子系統(tǒng)中的一個(gè)主要組合部件，包括有可編程增益放大器，測(cè)量放大器，用于模-數(shù)轉(zhuǎn)換器的輸入隔離放大器，及用于數(shù)-模轉(zhuǎn)換器的輸出放大器。關(guān)于運(yùn)算放大器布局和規(guī)范的更為全面的說(shuō)明可見(jiàn)本說(shuō)明書(shū)作為參考引用的、Microchip Technology Int(微型芯片技術(shù)公司)的申請(qǐng)備忘錄AN722。
運(yùn)算放大器的輸入級(jí)包括一對(duì)差動(dòng)連接的晶體管，該晶體管用于接收差動(dòng)輸入信號(hào)并將相應(yīng)的差動(dòng)電流提供給有源負(fù)載。雙極晶體管或結(jié)型場(chǎng)效應(yīng)晶體管(JFET)運(yùn)算放大器的輸入連接到晶體管結(jié)上而不連接到到金屬氧化物半導(dǎo)體(MOS)晶體管技術(shù)中的絕緣柵上。雙極或JFET型運(yùn)算放大器可能出現(xiàn)一個(gè)稱為倒相的不良特性，與運(yùn)算放大器輸入相關(guān)的任一晶體管結(jié)都變?yōu)檎蚱?。如果其輸入高于或低于干線電源電壓時(shí)，晶體管結(jié)變成正向偏置。如果出現(xiàn)這種情況，便會(huì)流過(guò)一個(gè)大的反相電流(如果是雙極結(jié)的話)，并使運(yùn)算放大器的輸出轉(zhuǎn)變到一個(gè)錯(cuò)誤狀態(tài)。
輸入信號(hào)的相位是一個(gè)相對(duì)量，是由一個(gè)信號(hào)相對(duì)于另一信號(hào)的極性確定的。當(dāng)運(yùn)算放大器輸入信號(hào)和差動(dòng)電流的相位相同時(shí)，運(yùn)算放大器同相。當(dāng)差動(dòng)電流的相位與輸入信號(hào)的相位相反時(shí)，運(yùn)算放大器發(fā)生倒相。放大器在位于高低電源電壓之間的輸入信號(hào)共模范圍(CMR)上進(jìn)行工作。在對(duì)地單電壓電源的情況下，CMR包括其中一個(gè)電源電壓，一般是公共接地參考電位的低電源。如果由于噪聲或驅(qū)動(dòng)電路不適當(dāng)造成了在CMR之外驅(qū)動(dòng)其中一個(gè)輸入信號(hào)，則相應(yīng)的差動(dòng)晶體管截止或變?yōu)檎蚱眉纳O管。當(dāng)晶體管結(jié)正向偏置時(shí)，差動(dòng)電流的相位相對(duì)于輸入信號(hào)的相位相反，使運(yùn)算放大器發(fā)生誤操作并閉鎖(停止工作)。
大部分雙極和JET運(yùn)算放大器都有附加電路來(lái)保護(hù)其不發(fā)生倒相。一對(duì)相位補(bǔ)償二極管交叉耦合連接在差動(dòng)輸入和另一差動(dòng)晶體管的集電極之間以防止放大器倒相。當(dāng)任一差動(dòng)晶體管的集電極-基極結(jié)正向偏置時(shí)，相應(yīng)的交叉耦合二極管導(dǎo)通并防止差動(dòng)電流倒相。但這種類型的倒相預(yù)防法大大增加了差動(dòng)電流的幅值，相當(dāng)于正常電流值的大約二十到三十倍。盡管運(yùn)算放大器不大可能發(fā)生損壞，但這些極高的電流電平仍然會(huì)導(dǎo)致有源負(fù)載發(fā)生誤操作，并閉鎖運(yùn)算放大器。
假設(shè)運(yùn)算放大器輸入端的這些倒相保護(hù)二極管在運(yùn)算放大器差動(dòng)輸入晶體管的輸入二極管結(jié)導(dǎo)通之前即已導(dǎo)通，則使信號(hào)通路箝位以保持正確的輸出狀態(tài)。從而，輸入二極管結(jié)不會(huì)正向偏置，因此不會(huì)發(fā)生倒相。這一方法的局限性在于箝位二極管必須具有一個(gè)低于運(yùn)算放大器差動(dòng)輸入晶體管輸入二極管結(jié)的正向壓降。二極管的正向電壓與二極管面積的自然對(duì)數(shù)成正比，因此需在硅襯底上將保護(hù)二極管面積做得相當(dāng)大，這是因?yàn)楸仨毷箤?duì)于所用正向電壓小于差動(dòng)輸入對(duì)電壓的二極管有某些裕度。對(duì)于保護(hù)二極管正向壓降的這一要求以及面積增大的要求都需要在制造運(yùn)算放大器的過(guò)程中增加一些額外的加工處理步驟，或者改變運(yùn)算放大器成對(duì)差動(dòng)輸入晶體管。
可能發(fā)生倒相前，還可能限制運(yùn)算放大器能夠運(yùn)用的正向電流量。保護(hù)二極管的導(dǎo)通相對(duì)來(lái)說(shuō)比較平緩，但隨著溫度的不同而變化相當(dāng)大，因此會(huì)使這些二極管的箝位閾值不準(zhǔn)確。
參見(jiàn)

圖1，圖1所示的是已有技術(shù)具有二極管倒相保護(hù)的運(yùn)算放大器輸入級(jí)的示意圖。總體用標(biāo)號(hào)100表示一個(gè)雙極晶體管集成電路運(yùn)算放大器的典型單電源(地電位和正電壓)輸入級(jí)。模擬集成電路領(lǐng)域的普通技術(shù)人員會(huì)認(rèn)識(shí)到在本說(shuō)明書(shū)及本發(fā)明的范圍內(nèi)可以用結(jié)型場(chǎng)效應(yīng)晶體管來(lái)代替雙極晶體管。
運(yùn)算放大器輸入級(jí)100包括用于防止倒相的交叉耦合相位補(bǔ)償二極管及用于防止差動(dòng)電流過(guò)調(diào)的電流補(bǔ)償二極管?？梢允请p極晶體管或結(jié)型場(chǎng)效應(yīng)晶體管(JFETs)的一對(duì)差動(dòng)連接的晶體管102和104，它們的電流電路一側(cè)相連在一起，將電流源106的輸出分開(kāi)。此處所用的晶體管的“電流電路”指的是雙極晶體管的集電極-射極電路，或者是JFET的源極-漏極電路；晶體管的“控制電路”指的是雙極晶體管器件的基極或JFET的柵極。在圖1所示的電路中，差動(dòng)晶體管是雙極pnp晶體管。
輸入端108和110用于通過(guò)串聯(lián)電阻112和114接收差動(dòng)輸入信號(hào)。以該方式，差動(dòng)放大器的特征是晶體管102和104使來(lái)自電流源106的電流按相反方向分開(kāi)，流過(guò)晶體管102和104的電流量分別根據(jù)從輸入端108和110施加到它們的基極的相對(duì)輸入電壓信號(hào)而變化。如果施加到其中一個(gè)輸入晶體管基極的已知是一個(gè)恒定偏壓，則可以由流過(guò)該晶體管的電流量來(lái)確定出另一輸入晶體管基極的信號(hào)幅值。
輸入電流源106根據(jù)正電源電壓VCC工作，pnp輸入晶體管102和104的集電極通過(guò)相應(yīng)的串聯(lián)連接的第一和第二微調(diào)輸入電阻116和118連接到負(fù)電源電壓V(優(yōu)選的是地電位)上。微調(diào)電阻116和118用于使輸入電路的偏移電壓達(dá)到最小。
該輸入級(jí)包括一對(duì)對(duì)稱的共射共基有源負(fù)載npn雙極晶體管120和122，它們的發(fā)射極分別連接輸入晶體管104和102的集電極上。晶體管120和122的基極連接在一起用于共偏。晶體管120和122的偏置電路包括連接到晶體管120和122基極的電流源124以及通過(guò)電阻128連接到地電位的二極管126。二極管128還可以是二極管相連接的晶體管。流過(guò)晶體管120和122電流電路的電流的幅值和相對(duì)相位由基極-發(fā)射極電壓進(jìn)行控制，而該基極-發(fā)射極電壓由其基極偏壓及電阻116和118兩端的電壓所確定?；鶚O-發(fā)射極電壓控制晶體管120和122的偏流。
有源負(fù)載由一對(duì)pnp晶體管130和132形成，它們的發(fā)射極分別通過(guò)電阻134和136連接到VCC上，它們的基極連接在一起形成共偏。晶體管130的基極和集電極連接到晶體管120的集電極上，且晶體管132的集電極連接到晶體管122的集電極上。輸出到運(yùn)算放大器第二級(jí)(未示出)的電流取自晶體管132的集電極。晶體管130和132互相連接成一個(gè)電流鏡，流過(guò)晶體管132的電流以流過(guò)晶體管130的電流為鏡像。輸入端108和110上輸入信號(hào)的任何失衡都會(huì)導(dǎo)致流過(guò)晶體管120和122的電流發(fā)生變化。晶體管120和122之間電流的任何失衡時(shí)，輸出到第二級(jí)的電流使流過(guò)晶體管130和132電流諧調(diào)相等。當(dāng)輸入端108或110的輸入信號(hào)相對(duì)于另一輸入信號(hào)下降時(shí)，各自所連接的晶體管102或104的集電極電流增大，由此使相應(yīng)的電阻電壓增大。但是，如果輸入端108或110上一個(gè)輸入電壓下降超過(guò)二極管壓降、低于相應(yīng)電阻116或118兩端電壓時(shí)，其相應(yīng)輸入晶體管102或104的集電極-基極pn結(jié)變?yōu)檎蚱谩Ｓ纱水a(chǎn)生了寄生二極管138或140，該寄生二極管使流過(guò)集電極-基極結(jié)的電流反向，使電阻116或118兩端的電壓下降，并使共射共基晶體管102和104的電流倒相，由此使放大器倒相。當(dāng)差動(dòng)輸入108或110其中之一下降時(shí)，相應(yīng)的電阻電壓應(yīng)增大，但由于存在正向偏置寄生二極管，所以使得電阻電壓反而下降，并使放大器倒相。對(duì)于雙極差動(dòng)晶體管來(lái)說(shuō)，輸入級(jí)一般都會(huì)發(fā)生偏置，從而使得在共模抑制電壓(CMR)以外和低于低參考電位的輸入信號(hào)上都會(huì)發(fā)生倒相現(xiàn)象。例如，如果電阻電壓偏置到80毫伏，則在室溫下晶體管結(jié)對(duì)于大約-400毫伏輸入將正向偏置。但是如果電阻電壓增大，對(duì)于CMR以內(nèi)的輸入信號(hào)也有可能發(fā)生倒相。
一對(duì)相位補(bǔ)償二極管142和144交叉耦合在晶體管102和104的基極和集電極之間以防止流過(guò)晶體管120和122的電流倒相。當(dāng)驅(qū)動(dòng)一個(gè)輸入高于二極管壓降、低于相應(yīng)電阻116或118電壓時(shí)，連接到輸入端108或110的交叉耦合二極管142或144導(dǎo)通，使另一電阻118或116兩端的電壓下降到較小數(shù)值以防止電阻電壓倒相及晶體管120和122中電流倒相。對(duì)于相同的電壓來(lái)說(shuō)，相位補(bǔ)償二極管142和144的導(dǎo)通電流大于差動(dòng)晶體管102和104寄生二極管138和140的導(dǎo)通電流，從而防止倒相。在正常工作過(guò)程中，相位補(bǔ)償二極管142和144反向偏置，對(duì)輸入電路沒(méi)有影響。
圖1中所示及以上所述電路是常規(guī)的雙極差動(dòng)輸入運(yùn)算放大器。運(yùn)算放大器100避免了倒相問(wèn)題，但響應(yīng)差動(dòng)晶體管的正向偏置集電極-基極結(jié)和交叉耦合二極管，寄生二極管138或140其中之一正向偏置的作用，以及交叉耦合二極管142或144其中之一的起作用都會(huì)降低電阻116和118兩端的電壓。因此共射共基晶體管120和122兩端的基極-射極電壓及其偏流都增大，使得它們的電流按指數(shù)規(guī)律增大，相當(dāng)于其正常水平的大約二十到三十倍。如此高的電流電平會(huì)導(dǎo)致有源負(fù)載誤操作并使運(yùn)算放大器閉鎖。
因此，需要一種能夠保護(hù)雙極或JFET晶體管輸入的電路，它能夠防止運(yùn)算放大器倒相，同時(shí)不會(huì)大大增加集成電路運(yùn)算放大器中的電流水平，并且最好用一種標(biāo)準(zhǔn)互補(bǔ)的金屬氧化物半導(dǎo)體(CMOS)工藝來(lái)制作其保護(hù)電路。
本發(fā)明通過(guò)在集成電路的雙極或JFET運(yùn)算放大器中提供一種保護(hù)電路使來(lái)自輸入放大器晶體管的正向偏置集電極-基極寄生pn二極管的輸出電流不倒相，且不必依賴于輸入箝位二極管，從而克服上述問(wèn)題及已有技術(shù)中存在的其他不足和缺陷。在本發(fā)明中，用至少兩個(gè)比較器來(lái)比較運(yùn)算放大器差動(dòng)輸入電壓和參考電壓(地電位和/或電源電壓)。P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管可用于比較器的成對(duì)差動(dòng)輸入晶體管，這是因?yàn)镻MOS成對(duì)差動(dòng)晶體管結(jié)構(gòu)包括在共模電壓范圍中的地電位。
這些比較器具有不匹配傾向，可以將比較器開(kāi)關(guān)點(diǎn)調(diào)節(jié)為低于地電位、但高于運(yùn)算放大器輸入二極管結(jié)變?yōu)檎蚱玫碾妷狐c(diǎn)。最好，這種不匹配是通過(guò)使輸入晶體管的寬度長(zhǎng)度比(W/L)互不相同而構(gòu)成的。當(dāng)輸入降至低于比較器的開(kāi)關(guān)點(diǎn)時(shí)，其輸出觸發(fā)致使將運(yùn)算放大器中的信號(hào)通路箝位、從而使運(yùn)算放大器能夠保持正確的輸出相位狀態(tài)。
可以推斷出、在本發(fā)明的范圍內(nèi)可以用N溝道金屬氧化物半導(dǎo)體(NMOS)晶體管，包括在其共模電壓范圍內(nèi)的電源電壓VDD。在此實(shí)施例中，本發(fā)明的比較器用NMOS晶體管作為成對(duì)差動(dòng)晶體管，從而使VDD在比較器的共模電壓范圍內(nèi)。
在本發(fā)明的另一實(shí)施例中，PMOS和NMOS都用于比較器中的成對(duì)差動(dòng)晶體管，使得可以將差動(dòng)輸入信號(hào)同時(shí)與VSS(低電源或地電位)和VDD相比較。如果輸入電壓高于VDD或低于地電位，則相應(yīng)的比較器進(jìn)行觸發(fā)，使得將內(nèi)部運(yùn)算放大器信號(hào)通路箝位以保持運(yùn)算放大器的輸出相位正確。
本發(fā)明的特征是用一對(duì)比較器來(lái)監(jiān)測(cè)雙極或JFET輸入運(yùn)算放大器差動(dòng)輸入的信號(hào)電壓，如果這些輸入信號(hào)超出了預(yù)定范圍，能防止輸出倒相。
本發(fā)明的另一特征是用一對(duì)PMOS比較器來(lái)監(jiān)測(cè)運(yùn)算放大器差動(dòng)輸入信號(hào)低于運(yùn)算放大器電源的負(fù)電壓或公共接地參考電位。
本發(fā)明的再一個(gè)特征是用一對(duì)NMOS比較器來(lái)監(jiān)測(cè)運(yùn)算放大器差動(dòng)輸入信號(hào)高于運(yùn)算放大器電源的正極參考電壓。
本發(fā)明還有一個(gè)特征就是分別用一對(duì)PMOS比較器和一對(duì)NMOS比較器來(lái)監(jiān)測(cè)運(yùn)算放大器差動(dòng)輸入信號(hào)低于運(yùn)算放大器電源的負(fù)電壓或公共接地參考電位和高于運(yùn)算放大器電源的正極參考電壓。
再有一個(gè)特征就是通過(guò)使輸入晶體管的W/L比值互不相同來(lái)調(diào)節(jié)比較器的不匹配(偏移)性，從而來(lái)設(shè)置箝位電壓設(shè)定點(diǎn)。
本發(fā)明的一個(gè)優(yōu)點(diǎn)是可以用標(biāo)準(zhǔn)的CMOS工藝來(lái)制作出倒相保護(hù)比較器。
本發(fā)明的另一優(yōu)點(diǎn)是其倒相箝位電壓比簡(jiǎn)單二極管電路的倒相箝位電壓精確。
還有一個(gè)優(yōu)點(diǎn)是箝位電壓對(duì)溫度和過(guò)程變化不靈敏，因此運(yùn)算放大器的工作更為穩(wěn)定。
還有另外一個(gè)優(yōu)點(diǎn)即本發(fā)明的輸入比較器小于倒相二極管，因此在集成電路板上所占的面積較小。
通過(guò)借助相關(guān)附圖對(duì)用于說(shuō)明目的而給出的優(yōu)選實(shí)施例進(jìn)行說(shuō)明，可以更為清楚地理解本發(fā)明的特征和優(yōu)點(diǎn)。
圖1是已有技術(shù)的具有二極管倒相保護(hù)的運(yùn)算放大器輸入級(jí)的示意圖；圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的運(yùn)算放大器的電路示意圖；圖3是根據(jù)本發(fā)明另一實(shí)施例的運(yùn)算放大器的電路示意圖；圖4是根據(jù)本發(fā)明又一實(shí)施例的運(yùn)算放大器電路示意圖；圖5是根據(jù)本發(fā)明實(shí)施例的負(fù)向檢測(cè)比較器的電路示意圖；和圖6是根據(jù)本發(fā)明實(shí)施例的正向檢測(cè)比較器的電路示意圖。
本發(fā)明保護(hù)一個(gè)集成電路運(yùn)算放大器不受可能使運(yùn)算放大器輸出倒相的輸入電壓電平的影響。本發(fā)明的實(shí)施例包括一個(gè)集成電路運(yùn)算放大器和監(jiān)測(cè)運(yùn)算放大器成對(duì)差動(dòng)輸入晶體管輸入電壓的電壓比較器。該運(yùn)算放大器和比較器可以制作在一個(gè)集成電路基板上并封裝在集成電路塊中。當(dāng)輸入電壓為可能導(dǎo)致輸出倒相的數(shù)值時(shí)，比較器的輸出能夠防止運(yùn)算放大器輸出電壓倒相。
下面參見(jiàn)附圖，附圖示意性給出了本發(fā)明優(yōu)選實(shí)施例的詳細(xì)內(nèi)容。各附圖中相同的元件用相同的符號(hào)來(lái)表示，相似的元件用帶有不同下腳標(biāo)字母的相同符號(hào)來(lái)表示。
參見(jiàn)圖2，圖中所示的是根據(jù)本發(fā)明一個(gè)實(shí)施例的運(yùn)算放大器電路示意圖。該運(yùn)算放大器總體用標(biāo)號(hào)200表示。輸入端108和11O用于通過(guò)串聯(lián)電阻112和114接收差動(dòng)輸入信號(hào)。以這種方式，差動(dòng)放大器的特征是晶體管102和104使來(lái)自電流源106的電流按相反方向分開(kāi)，流過(guò)晶體管102和104的電流量分別隨從輸入端108和110施加到其基極的相對(duì)輸入電壓信號(hào)而變化。如果施加到其中一個(gè)輸入晶體管基極的是一個(gè)恒定偏壓，則可以由流過(guò)該晶體管的電流量來(lái)確定另一輸入晶體管基極的信號(hào)的幅值。
輸入電流源106在正電源電壓VDD下工作，pnp輸入晶體管102和104的集電極通過(guò)相應(yīng)的串聯(lián)連接的第一和第二微調(diào)輸入電阻116和118連接到負(fù)電源電壓V-(優(yōu)選的是地電位)上。微調(diào)電阻116和118用于使輸入電路的偏移電壓達(dá)到最小。
該輸入級(jí)包括一對(duì)對(duì)稱的共射共基有源負(fù)載N型金屬氧化物半導(dǎo)體(NMOS)晶體管220和222，它們的源極分別連接輸入晶體管104和102的集電極上。晶體管220和222的柵極連接在一起用于共偏。晶體管220和222的偏置電路包括連接到晶體管220和222柵極的電流源124以及通過(guò)電阻128連接到地電位的二極管126。二極管126也可以是按二極管相連接的晶體管。流過(guò)晶體管220和222電流電路的電流的幅值和相對(duì)相位由柵極-源極電壓進(jìn)行控制，而該柵極-源極電壓由柵極偏壓及電阻116和118兩端的電壓所確定。柵極-源極電壓控制晶體管220和222中的偏置電流。
有源負(fù)載由一對(duì)P型金屬氧化物半導(dǎo)體(PMOS)晶體管230和232形成，它們的源極分別通過(guò)電阻134和136連接到VDD上，它們的柵極連接在一起形成共偏。晶體管230的柵極和漏極連接到晶體管220的漏極上，且晶體管232的漏極連接到晶體管222的漏極上。輸出到運(yùn)算放大器第二級(jí)(未示出)的電流取自晶體管222和232的漏極。AB類放大控制器240用于將來(lái)自晶體管222和232的單端輸出轉(zhuǎn)換為適于驅(qū)動(dòng)輸出晶體管246和250的差動(dòng)輸出。
晶體管230和232互相連接成一個(gè)電流鏡，流過(guò)晶體管232的電流以流過(guò)晶體管230的電流為鏡像。輸入端108和110上輸入信號(hào)的任何失衡都會(huì)引起流過(guò)晶體管220和222的電流失衡。晶體管220和222之間電流的任何失衡時(shí)，輸出到輸出級(jí)的電流使流過(guò)晶體管230和232電流諧調(diào)相等。當(dāng)輸入端108或110的輸入信號(hào)相對(duì)于另一輸入信號(hào)下降時(shí)，各自所連接的晶體管102或104的集電極電流增大，使相應(yīng)的電阻電壓增大。但是，如果輸入端108或110的其中一個(gè)輸入電壓下降超過(guò)二極管壓降、低于相應(yīng)電阻116或118兩端電壓時(shí)，其相應(yīng)輸入晶體管102或104的集電極-基極pn結(jié)將變?yōu)檎蚱?。由此產(chǎn)生了上述的寄生二極管，該寄生二極管使流過(guò)集電極-基極結(jié)的電流反向，使電阻116或118兩端的電壓下降并使共射共基晶體管102和104的電流倒相，由此使放大器倒相。當(dāng)差動(dòng)輸入108或110其中之一下降時(shí)，相應(yīng)的電阻電壓應(yīng)增大，但由于存在正向偏置寄生二極管，所以使得電阻電壓反而下降，并使運(yùn)算放大器的輸入級(jí)倒相。
根據(jù)本發(fā)明的實(shí)施例，比較器500a和500b分別監(jiān)測(cè)晶體管102和104基極的負(fù)電壓值。通常，這些電壓值(較大的正值)高于比較器500a和500b的閾值開(kāi)關(guān)點(diǎn)，使比較器500a和500b的輸出為邏輯“1”狀態(tài)。當(dāng)比較器500a的輸出為邏輯1且PMOS晶體管242和244截止時(shí)，不會(huì)影響輸出晶體管246的正常工作。當(dāng)比較器500b的輸出為邏輯1時(shí)，反相器256的輸出為邏輯0且NMOS晶體管242和244都截止，因此也不會(huì)影響輸出晶體管246的正常操作。
如果比較器500a輸入上(晶體管102的基極，正向差動(dòng)輸入)的電壓變?yōu)榈陀诒容^器500a的閾值時(shí)，則比較器500a的輸出變?yōu)檫壿?，并使晶體管242和244導(dǎo)通。當(dāng)晶體管242導(dǎo)通時(shí)，一個(gè)正電壓施加到輸出晶體管250的柵極上，可以有效地導(dǎo)通晶體管250(輸出248連接到V-或地)。當(dāng)晶體管244導(dǎo)通時(shí)，一正電壓施加到輸出晶體管246的柵極上，可以有效地截止晶體管246(輸出248由晶體管250的輸出狀態(tài)所確定)。
如果比較器500b輸入上(晶體管104的基極，負(fù)向差動(dòng)輸入)的電壓變?yōu)榈陀诒容^器500b的閾值時(shí)，則比較器500b的輸出變?yōu)檫壿?，反相器256的輸出變?yōu)檫壿?，并使晶體管252和254導(dǎo)通。當(dāng)晶體管254導(dǎo)通時(shí)，無(wú)電壓施加到輸出晶體管250的柵極上，從而可以有效地截止晶體管250(輸出248由晶體管246的輸出狀態(tài)確定)。當(dāng)晶體管252導(dǎo)通時(shí)，一負(fù)電壓(相對(duì)于VDD)施加到輸出晶體管246的柵極上，可以有效地導(dǎo)通晶體管246(輸出248連接到VDD上)。所以即使當(dāng)晶體管102或104的集電極-基極pn結(jié)正向偏置時(shí)，運(yùn)算放大器200也總是保持正確的輸出狀態(tài)。
參見(jiàn)圖3，所示的是根據(jù)本發(fā)明另一實(shí)施例的運(yùn)算放大器的電路示意圖。該運(yùn)算放大器總體用標(biāo)號(hào)300表示。運(yùn)算放大器300的基本工作情況與上述圖2中所示運(yùn)算放大器200的基本工作情況相同。根據(jù)本發(fā)明的此實(shí)施例，比較器600a和600b分別監(jiān)測(cè)晶體管102和104基極的正電壓值。通常，這些電壓值(較大的負(fù)值)低于比較器600a和600b的閾值開(kāi)關(guān)點(diǎn)，使比較器600a和600b的輸出都為邏輯“1”狀態(tài)。當(dāng)比較器600b的輸出為邏輯1時(shí)且PMOS晶體管242和244截止，不會(huì)影響輸出晶體管246的正常工作。當(dāng)比較器600a的輸出為邏輯1時(shí)，反相器256的輸出為邏輯0且NMOS晶體管242和244都截止，從而也不會(huì)影響輸出晶體管246的正常操作。
如果比較器600b輸入上(晶體管104的基極，負(fù)向差動(dòng)輸入)的電壓變得高于(正向大于VDD)比較器600b的閾值時(shí)，則比較器600b的輸出變?yōu)檫壿?并使晶體管242和244導(dǎo)通。當(dāng)晶體管242導(dǎo)通時(shí)，一個(gè)正電壓施加到輸出晶體管250的柵極上，可以有效地導(dǎo)通晶體管250(輸出248連接到V-或地)。當(dāng)晶體管244導(dǎo)通時(shí)，一正電壓施加到輸出晶體管246的柵極上，可以有效地截止晶體管246(輸出248由晶體管250的輸出狀態(tài)確定)。
如果比較器600a輸入上(晶體管102的基極，正向差動(dòng)輸入)的電壓變得高于(正向大于VDD)比較器600a的閾值時(shí)，則比較器600a的輸出變?yōu)檫壿?，反相器256的輸出變?yōu)檫壿?，并使晶體管252和254導(dǎo)通。當(dāng)晶體管254導(dǎo)通時(shí)，無(wú)電壓施加到輸出晶體管250的柵極上，從而可以有效地截止晶體管250(輸出248由晶體管246的輸出狀態(tài)確定)。當(dāng)晶體管252導(dǎo)通時(shí)，一負(fù)電壓(相對(duì)于VDD)施加到輸出晶體管246的柵極上，可以有效地導(dǎo)通晶體管246(輸出248連接到VDD上)。所以運(yùn)算放大器200總是保持正確的輸出相位。
參見(jiàn)圖4，所示的是根據(jù)本發(fā)明又一實(shí)施例的運(yùn)算放大器電路示意圖。該運(yùn)算放大器總體用標(biāo)號(hào)400表示。運(yùn)算放大器400的基本工作情況與圖2中所示的述運(yùn)算放大器200的基本工作情況相同。
根據(jù)本發(fā)明的此實(shí)施例，比較器500a和500b分別監(jiān)測(cè)晶體管102和104基極的負(fù)電壓值。通常，這些電壓值(較高的正值)高于比較器500a和500b的閾值開(kāi)關(guān)點(diǎn)，使得比較器500a和500b的輸出都為邏輯“1”狀態(tài)。當(dāng)比較器500a的輸出為邏輯1且PMOS晶體管242和244截止時(shí)，不會(huì)影響輸出晶體管246的正常工作。當(dāng)比較器500b的輸出為邏輯1時(shí)，反相器256的輸出為邏輯0且NMOS晶體管242和244都截止，從而也不會(huì)影響輸出晶體管246的正常操作。
比較器600a和600b分別監(jiān)測(cè)晶體管102和104基極的正電壓值。通常，這些電壓值(較大的負(fù)值)低于比較器600a和600b的閾值開(kāi)關(guān)點(diǎn)，使得比較器600a和600b的輸出都是邏輯“1”狀態(tài)。當(dāng)比較器600b的輸出為邏輯1且PMOS晶體管242和244截止時(shí)，不會(huì)影響輸出晶體管246的正常工作。當(dāng)比較器600a的輸出為邏輯1時(shí)，反相器256的輸出為邏輯0且NMOS晶體管242和244都截止，從而也不會(huì)影響輸出晶體管246的正常操作。
如果比較器500a輸入上(晶體管102的基極，正向差動(dòng)輸入)的電壓變?yōu)榈陀诒容^器500a的閾值時(shí)，則比較器500a的輸出變?yōu)檫壿?并使晶體管242和244導(dǎo)通。當(dāng)晶體管242導(dǎo)通時(shí)，一個(gè)正電壓施加到輸出晶體管250的柵極上，可以有效地導(dǎo)通晶體管250(輸出248連接到V-或地)。當(dāng)晶體管244導(dǎo)通時(shí)，一正電壓施加到輸出晶體管246的柵極上，可以有效地截止晶體管246(輸出248由晶體管250的輸出狀態(tài)確定)。
如果比較器500b輸入上(晶體管104的基極，負(fù)向差動(dòng)輸入)的電壓變?yōu)榈陀诒容^器500b的閾值時(shí)，則比較器500b的輸出變?yōu)檫壿?，反相器256的輸出變?yōu)檫壿?，并使晶體管252和254導(dǎo)通。當(dāng)晶體管254導(dǎo)通時(shí)，無(wú)電壓施加到輸出晶體管250的柵極上，從而可以有效地截止晶體管250(輸出248由晶體管246的輸出狀態(tài)確定)。當(dāng)晶體管252導(dǎo)通時(shí)，一負(fù)電壓(相對(duì)于VDD)施加到輸出晶體管246的柵極上，可以有效地導(dǎo)通晶體管246(輸出248連接到VDD上)。所以即使當(dāng)晶體管102或104的集電極-基極pn結(jié)變?yōu)檎蚱脮r(shí)，運(yùn)算放大器400也總是保持正確的輸出狀態(tài)。
如果比較器600b輸入上(晶體管104的基極，負(fù)向差動(dòng)輸入)的電壓變?yōu)楦哂?正向大于VDD)比較器600b的閾值時(shí)，則比較器600b的輸出變?yōu)檫壿?并使晶體管242和244導(dǎo)通。當(dāng)晶體管242導(dǎo)通時(shí)，一個(gè)正電壓施加到輸出晶體管250的柵極上，可以有效地導(dǎo)通晶體管250(輸出248連接到V-或地)。當(dāng)晶體管244導(dǎo)通時(shí)，一正電壓施加到輸出晶體管246的柵極上，可以有效地截止晶體管246(輸出248由晶體管250的輸出狀態(tài)確定)。
如果比較器600a輸入上(晶體管102的基極，正向差動(dòng)輸入)的電壓變得(正向大于VDD)高于比較器600a的閾值時(shí)，則比較器600a的輸出變?yōu)檫壿?，反相器256的輸出變?yōu)檫壿?，并使晶體管252和254導(dǎo)通。當(dāng)晶體管254導(dǎo)通時(shí)，無(wú)電壓施加到輸出晶體管250的柵極上，從而可以有效地截止晶體管250(輸出248由晶體管246的輸出狀態(tài)確定)。當(dāng)晶體管252導(dǎo)通時(shí)，一負(fù)電壓(相對(duì)于VDD)施加到輸出晶體管246的柵極上，可以有效地導(dǎo)通晶體管246(輸出248連接到VDD上)。所以運(yùn)算放大器400總是保持正確的輸出相位。
參見(jiàn)圖5，所示的是根據(jù)本發(fā)明實(shí)施例的負(fù)向檢測(cè)比較器的電路示意圖。負(fù)向檢測(cè)比較器的電路總體用標(biāo)號(hào)500來(lái)表示。PMOS晶體管502和504用作為比較器500的差動(dòng)輸入對(duì)，因?yàn)檫@種結(jié)構(gòu)包括了在其共模電壓范圍內(nèi)的地電位。比較器500的晶體管502和504具有不匹配的傾向，從而可以將比較器500的開(kāi)關(guān)點(diǎn)調(diào)節(jié)為低于地電位或V-參考電位，但高于集電極-基極結(jié)變?yōu)檎蚱玫碾妷狐c(diǎn)。最好，這種不匹配是通過(guò)使輸入晶體管(502和504)的寬度長(zhǎng)度比W/L互相不同而形成的。當(dāng)輸入降至比較器500的開(kāi)關(guān)點(diǎn)以下時(shí)，其輸出506接通至接地點(diǎn)(NMOS晶體管508導(dǎo)通)。
參見(jiàn)圖6，所示的是根據(jù)本發(fā)明實(shí)施例的正向檢測(cè)比較器的電路示意圖。正向檢測(cè)比較器的電路通過(guò)用標(biāo)號(hào)600表示。NMOS晶體管602和604用作為比較器600的成對(duì)差動(dòng)輸入，因?yàn)檫@種結(jié)構(gòu)包括了在其共模電壓范圍內(nèi)的電壓VDD。比較器600的晶體管602和604具有不匹配的傾向，因此可以將比較器600的開(kāi)關(guān)點(diǎn)調(diào)節(jié)為高于VDD但低于集電極-基極結(jié)變?yōu)檎蚱脮r(shí)的電壓點(diǎn)。最好，這種不匹配是通過(guò)使輸入晶體管(602和604)的寬度長(zhǎng)度比W/L互相不同而形成的。當(dāng)輸入高過(guò)比較器600的開(kāi)關(guān)點(diǎn)時(shí)，其輸出606接通至VDD點(diǎn)(PMOS晶體管608導(dǎo)通)。
因而，本發(fā)明很好地適于實(shí)現(xiàn)本發(fā)明的目的，并達(dá)到上述的結(jié)果和優(yōu)點(diǎn)以及其他固有的性能。以上參考本發(fā)明的特殊實(shí)施例對(duì)本發(fā)明進(jìn)行了描述、說(shuō)明及限定，但上述說(shuō)明不對(duì)本發(fā)明構(gòu)成限制，并且也不能由其推斷出某些限制。本發(fā)明能夠在形式和功能上進(jìn)行各種修改、改變及等效變換，這對(duì)所屬技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的。所描述及說(shuō)明的本發(fā)明的優(yōu)選實(shí)施例僅只作為實(shí)例，并未窮盡述及本發(fā)明的整個(gè)范圍。因此，本發(fā)明僅受提供對(duì)各個(gè)方面的等效物全面認(rèn)定的附加權(quán)利要求書(shū)的實(shí)質(zhì)和范圍的限制。
權(quán)利要求
1．一種具有輸出倒相保護(hù)的集成電路運(yùn)算放大器，包括一個(gè)具有差動(dòng)輸入的運(yùn)算放大器，其中一個(gè)差動(dòng)輸入是正輸入，另一差動(dòng)輸入是負(fù)輸入；第一比較器，它具有連接到運(yùn)算放大器正輸入上并檢測(cè)其上電壓的正向檢測(cè)輸入，連接到第一電壓的負(fù)向檢測(cè)輸入以及具有第一和第二邏輯電平的輸出，其中當(dāng)正向檢測(cè)輸入的電壓大于或等于第一電壓時(shí)，輸出為第一邏輯電平，當(dāng)正向檢測(cè)輸入的電壓小于第一電壓時(shí)，輸出為第二邏輯電平；第二比較器，它具有連接到運(yùn)算放大器負(fù)輸入上并檢測(cè)其上電壓的正向檢測(cè)輸入，連接到第一電壓的負(fù)向檢測(cè)輸入以及具有第一和第二邏輯電平的輸出，其中當(dāng)正向檢測(cè)輸入的電壓大于或等于第一電壓時(shí)，輸出為第一邏輯電平，當(dāng)正向檢測(cè)輸入的電壓小于第一電壓時(shí)，輸出為第二邏輯電平；第一比較器的輸出連接到運(yùn)算放大器的第一邏輯電路上，使得當(dāng)?shù)谝槐容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最小電壓電平；及第二比較器的輸出連接到運(yùn)算放大器的第二邏輯電路上，使得當(dāng)?shù)诙容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最大電壓電平。
2．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，進(jìn)一步包括第三比較器，它具有連接到運(yùn)算放大器正輸入上并檢測(cè)其上電壓的負(fù)向檢測(cè)輸入，連接到第二電壓的正向檢測(cè)輸入以及具有第一和第二邏輯電平的輸出，其中當(dāng)負(fù)向檢測(cè)輸入的電壓小于或等于第二電壓時(shí)，輸出為第一邏輯電平，當(dāng)負(fù)向檢測(cè)輸入的電壓大于第二電壓時(shí)，輸出為第二邏輯電平；第四比較器，它具有連接到運(yùn)算放大器負(fù)輸入上并檢測(cè)其上電壓的負(fù)向檢測(cè)輸入，連接到第二電壓的正向檢測(cè)輸入以及具有第一和第二邏輯電平的輸出，其中當(dāng)負(fù)向檢測(cè)輸入的電壓小于或等于第二電壓時(shí)，輸出為第一邏輯電平，當(dāng)負(fù)向檢測(cè)輸入的電壓大于第二電壓時(shí)，輸出為第二邏輯電平；第四比較器的輸出連接到運(yùn)算放大器的第一邏輯電路上，使得當(dāng)?shù)谒谋容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最小電壓電平；及第三比較器的輸出連接到運(yùn)算放大器的第二邏輯電路上，使得當(dāng)?shù)谌容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最大電壓電平。
3．一種具有輸出倒相保護(hù)的集成電路運(yùn)算放大器，包括一個(gè)具有差動(dòng)輸入的運(yùn)算放大器，其中一個(gè)差動(dòng)輸入是正輸入，另一差動(dòng)輸入是負(fù)輸入；第三比較器，它具有連接到運(yùn)算放大器正輸入上并檢測(cè)其上電壓的負(fù)向檢測(cè)輸入，連接到第二電壓的正向檢測(cè)輸入以及具有第一和第二邏輯電平的輸出，其中當(dāng)負(fù)向檢測(cè)輸入的電壓小于或等于第二電壓時(shí)，輸出為第一邏輯電平，當(dāng)負(fù)向檢測(cè)輸入的電壓大于第二電壓時(shí)，輸出為第二邏輯電平；第四比較器，它具有連接到運(yùn)算放大器負(fù)輸入上并檢測(cè)其上電壓的負(fù)向檢測(cè)輸入，連接到第二電壓的正向檢測(cè)輸入以及具有第一和第二邏輯電平的輸出，其中當(dāng)負(fù)向檢測(cè)輸入的電壓小于或等于第二電壓時(shí)，輸出為第一邏輯電平，當(dāng)負(fù)向檢測(cè)輸入的電壓大于第二電壓時(shí)，輸出為第二邏輯電平；第四比較器的輸出連接到運(yùn)算放大器的第一邏輯電路上，使得當(dāng)?shù)谒谋容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最小電壓電平；及第三比較器的輸出連接到運(yùn)算放大器的第二邏輯電路上，使得當(dāng)?shù)谌容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最大電壓電平。
4．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中所述的運(yùn)算放大器包括雙極輸入晶體管。
5．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中所述的運(yùn)算放大器包括結(jié)型場(chǎng)效應(yīng)輸入晶體管。
6．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中第一和第二比較器包括N-溝道和P-溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
7．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中第三和第四比較器包括N-溝道和P-溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
8．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中第一邏輯電路迫使運(yùn)算放大器的輸出晶體管的電壓電平為最小。
9．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中第二邏輯電路迫使運(yùn)算放大器的輸出晶體管的電壓電平為最大。
10．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中最小電壓電平為地電位。
11．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中最大電壓電平為施加到運(yùn)算放大器的電源電壓。
12．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中第一邏輯電平為邏輯1，第二邏輯電平為邏輯0。
13．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中第一邏輯電平為邏輯0，第二邏輯電平為邏輯1。
14．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中第一電壓為地電位。
15．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中第二電壓為施加到運(yùn)算放大器的電源電壓。
16．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中運(yùn)算放大器及第一和第二比較器都制作在一個(gè)集成電路板上。
17．根據(jù)權(quán)利要求2所述的集成電路運(yùn)算放大器，其中運(yùn)算放大器及第一、第二、第三和第四比較器都制作在一個(gè)集成電路板上。
18．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中每個(gè)第一比較器的輸入晶體管具有不同的寬度長(zhǎng)度比。
19．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中每個(gè)第二比較器的輸入晶體管具有不同的寬度長(zhǎng)度比。
20．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中每個(gè)第三比較器的輸入晶體管具有不同的寬度長(zhǎng)度比。
21．根據(jù)權(quán)利要求1所述的集成電路運(yùn)算放大器，其中每個(gè)第四比較器的輸入晶體管具有不同的寬度長(zhǎng)度比。
22．一種用于保護(hù)集成電路運(yùn)算放大器輸出倒相的方法，該運(yùn)算放大器具有正負(fù)差動(dòng)輸入，所述方法包括以下步驟用第一比較器將運(yùn)算放大器正輸入的電壓與第一電壓相比較，其中當(dāng)運(yùn)算放大器正輸入的電壓大于或等于第一電壓時(shí)，第一比較器的輸出為第一邏輯電平，當(dāng)運(yùn)算放大器正輸入的電壓小于第一電壓時(shí)，第一比較器的輸出為第二邏輯電平；用第二比較器將運(yùn)算放大器負(fù)輸入的另一電壓與第一電壓相比較，其中當(dāng)運(yùn)算放大器負(fù)輸入的另一電壓大于或等于第一電壓時(shí)，第二比較器的輸出為第一邏輯電平，當(dāng)運(yùn)算放大器負(fù)輸入的另一電壓小于第一電壓時(shí)，第二比較器的輸出為第二邏輯電平；當(dāng)?shù)谝槐容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最小電壓電平；及當(dāng)?shù)诙容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最大電壓電平。
23．根據(jù)權(quán)利要求22所述的方法，進(jìn)一步包括以下步驟用第三比較器將運(yùn)算放大器正輸入的電壓與第二電壓相比較，其中當(dāng)運(yùn)算放大器正輸入的電壓小于或等于第二電壓時(shí)，第三比較器的輸出為第一邏輯電平，當(dāng)運(yùn)算放大器正輸入的電壓大于第二電壓時(shí)，第三比較器的輸出為第二邏輯電平；用第四比較器將運(yùn)算放大器負(fù)輸入的另一電壓與第二電壓相比較，其中當(dāng)運(yùn)算放大器負(fù)輸入的另一電壓小于或等于第二電壓時(shí)，第四比較器的輸出為第一邏輯電平，當(dāng)運(yùn)算放大器負(fù)輸入的另一電壓大于第二電壓時(shí)，第四比較器的輸出為第二邏輯電平；當(dāng)?shù)谒谋容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最小電壓電平；及當(dāng)?shù)谌容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最大電壓電平。
24．一種用于保護(hù)集成電路運(yùn)算放大器輸出倒相的方法，該運(yùn)算放大器具有正負(fù)差動(dòng)輸入，所述方法包括以下步驟用第三比較器將運(yùn)算放大器正輸入的電壓與第二電壓相比較，其中當(dāng)運(yùn)算放大器正輸入的電壓小于或等于第二電壓時(shí)，第三比較器的輸出為第一邏輯電平，當(dāng)運(yùn)算放大器正輸入的電壓大于第二電壓時(shí)，第三比較器的輸出為第二邏輯電平；用第四比較器將運(yùn)算放大器負(fù)輸入的另一電壓與第二電壓相比較，其中當(dāng)運(yùn)算放大器負(fù)輸入的另一電壓小于或等于第二電壓時(shí)，第四比較器的輸出為第一邏輯電平，當(dāng)運(yùn)算放大器負(fù)輸入的另一電壓大于第二電壓時(shí)，第四比較器的輸出為第二邏輯電平；當(dāng)?shù)谒谋容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最小電壓電平；及當(dāng)?shù)谌容^器的輸出為第二邏輯電平時(shí)，迫使運(yùn)算放大器的輸出為最大電壓電平。
25．根據(jù)權(quán)利要求23所述的方法，其中最小電壓電平為地電位，最大電壓電平為運(yùn)算放大器的電源電壓。
26．根據(jù)權(quán)利要求24所述的方法，其中最小電壓電平為地電位，最大電壓電平為運(yùn)算放大器的電源電壓。
全文摘要
一種集成電路運(yùn)算放大器,保護(hù)其防止因輸入電壓電平引起運(yùn)算放大器輸出倒相。電壓比較器監(jiān)測(cè)輸入到運(yùn)算放大器成對(duì)差動(dòng)輸入晶體管的輸入電壓。運(yùn)算放大器和比較器可以制作在一集成電路基板上并封裝在一個(gè)集成電路塊中。當(dāng)輸入電壓值引起輸出倒相時(shí),比較器將其檢測(cè)出來(lái),并使其耦合到防止運(yùn)算放大器輸出電壓倒相的運(yùn)算放大器電路中。
文檔編號(hào)H03F1/52GK1318899SQ0111214
公開(kāi)日2001年10月24日 申請(qǐng)日期2001年3月29日 優(yōu)先權(quán)日2000年3月29日
發(fā)明者吉姆·諾蘭 申請(qǐng)人:密克羅奇普技術(shù)公司