專利名稱：二元邏輯門電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及邏輯門電路，尤其涉及一種由雙選擇基本開關(guān)電路組成的二元邏輯門電路本發(fā)明是這樣實現(xiàn)的一種二元邏輯門電路，包括一具有三個輸入端、一個輸出端、二個極性相反的開關(guān)元件的雙選擇基本開關(guān)電路，當(dāng)?shù)谌斎攵说妮斎胄盘枮?時，輸出端的值與第一輸入端相同，當(dāng)?shù)谌斎攵说妮斎胄盘枮?時，輸出端的值與第二輸入端相同，其特點是，至少還有第二種基本開關(guān)電路與之相連，該第二種基本開關(guān)電路設(shè)有二個輸入端，二個輸出端、二個極性相反的開關(guān)元件，當(dāng)?shù)诙斎攵说妮斎胄盘枮?時，第一輸出端的值與第一輸入端的值相同，當(dāng)?shù)诙斎攵说妮斎胄盘枮?時，第二輸出端的值與第一輸入端的值相同。
另一個二元邏輯門電路，包括一具有三個輸入端、一個輸出端、二個極性相反的開關(guān)元件的基本開關(guān)電路，當(dāng)?shù)谌斎攵说妮斎胄盘枮?時，輸出端的值與第一輸入端相同，當(dāng)?shù)谌斎攵说妮斎胄盘枮?時，輸出端的值與第三輸入端相同，其特點是，還有一個與之相同的基本開關(guān)電路與之相連，且第一輸入端的值與第三輸入端的值相反。
第三種二元邏輯門電路，是由若干個第二種基本開關(guān)電路所組合而成的。
采用本發(fā)明的二元邏輯門電路具有兼容性，如二元邏輯門電路的基本組合還可以和單選擇邏輯門電路進(jìn)行組合而獲得多重組合邏輯門電路；二元邏輯門電路具有等效性，二元邏輯門電路的各種組合以及和一元邏輯門電路進(jìn)行組合而獲得多重組合邏輯門電路，都可以化解為單選擇邏輯門電路的布爾代數(shù)來表示、運算，獲得等效邏輯門電路；二元邏輯門電路具有簡單性，二元邏輯門電路可以化解為一元邏輯門電路的等效電路，且在獲得相當(dāng)邏輯功能方面，可二元邏輯門電路比一元邏輯門電路更簡單，簡單性使電路運行速度更快，集成度更高；二元邏輯門電路具有多樣性，由于二元邏輯門電路具有雙選擇性和兼容性，二元邏輯門電路用較簡單的組合就可獲得較一元邏輯門電路更多的邏輯門電路，另外由于雙選擇性中的“一選二”特性，使二元邏輯門電路在組合后可同時獲得多種邏輯結(jié)果；二元邏輯門電路具有動態(tài)可選擇性和編寫性，所以綜上所說，二元邏輯門電路具有較單選擇邏輯門電路更多的優(yōu)越性，使其能為計算機的發(fā)展提供更有力的硬件支持。
圖2是本發(fā)明組成二元邏輯門電路的雙選擇基本開關(guān)電路的效果3是圖2所示的組成二元邏輯門電路的雙選擇基本開關(guān)電路的結(jié)構(gòu)圖。
圖4是本發(fā)明另一種組成二元邏輯門電路的雙選擇基本開關(guān)電路結(jié)構(gòu)圖。
圖5是由圖3、圖4所示的雙選擇基本開關(guān)電路組合而成二元邏輯門電路的一個實施例的效果圖。
圖6是由圖3、圖4所示的基本開關(guān)電路組合而成的二元邏輯門電路的另一實施例的效果圖。
圖7是由圖3所示的基礎(chǔ)開關(guān)電路組合而成的二元邏輯門電路的第三效果圖。
圖8是圖2所示的雙選擇基本開關(guān)電路的另一結(jié)構(gòu)圖。
圖9是由圖3所示的基礎(chǔ)開關(guān)電路組合而成的二元邏輯門電路的第四實施例的效果圖。


圖10是圖9所示的二元邏輯門電路的真值表。
圖11是由圖4所示的基本開關(guān)電路組合而成的一個二元邏輯門電路的第五實施例的效果圖。
如圖4所示的是組成二元邏輯門電路的另一基本開關(guān)電路，該電路設(shè)有二個輸入端24、22，二個輸出端21、23、二個基極相接的開關(guān)元件25、26，本實施例中的開關(guān)元件為場效應(yīng)管，本實施例中采用一個N型場效應(yīng)管25和一個P型場效應(yīng)管26作為開關(guān)元件，所述的場效應(yīng)管25的漏極與輸入端24相連，場效應(yīng)管25的源極與輸出端21相連，場效應(yīng)管26的源極與輸入端24相連，漏極與輸出端23相連，所述的輸入端22與兩場效應(yīng)管的柵極相連，場效應(yīng)管27是負(fù)載管，其柵極、源極與輸入端24相接，漏極與電源相接，輸入端24的輸入信號為C，輸出端11的輸出信號為A，輸入端22的輸入信號為K，輸出端23的輸出信號為B，當(dāng)K＝1時，A＝C，當(dāng)K＝0時，B＝C，就形成了輸入端24選擇通向輸出端21和輸出端23的情況。
當(dāng)然，開關(guān)元件也可以用晶體管或可控管。
當(dāng)圖3所示的場效應(yīng)管換成晶體管時，只需在輸入端前加上一如圖8所示的一個橋臂電路，就可產(chǎn)生圖2所示的邏輯效果。
雙選擇基本開關(guān)電路具有組合性，如將圖3或圖4所示的基本開關(guān)電路進(jìn)行組合可獲得如圖5至圖7(圖7中虛線框內(nèi))三種邏輯門電路。
如圖5所示該二元邏輯門電路5由圖3、4所示的雙選擇基本開關(guān)電路組合而成，輸出端514與輸入端524相連，輸入端511的輸入信號為A、預(yù)設(shè)值為1，輸入端513的輸入信號為B，預(yù)設(shè)值為0，控制端512的輸入信號為K1，控制端522的輸入信號為K2，輸出端521的輸出信號為C，預(yù)設(shè)值為1，輸出端523的輸出信號為D，預(yù)設(shè)值為0，可得出輸出的邏輯結(jié)果為C＝K1*K2*A+K1*K2*B、D＝K1*K2*A+K1*K2*B。如換成單選擇基本開關(guān)電路組成，則需要至少6個與門、兩個或門組成。
如圖6所示該二元邏輯門電路6由圖3、4所示的基礎(chǔ)開關(guān)電路組合而成，輸入端624的輸入信號為A，輸出端621與輸入端611相連，輸出端623與輸入端613相連，輸出端614的輸出信號為B，控制端622的輸入信號為K1，控制端612的輸入信號為K2，當(dāng)K1＝K2＝“1”或“0”時B＝A，K1＝1、K2＝0或K1＝0、K2＝1時A、B斷開。
如圖7所示虛框內(nèi)的二元邏輯門電路71是由兩個圖3所示的基礎(chǔ)開關(guān)電路1并聯(lián)而成，其中三輸入端并聯(lián)，輸入端711的輸入信號為A，預(yù)設(shè)值為1，輸入端712的輸入信號為K，輸入端713的輸入信號為B，預(yù)設(shè)值為0，其中一個基本開關(guān)電路輸出端714的輸出信號為C、另一個基本開關(guān)電路的輸出端715的輸出信號為D，則C＝K*A+B*K、D＝K*B+A*K，當(dāng)B＝A時C＝K*A+A*K相當(dāng)于單選擇邏輯門電路中的半加器的非門(同或門)，D＝K*A+A*K相當(dāng)于單選擇邏輯門電路中的“異或門”，(半加器)。
如圖7所示虛框外的二元邏輯門電路72是由上述虛框內(nèi)的二元邏輯門電路再串聯(lián)一如圖3所示的基本開關(guān)電路1所組成的，輸入端716的輸入信號為C，輸入端717的輸入信號為D，且控制端718的輸入信號為同步均為K2，輸出端719的輸出信號為E，輸出端720的輸出信號為F，既輸入端721的輸入信號為E，輸入端722的輸入信號為F，輸入端723的輸入信號為K3，輸出端724的輸出信號為G，設(shè)定C＝D，當(dāng)K2＝1時，G＝C K3+C K3，為“同或門”，當(dāng)K2＝0時，G＝C K3+C K3為“異或門”既改變的K2值可實現(xiàn)“同或門”與“異或門”的轉(zhuǎn)換。
當(dāng)將虛框內(nèi)外的二元邏輯門電路串聯(lián)組成時，可獲得G＝[(A*K1+B*K1)K2+(B*K1+A*K1)K2]*K3+[(A*K1+B*K1)K2+(B*K1+A*K1)K2]*K3；如圖9所示該二元邏輯門電路9包括二元邏輯門電路91、92，其中二元邏輯門電路91為圖7虛框部分二元邏輯門電路72的與圖3所示的雙選擇基本開關(guān)電路1組成，其中輸出端715與輸出端14，做為與門的輸入端，輸出端714與輸出端14做為或門的輸入端，與門及或門的輸出端做為二元邏輯門電路92的輸入端，其中二元邏輯門電路92為圖6所示的二元邏輯門電路6與一二元邏輯門電路61并聯(lián)而成，其中二元邏輯門電路61圖4所示的基本開關(guān)電路2后接一圖3所示的基本開關(guān)電路1，且基本開關(guān)電路2的輸出端21與基本開關(guān)電路1的輸入端13相接，所述的輸出端23與輸入端11相接，從如圖10所示真值表可看出，當(dāng)K1、K2均為1時，輸出端為輸入端的或值，當(dāng)K1、K2均為0時，輸出端為輸入端的與非值，當(dāng)K1為0、K2為1時，輸出端為輸入端的或非值，當(dāng)K1為1、K2為0時，輸出端為輸入端的與值，這樣就實現(xiàn)了四種邏輯狀態(tài)的動態(tài)轉(zhuǎn)換，(也可稱為可選編門邏輯電路)。
如圖11所示以圖4所示的基本邏輯電路2為組成單元，輸入端111的輸入值為A，控制端112的輸入值K1，輸出端113的輸出值為A11，輸出端114的輸出結(jié)果為A12，以輸出值A(chǔ)11、A12為第二級輸入端的輸入值，第二級控制端的輸入值為K2，輸出值為A21、A22、A23，以此疊加，第i級的輸出值為Ai1、Ai2---Aij---Aii、Ai(i+1)，此時，A21＝K1K2A，A22＝(K1K2+K1K2)A，A23＝K1K2A，當(dāng)K為零個0，兩個1時，A21＝A，當(dāng)K為一個為0，另一個為1時，A22＝A，當(dāng)K為兩個0，零個1時，A23＝A，當(dāng)K為(j-1)個0，(i+1-j)個1時，Aij＝A，這樣經(jīng)過多重組合后，就可獲得多種的邏輯結(jié)果，此組合可為開發(fā)“神經(jīng)網(wǎng)絡(luò)系統(tǒng)”提供支持。
綜上所說，雙選擇邏輯門電路具有較一元邏輯門電路更多的優(yōu)越性，使其能為計算機的發(fā)展提供更有力的硬件支持。
當(dāng)然凡本領(lǐng)域內(nèi)的技術(shù)人員所熟知的簡音的技術(shù)變換均落在本發(fā)明的保護(hù)中，如更換預(yù)設(shè)值而得到不同的邏輯效果，及元器件的替換。
權(quán)利要求
1.一種二元邏輯門電路，包括一具有三個輸入端(11、12、13)、一個輸出端(14)、二個極性相反的開關(guān)元件(15、16)的雙選擇基本開關(guān)電路(1)，當(dāng)輸入端(12)的輸入信號為1時，輸出端(14)的值與輸入端(11)相同，當(dāng)輸入端(12)的輸入信號為0時，輸出端(14)的值與輸入端(13)相同，其特征在于，至少還有一個基本開關(guān)電路(2)與邏輯門電路(1)相連，所述的二元邏輯門電路(2)設(shè)有二個輸入端(24、22)，二個輸出端(21、23)、二個極性相反的開關(guān)元件(25、26)，當(dāng)輸入端(22)的輸入信號為1時，輸出端(21)的值與輸入端(24)的值相同，當(dāng)輸入端(22)的輸入信號為0時，輸出端(23)的值與輸入端(24)的值相同。
2.根據(jù)權(quán)利要求1所述的邏輯門電路，其特征在于，所述的開關(guān)元件(15、16、25、26)為場效應(yīng)管。
3.根據(jù)權(quán)利要求2所述的二元邏輯門電路，其特征在于，所述的場效應(yīng)管(15)的漏極與輸入端(11)相接，源極與輸出端(14)相接，場效應(yīng)管(16)的源極與輸入端(13)相接，漏極與輸出端(14)相接，場效應(yīng)管(15)的柵與場效應(yīng)管(16)的柵極相接。
4.根據(jù)權(quán)利要求2或3所述的二元邏輯門電路，其特征在于，所述的場效應(yīng)管(25)的柵極與場效應(yīng)管(26)的柵極相接，場效應(yīng)管(25)的源極與輸出端(21)相接，漏極與輸入端(24)相接，場效應(yīng)管(26)的源極與輸入端(24)相接，漏極與輸出端(23)相接。
5.根據(jù)權(quán)利要求1所述的二元邏輯門電路，其特征在于，所述的開關(guān)元件(15、16、25、26)為晶體管，且還有一橋式電路與之相連。
6.根據(jù)權(quán)利要求1所述的二元邏輯門電路，其特征在于，所述的雙選擇基本開關(guān)電路(1)的輸出端(14)與雙選擇基本開關(guān)電路(2)的輸入端(24)相接。
7.根據(jù)權(quán)利要求1所述的二元邏輯門電路，其特征在于，所述的雙選擇基本開關(guān)電路(2)的輸出端(21)與雙選擇基本開關(guān)電路(1)的輸入端(11)相接，所述的輸出端(23)與輸入端(13)相接。
8.根據(jù)權(quán)利要求7所述的二元邏輯門電路，其特征在于，還有一二元邏輯門電路(2)與之并聯(lián)，該二元邏輯門電路(2)還連接一二元邏輯門電路(1)，二元邏輯門電路(2)的輸出端(21)所述二元邏輯門電路(1)的輸入端(13)相接，所述的輸出端(23)與輸入端(11)相接。
9.根據(jù)權(quán)利要求1所述的二元邏輯門電路，其特征在于，所述的雙選擇基本開關(guān)電路(2)的輸出端(21)與基本開關(guān)電路(1)的輸入端(13)相接，所述的輸出端(23)與輸入端(11)相接。
10.一種二元邏輯門電路，包括一具有三個輸入端(11、12、13)、一個輸出端(14)、二個極性相反的開關(guān)元件(15、16)的基本開關(guān)電路(1)，當(dāng)輸入端(12)的輸入信號為1時，輸出端(14)的值與輸入端(11)相同，當(dāng)輸入端(12)的輸入信號為0時，輸出端(14)的值與輸入端(13)相同，其特征在于，該輸入端(11)與輸入端(13)的輸入值為反相，且至少還有一個基本開關(guān)電路(1)與之相連。
11.根據(jù)權(quán)利要求9所述的二元邏輯門電路，其特征在于，還有一基本開關(guān)電路(1)一與之并聯(lián)。
12.根據(jù)權(quán)利要求10所述的二元邏輯門電路，其特征在于，還有一基本開關(guān)電路(1)串聯(lián)其后。
13.根據(jù)權(quán)利要求10所述的二元邏輯門電路，其特征在于，還有一基本開關(guān)電路(1)與之并聯(lián)。
14.一種二元邏輯門電路，其特征在于，由若干個基本開關(guān)電路(2)組合而成。
全文摘要
一種二元邏輯門電路，包括一具有三個輸入端11、12、13、一個輸出端14、二個極性相反的開關(guān)元件15、16的雙選擇基本開關(guān)電路1，其特征在于，至少還有一個基本開關(guān)電路2與邏輯門電路1相連，所述的二元邏輯門電路2設(shè)有二個輸入端24、22，二個輸出端21、23、二個極性相反的開關(guān)元件25、26，由于二元邏輯門電路具有雙選擇性和兼容性，二元邏輯門電路用較簡單的組合就可獲得較一元邏輯門電路更多的邏輯門電路，另外由于雙選擇性中的“一選二”特性，使二元邏輯門電路在組合后可同時獲得多種邏輯結(jié)果；二元邏輯門電路具有動態(tài)可選擇性和編寫性，其能為計算機的發(fā)展提供更有力的硬件支持。
文檔編號H03K19/20GK1428937SQ01139209
公開日2003年7月9日 申請日期2001年12月25日 優(yōu)先權(quán)日2001年12月25日
發(fā)明者沈超然 申請人:沈超然