專利名稱：增強解碼器和增強解碼方法
根據(jù)權(quán)利要求1前序部分，本發(fā)明涉及一種解碼數(shù)據(jù)信號的增強(Turbo)解碼器，數(shù)據(jù)信號在發(fā)射機端使用增強碼進行防錯編碼、通過擾動信道發(fā)射并在接收機中檢測。本發(fā)明還涉及一種如權(quán)利要求7序言中要求的增強解碼方法。
通信中的一個基本問題是通過擾動信道盡可能無差錯的發(fā)射數(shù)據(jù)信號。為了達到這個目的，要發(fā)射地數(shù)據(jù)信號要進行信道編碼。要發(fā)射的信號通過信道編碼適應(yīng)傳輸信道的特性。使用了多種不同的信道編碼方法。信道編碼(也稱作防錯編碼)的原則是通過在要發(fā)射的信號中選擇性的加入冗余來達到有效的誤差防護。
移動無線電系統(tǒng)中存在關(guān)于信號傳輸?shù)奶厥鈫栴}。這是因為，一方面，移動無線電系統(tǒng)中由于時變多重反射、共用信道干擾、多普勒頻移和噪聲，在接收機端產(chǎn)生了非常嚴重的信號失真。另一方面，由于空間和成本的原因，移動站的接收機功率和硬件資源有限。因此在移動無線電工程中，試圖重構(gòu)發(fā)射信號具有最小可能的、盡可能達到硬件效率的誤碼率(也就是節(jié)省空間和成本)以及最小可能的信號處理開支(保持功率資源)。
可以看出，通常這些要求不能同時最優(yōu)化，除非必須通過在接收機選擇性的軟/硬件設(shè)計來建立這些要求之間的有意義折衷。
現(xiàn)代的防錯編碼方法是所謂的“增強編碼”。在增強編碼中，使用所謂的“增強碼”。增強碼是并行連接的二進制遞歸卷積碼。增強碼是一種非常有效的防錯編碼形式，特別是在大數(shù)據(jù)塊發(fā)射中。
在接收機中，使用增強解碼器解碼增強碼。在P.Jung、斯圖加特、B.G.Teubner于1997年出版的“數(shù)字移動無線電系統(tǒng)的分析和設(shè)計”一書的343～368頁、特別是在圖E.2中描述了這種解碼器，該書講述了現(xiàn)有的最新技術(shù)。這種增強解碼器包括兩個遞歸互聯(lián)的MAP碼位估值器，在兩個估值器之間安裝了一個增強碼交織器。增強解碼是遞歸進行的，要解碼的數(shù)據(jù)信號幾次通過一個計算循環(huán)，該計算循環(huán)包括的計算步驟有第一碼位估計—交織—第二碼位估計—反交織。
實現(xiàn)增強碼的一個障礙是由于迭代信號處理和兩個MAP碼位估值器，增強解碼器需要可觀的信號處理和硬件開支。
因為這個原因，到現(xiàn)在為止增強碼只用在了對資源限制較低的系統(tǒng)中，例如衛(wèi)星通信系統(tǒng)。在移動無線電領(lǐng)域中，增強碼由于這些限制還沒有使用。但是，UMTS(全球移動通信系統(tǒng))標(biāo)準已經(jīng)包括了增強編碼的可能性。
本發(fā)明的目標(biāo)是產(chǎn)生一個增強解碼器和一種解碼增強碼的方法，以可支持的硬件開支提供包含少量信號處理的信號解碼，從而節(jié)省能源。特別是根據(jù)本發(fā)明的增強解碼器和根據(jù)本發(fā)明的增強解碼方法意圖使增強碼能夠在移動無線電領(lǐng)域中實現(xiàn)。
權(quán)利要求1和7提供的特征用于達到這個目標(biāo)。
因此，本發(fā)明的思想在于，通過將計算步驟(本身是已知的)選擇性的劃分到兩個不同的計算裝置上，能夠以大為節(jié)省資源的方式進行計算循環(huán)，在增強碼迭代解碼中應(yīng)當(dāng)幾次經(jīng)過計算循環(huán)。在本發(fā)明中發(fā)現(xiàn)，通過這種劃分所節(jié)省的資源大大補償了由于在計算循環(huán)中重復(fù)兩次雙向數(shù)據(jù)傳輸所必須的額外開支。
關(guān)于硬件資源的收益包括兩個碼位估計步驟(a)和(c)只需要一個碼位估計器(第一計算裝置)。
計算步驟(a)和(c)需要少量的存儲器空間和大的計算開支，優(yōu)選在大部分或全部由硬件構(gòu)造的第一計算裝置中執(zhí)行，而獨立的第二計算裝置優(yōu)選是處理固件的數(shù)字信號處理器(DSP)，用于處理需要大量存儲器空間和少量計算開支的計算步驟(b)和(d)。因此關(guān)于能源的收益在于，能夠通過總系統(tǒng)的“硬件/軟件劃分”滿足將計算步驟劃分到兩個根據(jù)本發(fā)明的計算裝置上。
本發(fā)明更有利的實施方案的特征在于，如果在計算步驟中執(zhí)行描述瞬時信道狀態(tài)的統(tǒng)計信息計算，則該計算步驟由第二計算裝置執(zhí)行。
第一計算裝置優(yōu)選包括第一硬件計算芯片，由組合邏輯構(gòu)成，用于產(chǎn)生轉(zhuǎn)換度量值，和/或第二硬件計算芯片，由組合邏輯構(gòu)成，用于計算前向和反向遞歸度量值，和/或第三硬件計算芯片，由組合邏輯構(gòu)成，用于產(chǎn)生表示概率的輸出值，被估計的檢測數(shù)據(jù)信號的數(shù)據(jù)碼位使用該概率得到一個特定值。每個硬件計算芯片能夠完成選擇性加速計算各個值(轉(zhuǎn)換度量值；前向和反向遞歸度量值；輸出值)的信號處理，即在此處沒有耗時和耗能的程序處理。因此，能夠大大加速整個增強解碼序列。
根據(jù)本發(fā)明的增強解碼器的更有利實施方案的特征在于，為兩個DMA(直接存儲器存取)通道分配了雙向接口。在所有情況下DMA通道都提供了兩個計算裝置之間的快速數(shù)據(jù)傳輸，而且由于使用了兩個DMA通道，能夠為每個DMA通道設(shè)計不同的數(shù)據(jù)格式。
在從屬權(quán)利要求中定義了本發(fā)明更有利的實施方案。
在下面的文字中，將通過典型實施方案并參考附圖解釋本發(fā)明，其中


圖1顯示了具有發(fā)射機和接收機的移動無線電系統(tǒng)的空中接口的示意圖2顯示了產(chǎn)生增強碼的增強編碼器的方框圖3顯示了圖2中顯示的RSC卷積編碼器的方框圖4顯示了解釋根據(jù)本發(fā)明的增強解碼器操作的功能方框圖5顯示了圖4中顯示的增強解碼器的方框圖6顯示了圖5中顯示的MAP解碼器的簡化方框圖7顯示了圖6中顯示的、產(chǎn)生標(biāo)準定義的編碼信息的控制單元方框圖8a顯示了一個圖解，其中顯示了當(dāng)輸入一個值為0的位時，增強編碼器起始和結(jié)束狀態(tài)之間的可能轉(zhuǎn)換；
圖8b顯示了一個圖解，其中顯示了當(dāng)輸入一個，值為1的位時增強編碼器起始和結(jié)束狀態(tài)之間的可能轉(zhuǎn)換；
圖8c顯示了一個圖解，其中顯示的四組轉(zhuǎn)換根據(jù)結(jié)束狀態(tài)排序；
圖8d顯示了計算增強碼理論數(shù)據(jù)的計算級的方框圖9顯示了圖6中顯示的MAP解碼器硬件結(jié)構(gòu)的方框圖。
圖1顯示了移動無線電系統(tǒng)的發(fā)射機S和接收機E。發(fā)射機S，例如包含在基站中，接收機E包含在移動無線電系統(tǒng)的移動站中。
發(fā)射機S包括增強編碼器TCOD、調(diào)制器MOD和發(fā)射天線SA。
增強編碼器TCOD接收數(shù)據(jù)碼位(例如位)形式的數(shù)字輸入信號u1，u2，...。在下面的文字中，由于是逐塊編碼的，所以考慮由N個輸入信號數(shù)據(jù)碼位(例如位)un，n＝1，2，...，N組成的有限序列U＝(u1，u2，...，uN)，數(shù)字N表示塊大小。
輸入信號攜帶要發(fā)射的用戶信息，例如聲音信息。這可以通過，例如麥克風(fēng)—放大器—模/數(shù)轉(zhuǎn)換器電路鏈(沒有顯示)產(chǎn)生。
為了進行防錯編碼，增強編碼器TCOD添加冗余到數(shù)字輸入信號中。在增強編碼器TCOD的輸出，防錯編碼的數(shù)據(jù)信號以序列D的形式存在，序列D包括K個數(shù)據(jù)碼位(位)，D＝(d1，d2，...，dk)。
比值N/K(輸入位數(shù)/輸出位數(shù))稱作編碼的碼率Rc。
防錯編碼的數(shù)據(jù)信號由調(diào)制器TOD調(diào)制到載波信號上。以防錯編碼的數(shù)據(jù)信號調(diào)制的載波信號由發(fā)射濾波器以沒有顯示的方式進行頻譜整形，由發(fā)射放大器放大，然后通過發(fā)射機天線SA以無線電信號FS發(fā)射出去。
接收機E包括接收天線EA、解調(diào)器DMOD和增強解碼器TDEC。
接收天線EA接收無線電信號FS并提供給解調(diào)器DMOD，無線電信號FS受環(huán)境影響和其他用戶的無線電信號干擾而擾動。
解調(diào)器DMOD考慮在無線電信道中遇到的干擾，對接收的無線電信號FS進行均衡。解調(diào)器DMOD輸出提供的均衡數(shù)據(jù)信號的可用形式是數(shù)據(jù)碼位序列其元素
是防錯編碼數(shù)據(jù)碼位序列D中數(shù)據(jù)碼位d1，d2，...，dk的連續(xù)估計值。
均衡數(shù)據(jù)信號提供給增強解碼器TDEC，在其輸出端得到解碼后的輸出信號序列解碼的輸出信號序列
的元素
是發(fā)射機端輸入信號數(shù)據(jù)碼位u1，u2，...，uN的假定，數(shù)據(jù)碼位的形式是輸入信號碼位集合(例如0、1)的離散值。
數(shù)據(jù)碼位誤碼率由估計誤差
的相對頻率定義，n＝1，2，...。在移動無線電應(yīng)用中誤碼率必須不能超過一個特定最大允許值。
在描述根據(jù)本發(fā)明的增強解碼器的典型實施方案之前，首先參考圖2以舉例的方式解釋增強碼的生成，以便更好的理解本發(fā)明。
增強編碼器TCOD有兩個相同的遞歸系統(tǒng)卷積編碼器RSC1和RSC2，在編碼技術(shù)中稱作RSC(遞歸系統(tǒng)卷積)。逐塊交織輸入數(shù)據(jù)信號的增強碼交織器IL位于第二RSC卷積編碼器RSC2的輸入之前。兩個卷積編碼器RSC1和RSC2的輸出在所有情況下都分別通過收縮設(shè)備PKT1和PKT2連接到多路復(fù)用設(shè)備MUX。多路復(fù)用設(shè)備MUX還接收與數(shù)字輸入信號序列U相同的信號序列X。
圖3以TSC1為例顯示了遞歸卷積編碼器的配置。卷積編碼器RSC1在輸入端有一個第一加法器ADD1和一個移位寄存器，第一加法器ADD1后有，例如三個存儲單元T。卷積編碼器RSC1在輸出端提供了冗余數(shù)據(jù)序列Y1＝(y11，y12，...，y1N)，這是由第二加法器ADD2形成的。
很清楚，在特定時刻n存在于輸出端的冗余數(shù)據(jù)碼位y1n(n＝1，2，...，N)取決于輸入信號序列U的當(dāng)前輸入數(shù)據(jù)碼位un和移位寄存器的狀態(tài)。
第二卷積編碼器RSC2的配置與第一卷積編碼器RSC1的配置相同；RSC2在輸出端提供冗余數(shù)據(jù)序列Y2＝(y21，y22，...，y2N)。
信號序列X可以看作是第一卷積編碼器RSC1的第二輸出，也就是說，當(dāng)以這種方式來看時，第一卷積編碼器RSC1包括輸出數(shù)據(jù)序列X的第二輸出，數(shù)據(jù)序列X的元素x1，x2，...，xN與輸入信號序列U的元素u1，u2，...，uN相同。這種做法同樣的應(yīng)用于第二卷積編碼器RSC2，該編碼器的第二輸出X_I(沒有顯示)與交織的輸入信號序列U相同。具有這種特性的編碼器稱作系統(tǒng)編碼器。
然后對于每個輸入數(shù)據(jù)碼位un，每個卷積編碼器RSC1和RSC2恰好分別輸出兩個輸出數(shù)據(jù)碼位xn和y1n、x_In(交織的系統(tǒng)數(shù)據(jù))和y2n。因此每個卷積編碼器RSC1和RSC2的碼速率Rc＝0.5。
多路復(fù)用設(shè)備MUX用于調(diào)整增強編碼器TCOD的碼速率。為了也使TCOD達到碼速率，例如，Rc＝0.5，兩個部分冗余序列Y1和Y2，例如，交替收縮和多路傳輸。然后得到的冗余數(shù)據(jù)序列Y＝(y11，y22，y13，y24，...，y1N，y2N)與系統(tǒng)數(shù)據(jù)序列X交替多路傳輸。因此，以這種(特殊)形式增強編碼得到的防錯編碼的數(shù)據(jù)信號的形式是，例如D＝(x1，y11，x2，y22，x3，y13，x4，y24，...，xN，y2N)(假設(shè)N是一個偶數(shù))。
卷積編碼器RSC1可以看作是一個時鐘控制的有限狀態(tài)機，可以用所謂的有M個可能狀態(tài)的格子圖描述。具有3個單元的移位寄存器的卷積編碼器RSC1的格子圖有M＝23＝8個節(jié)點，這些節(jié)點對應(yīng)于移位寄存器的可能狀態(tài)。一個(任意的)第一狀態(tài)m′通過輸入一個輸入位(un＝0或1)變成第二狀態(tài)m，在格子圖中第一狀態(tài)m′通過連接線與第二狀態(tài)m連接。每個部分冗余序列Y1通過RSC1編碼器的格子圖對應(yīng)于一個沿著連接線的特定通路。
用于說明編碼器狀態(tài)的格子圖是已知的，這里就不更加詳細的解釋了。
圖4顯示了一個方框圖，用于解釋根據(jù)本發(fā)明的增強解碼器TDEC典型實施方案的運行。
增強解碼器TDEC包括一個多路分離器DMUX、統(tǒng)計級STA、第一和第二隨機存取存儲器MAP_RAM1、MAP_RAM2、第一和第二MAP碼位估計器MAP1和MAP2、第一和第二數(shù)據(jù)處理單元DVE1和DVE2，以及判決邏輯(閥值判定器)TL。
第一數(shù)據(jù)處理單元DVE1包括增強交織器IL、統(tǒng)計級STA和數(shù)據(jù)存儲器APR_RAM。第二數(shù)據(jù)處理單元DVE2包括反交織器DIL，同樣包括統(tǒng)計級STA和數(shù)據(jù)存儲器APR_RAM。
從解調(diào)器DMOD提供給增強解碼器TDEC的均衡數(shù)據(jù)序列由放置在輸入端的多路分離器DMUX分解為均衡系統(tǒng)數(shù)據(jù)序列
(輸入信號序列U(＝X)的檢測序列)和兩個部分冗余均衡序列
和
(部分冗余序列Y1和Y2的檢測序列)。在發(fā)射機端得到的數(shù)據(jù)碼位xn，y1n，y2n的均衡(估計)結(jié)果表示為
(n＝1，2，...，N)。(在附圖中，為了簡單起見省略了各個連續(xù)元素的下標(biāo)n)。
數(shù)據(jù)碼位
(系統(tǒng)信息)和
(冗余信息)提供給統(tǒng)計級STA。根據(jù)關(guān)于傳輸信道瞬時狀態(tài)的知識，使用下列方程式在統(tǒng)計級STA中計算統(tǒng)計數(shù)據(jù)值
其中
表示平均值，
表示相對于關(guān)聯(lián)信號分量的白噪聲變量。
統(tǒng)計數(shù)據(jù)碼位值
和
存儲在數(shù)據(jù)存儲器MAP_RAM1中，統(tǒng)計數(shù)據(jù)碼位值
存儲在數(shù)據(jù)存儲器MAP_RAM2中。MAP_RAM1和MAP_RAM2的存儲器大小在所有情況下都以這樣的方式?jīng)Q定能夠容納整個塊(例如N＝5120)的統(tǒng)計數(shù)據(jù)值。
根據(jù)表示數(shù)據(jù)塊的系統(tǒng)信息
冗余信息
和
執(zhí)行迭代增強解碼。通過單元MAP1、DEV1、MAP2、DVE2和返回的從DVE2到MAP1的反饋信息z2sn，以本來就知道的方式執(zhí)行迭代循環(huán)(請參見開始時提到的P.Jung的著作)。
更明確的講，在第一迭代步驟(it_no＝1)中，第一MAP碼位估計器MAP1根據(jù)輸入數(shù)據(jù)值
和
以及初始反饋信息項z2sn(it_no＝0)，計算第一可靠性信息z1n連續(xù)對數(shù)值的第一序列(it_no＝1)。這個可靠性信息對數(shù)的第一迭代序列在增強交織器IL中交織，并在統(tǒng)計級STA中統(tǒng)計編輯。統(tǒng)計編輯根據(jù)下列方程式進行
其中μz1n表示平均值，
表示第一可靠性信息z1n的白噪聲變量。
為了執(zhí)行該過程(交織和統(tǒng)計編輯)，連續(xù)值z1sx(it_no＝1)臨時存儲在第一數(shù)據(jù)處理單元DVE1的隨機存取數(shù)據(jù)存儲器APR_RAM中。
第一迭代期間在第一數(shù)據(jù)處理單元DVE1中產(chǎn)生的、第一可靠性信息(第一迭代)的交織序列的數(shù)據(jù)值z1sn(it_no＝1)提供給第二MAP碼位估計器MAP2。后者從這些數(shù)據(jù)值和序列
(對于所有迭代過程是相同的)計算第二可靠性信息對數(shù)序列z2n(it_no＝1)。第一和第二可靠性信息序列的各個值是后驗概率比的對數(shù)，稱作LLR(可靠性比對數(shù))。
第二可靠性信息對數(shù)序列z2n(it_no＝1)提供給第二數(shù)據(jù)處理單元DVE2的增強反交織器DIL和統(tǒng)計級DTA，在其中進行反交織和統(tǒng)計編輯。統(tǒng)計編輯是根據(jù)下列信息完成的
其中μz2n表示平均值，
表示第二可靠性信息z2n的白噪聲變量。
隨機存取數(shù)據(jù)存儲器APR_RAM再次用于臨時存儲以上述方式產(chǎn)生的數(shù)據(jù)值z2sn(it_no＝1)。根據(jù)圖4，這些值可作為下一個迭代過程(it_no＝2)期間的返回信息用于第一碼位估計器MAP1。
在預(yù)定義的，例如5次迭代過程之后，在第二數(shù)據(jù)處理單元DVE2的增強反交織器DIL輸出處產(chǎn)生的數(shù)據(jù)值z2n(it_no＝5)提供(反交織)給閥值判決器TL。閥值判決器TL判決，指定數(shù)據(jù)序列中值 0的每個元素的重構(gòu)數(shù)據(jù)碼位為
該數(shù)據(jù)序列中值＞0的每個元素的重構(gòu)數(shù)據(jù)碼為
根據(jù)本發(fā)明，第一和第二碼位估計器MAP、MAP2和第一和第二數(shù)據(jù)處理單元DVE1、DVE2在所有情況下都是以一個形式和相同的硬件結(jié)構(gòu)實現(xiàn)的。圖4較低部分畫出的箭頭表示通過雙向接口實現(xiàn)的數(shù)據(jù)傳輸位置，在此處進行了碼位估計器(包括MAP1/2和關(guān)聯(lián)的存儲器MAP_RAM1/2，陰影所示)和數(shù)字信號處理器(包括DVE1/2、合適的地方、DMUX、STA、TL，無陰影所示)之間的數(shù)據(jù)傳輸。
特別應(yīng)該提到的是，統(tǒng)計級STA也能夠用硬件制造并集成在碼位估計器中。
圖5顯示了已經(jīng)通過圖4講述的增強解碼器TDEC的方框圖。
增強解碼器TDEC包括一個對應(yīng)于圖4中兩個碼位估計器MAP1/2的MAP解碼器MAP_DEC，并連接到兩個MAP數(shù)據(jù)存儲器MAP_RAM1和MAP_RAM2。MAP解碼器MAP_DEC通過雙向數(shù)據(jù)總線DB和FMI(柔性存儲器接口)連接到兩個可編程DMA(直接存儲器存取)通道DMA_KAN1和DMA_KAN2。該FMI接口在增強解碼器序列中與關(guān)聯(lián)DMA通道DMA_KAN1和DMA_KAN2的“位置”已經(jīng)在圖4中用箭頭標(biāo)出了。
可編程DMA通道DMA_KAN1/2在所有情況下都包括內(nèi)部DMA寄存器DMA_REG1、DMA_REG2。內(nèi)部DMA寄存器DMA_REG1/2通過各自用于雙向數(shù)據(jù)交換的程序線IOD連接到數(shù)字信號處理器DSP。
DSP通過數(shù)據(jù)線和內(nèi)部DSP接口IFD訪問數(shù)據(jù)存儲器APR_RAM。此外，DSP和DSP接口IFD通過雙向總線結(jié)構(gòu)連接到DMA通道DMA_KAN1/2，雙向總線結(jié)構(gòu)包括用于交換數(shù)據(jù)的數(shù)據(jù)總線DD和地址總線DA。
DSP通過處理生產(chǎn)者編制的軟件(固件)并將數(shù)據(jù)臨時存儲在數(shù)據(jù)存儲器APR_RAM中，執(zhí)行了統(tǒng)計計算和交織與反交織過程(見圖4)，還可能執(zhí)行由單元DMUX和TL執(zhí)行的數(shù)據(jù)處理步驟。
數(shù)據(jù)通過兩個數(shù)據(jù)請求控制信號V_TRQ_M(請求數(shù)據(jù)通過第一DMA通道DMA_KAN1傳輸)和V_TRQ_C(請求數(shù)據(jù)通過第二DMA通道DMA_KAN2傳輸)開始通過DMA通道DMA_KAN1/2和FMI接口傳輸給MAP解碼器MAP_DEC。
用于第一和第二碼位估計(MAP1和MAP2模式)的輸入數(shù)據(jù)通過第一DMA通道DMA_KAN1傳輸。對于第一碼位估計，一方面，有只要在塊解碼序列開始時傳輸一次的系統(tǒng)信息統(tǒng)計數(shù)據(jù)值
和第一冗余信息統(tǒng)計數(shù)據(jù)值
另一方面有在每次增強解碼迭代過程中傳輸?shù)姆答佇畔⒔y(tǒng)計編輯后的數(shù)據(jù)值z2sn(it_no)。
在表1和2兩個表格中，顯示了第一碼位估計輸入值，例如使用16位字長的數(shù)據(jù)格式。
表1(傳輸給第一碼位估計的數(shù)據(jù)，每塊一次)
表2(傳輸給第一碼位估計的數(shù)據(jù)，每個迭代過程)
對于第二碼位估計(MAP2模式)，第二冗余信息的統(tǒng)計數(shù)據(jù)值
和每個迭代過程中的第一可靠性信息統(tǒng)計編輯的數(shù)據(jù)值z1sn。(it_no)也通過第一DMA通道DMA_KAN1、雙向FMI接口FMI和數(shù)據(jù)總線DB反饋給MAP解碼器MAP_DEC
表3(傳輸給第二碼位估計的數(shù)據(jù)，每塊一次)
表4(傳輸給第二碼位估計的數(shù)據(jù)，每個迭代過程)
碼位估計器MAP1和MAP2的結(jié)果值(輸出數(shù)據(jù))z1n和z2n分別使用第二DMA通道DMA_KAN2傳送給DSP。
圖6顯示了MAP解碼器MAP_DEC的方框圖。
通過數(shù)據(jù)總線DB傳輸?shù)臄?shù)據(jù)傳送給內(nèi)部接口IF。
除了內(nèi)部接口IF和兩個MAP數(shù)據(jù)存儲器MAP_RAM1(例如N×16位)和MAP_RAM2(例如N×8位)之外，MAP解碼器MAP_DEC還包括輸入數(shù)據(jù)存儲器INP_APR、輸出數(shù)據(jù)存儲器OUT_LLR、配置寄存器V_CONF、產(chǎn)生請求控制信號V_TRQ_C和V_TRQ_M的DMA請求單元DMA_REQ和產(chǎn)生標(biāo)準特定碼信息(格子信息)MAP_ST的模塊。此外，MAP解碼器MAP_DEC包括控制轉(zhuǎn)換度量值計算的控制單元ST_TRANS、控制前向遞歸度量值計算的控制單元SL_WIN_FD、控制反向遞歸度量值計算的控制單元SL_WIN_DB和控制分別計算第一和第二可靠性信息值z1n(it_no)和z2n(it_no)的控制單元LLR_RAT。這四個控制單元通過內(nèi)部數(shù)據(jù)總線IDB連接到計算裝置RM以交換數(shù)據(jù)，計算裝置RM包括三個硬件計算芯片RB1、RB2、RB3。此外，可以通過內(nèi)部數(shù)據(jù)總線IDB存取兩個名為RAM_FD_0和RAM_FD_1、大小都為例如20×128位的數(shù)據(jù)存儲器中的前向遞歸度量值。RAM_FD_0包含由于輸入位為0時的轉(zhuǎn)換而產(chǎn)生的前向遞歸度量值。RAM_FD_1包含由于輸入位為1時的轉(zhuǎn)換而產(chǎn)生的前向遞歸度量值。
圖6中顯示的MAP解碼器運行如下
在初始化過程中，首先通過數(shù)據(jù)總線DB通知MAP解碼器MAP_DEC是哪種碼形成了要在發(fā)射機端發(fā)射的數(shù)據(jù)信號編碼的基礎(chǔ)。根據(jù)本發(fā)明，可用碼至少包括一種增強碼。根據(jù)基本碼為模塊MAP_ST中的第一計算芯片RB1產(chǎn)生碼特定輸入數(shù)據(jù)值。這將結(jié)合圖7進行更為詳細的解釋。
要解碼整個數(shù)據(jù)塊，首先要將用于數(shù)據(jù)塊(n＝1，...，N)的(已經(jīng)在DSP中統(tǒng)計編輯過的)系統(tǒng)信息和第一和第二冗余信息的數(shù)據(jù)值
和
載入到數(shù)據(jù)存儲器MAP_RAM1/2。
在第一計算步驟中，MAP解碼器MAP_DEC執(zhí)行第一碼位估計(MAP1模式)。根據(jù)MAP_RAM1的存儲器內(nèi)容和初始反饋信息z2sn(it_no＝0)，在控制單元ST_TRANS的控制下在第一計算芯片RB1中產(chǎn)生轉(zhuǎn)換度量值、在控制單元SL_WIN_FD和SL_WIN_BD的控制下在計算芯片RB2中產(chǎn)生前向和反向遞歸度量值，以及在控制單元LLR_RAT的控制下在第三計算芯片RB3中產(chǎn)生相對于第一迭代傳遞度量值z1n(it_no＝1)的第一可靠性信息的對數(shù)值。這些值通過數(shù)據(jù)存儲器OUT_LLR、內(nèi)部接口IF和數(shù)據(jù)總線DB提供給DSP。
象已經(jīng)通過圖4描述的，DSP生成的(交織并統(tǒng)計編輯過的)數(shù)據(jù)值z1sn(it_no＝1)在通過控制信號V_TRQ_C請求后返回到MAP解碼器MAP_DEC，開始時臨時存儲在輸入數(shù)據(jù)存儲器INP_APR。
然后MAP解碼器MAP_DEC執(zhí)行第二碼位估計(MAP2模式)，即現(xiàn)在根據(jù)存儲在第二MAP數(shù)據(jù)存儲器MAP_RAM2中的數(shù)據(jù)值(
)和臨時存儲在輸入數(shù)據(jù)存儲器INP_APR中的值執(zhí)行上面描述的計算過程。第二可靠性信息的值z2n(it_no＝1)再次通過輸出數(shù)據(jù)存儲器OUT_LLR輸出。
在下面的文字中，參考第一可靠性信息z1n的計算，簡要的解釋通過前向和反向遞歸進行的LLR計算。
每個值z1n是輸入信號序列U未編碼數(shù)據(jù)碼位un概率比的連續(xù)對數(shù)值
其中和分別表示數(shù)據(jù)碼位un等于1或等于0時的條件概率，條件是序列
Z2是可觀測的。因為根據(jù)已經(jīng)發(fā)生的事件(“測量的”序列
Z2)，形成該事件基礎(chǔ)的未編碼數(shù)據(jù)碼位u1到un的概率是推斷出的，所以這些條件概率是后驗概率。
發(fā)射機端的卷積編碼器RSC1在時刻n(即輸入數(shù)據(jù)碼位un時)的狀態(tài)表示為Sn。
式(4)中的條件后驗概率可以表示成編碼器RSC1的M＝2L-1個可能狀態(tài)Sn＝0，1，...，M-1的個體后驗概率的和，其中L表示產(chǎn)生的增強碼向后達到的深度
個體概率可以寫成下面的形式
其中
其中序列
包括系統(tǒng)信息、冗余信息和反饋信息的值三元組是為了簡化標(biāo)記而定義的。
假設(shè)轉(zhuǎn)換度量值
(Rn，m′，m)已知，因為表達式
(m)和βn(m)可以遞歸計算，所以稱作前向遞歸和反向遞歸度量。轉(zhuǎn)換度量值
(Rn，m′，m)是從編碼器RSC1和格子圖的第一狀態(tài)Sn-1＝m′轉(zhuǎn)換到第二狀態(tài)Sn＝m的概率，即
上面提到的P.Jung著作第353～361頁的E.3.3章“遞歸MAP碼位估計”中詳細講述了(使用(最優(yōu))MAP碼位估計時的)遞歸式。
遞歸可以在整個塊上進行，即前向遞歸從時刻n＝1(分別是序列
Z2MAP1和序列
Z1MAP2的第一位)開始，在時刻n＝N(分別是序列
Z2MAP1和序列
Z1MAP2的最后一位)結(jié)束，反向遞歸從時刻n＝N開始，在時刻n＝1結(jié)束。另一種可能方式是在所有情況下執(zhí)行多個逐段前向和反向遞歸，逐漸覆蓋整個塊(以前向方向和反向方向)。
在下面的文字中，參考圖7、8a-d和9更為詳細的解釋轉(zhuǎn)換度量值、前向和反向遞歸度量值和MAP解碼器MAP_DEC(第一計算裝置)中的LLR的近似計算。
模塊MAP_ST包括三個子模塊TREL_UMTS_CONV、TREL_UMS_TURB和TREL_GSM_CONV/TREL_EDGE_CONV。所有子模塊都包括自己的狀態(tài)產(chǎn)生器FSM。
控制單元ST用于控制狀態(tài)產(chǎn)生器FSM和計算芯片RB1、RB2、RB3的定時和協(xié)調(diào)。為此，控制單元ST通過控制數(shù)據(jù)線S1、S2和S3連接到子模塊TREL_UMTS_CONV、TREL_UMS_TURB和TREL_GSM_CONV/TREL_EDGE_CONV的狀態(tài)產(chǎn)生器FSM，還通過另一條控制數(shù)據(jù)線S4控制第一計算芯片RB1。其他控制數(shù)據(jù)線連接到其他計算芯片RB2、RB3。
MAP_ST的每個子模塊計算表示特定碼特性的理論信息(還叫做格子信息)。理論信息在所有情況下都是根據(jù)碼特定多項式計算的。子模塊TREL_GSM_CONV和TREL_EDGE_CONV根據(jù)GSM(移動通信全球系統(tǒng))和EDGE(GSM發(fā)展的增強數(shù)據(jù)業(yè)務(wù))標(biāo)準計算理論信息值。子模塊TREL_UMS_TURB根據(jù)用于增強解碼的UMTS(通用移動通信系統(tǒng))標(biāo)準計算理論值t1、t2、t3。
在下面的文字中，只考慮了通過V_CONF選擇子模塊TREL_UMTS_TURB的情況。
在UMTS中，假設(shè)增強碼反轉(zhuǎn)深度為L＝4。因此增強編碼器中卷積編碼器RSC1的移位寄存器(見圖3)可以明確設(shè)定為8個狀態(tài)，即000、001、010、......等等。在圖8a和8b中，以索引號m＝0到7連續(xù)編號的方框顯示了這8個可能狀態(tài)。
圖8a顯示了從m′到m的狀態(tài)轉(zhuǎn)換，這是在初始時處于一個(任意)初始狀態(tài)(步驟k-1)的增強編碼器通過與值為0的輸入位ak(即i＝0)相加得到后續(xù)狀態(tài)(步驟k)時發(fā)生的。圖8b顯示了與值為1的輸入位ak相加時(即i＝1)發(fā)生的狀態(tài)轉(zhuǎn)換的對應(yīng)說明。
對于每種可能狀態(tài)轉(zhuǎn)換(從k-1到k)，計算三個理論值t1(i)、t2(i)、t3(i)。
值t1(i)和t3(i)與相加的輸入位ak相同(即t1(i)＝t3(i)＝i)。值t2通過碼特定多項式計算。
圖8d顯示了用于從ak得到值t2的可能計算電路。計算電路包括一個由三個存儲器單元T組成的移位寄存器和四個以圖示方式排列在電路中的加法器ADD。移位寄存器存儲狀態(tài)產(chǎn)生器FSM產(chǎn)生的初始狀態(tài)并接收輸入位ak。當(dāng)與輸入位ak＝i相加時，得到表示各自初始狀態(tài)，例如m′＝0，的值t2(i)，i＝0、1。移位寄存器中的所有初始狀態(tài)都執(zhí)行這個過程。
在下面的文字中，參考圖9解釋了計算芯片RB1、RB2和RB3的配置。計算芯片RB1、RB2和RB3是完全由組合邏輯構(gòu)成的快速數(shù)據(jù)通路。
用于計算轉(zhuǎn)換度量值的第一計算芯片RB1接收對ak＝i，i＝0、1，產(chǎn)生的理論值t1(i)、t2(i)、t3(i)，并在電路GW中將它們轉(zhuǎn)換成權(quán)值因子w1(i)、w2(i)、w3(i)。權(quán)值因子w1(i)、w2(i)、w3(i)計算如下
w1(i)＝1-2·t1(i)
w2(i)＝1-2·t2(i)
w3(i)＝1-2·t3(i) (9)
權(quán)值因子w1(i)、w2(i)、w3(i)是符號值，即+1、-1。然后使用這些符號值，通過與“測量值”相乘計算轉(zhuǎn)換度量值
在第一碼位估計(MAP1模式)中，
可用作測量值，z2sn(it_no)可用作反饋信息?？偣?6個轉(zhuǎn)換(見圖8a和8b)中一個特定轉(zhuǎn)換的轉(zhuǎn)換度量依照下列方程式計算
因為w1(i)、w2(i)、w3(i)是符號值，所以能夠假定最大有8個不同的值。因為這些值是相對于0對稱的，所以只需要計算4個值及其各自的求反值。
這些計算是并行執(zhí)行的，也就是使用RB1中的4個加法器TR_ADD_1、TR_ADD_2、......、TR_ADD_4(根據(jù)式(10)每個都有三個輸入)和后面的兩個求反級2K同時執(zhí)行的。兩個求反級2K產(chǎn)生計算值的對應(yīng)求反值。
兩個求反級2K后面是一個多路分離器(沒有顯示)。該多路分離器將8個計算出的轉(zhuǎn)換度量值分發(fā)到在所有情況下都具有4個存儲位置的4個存儲器BF1、BF2、......、BF4。
分發(fā)是以這種方式執(zhí)行的在每個存儲器BF1-4中存儲一個蝶形結(jié)構(gòu)的轉(zhuǎn)換度量值
蝶形結(jié)構(gòu)是一個由4個特定轉(zhuǎn)換度量值
構(gòu)成的組。在圖8c中，顯示了4個蝶形結(jié)構(gòu)。第一個蝶形結(jié)構(gòu)B1包括4個產(chǎn)生結(jié)束狀態(tài)0和1的轉(zhuǎn)換度量值，第二個蝶形結(jié)構(gòu)B2包括4個產(chǎn)生結(jié)束狀態(tài)2和3的轉(zhuǎn)換度量值，......，第四個蝶形結(jié)構(gòu)B4包括4個產(chǎn)生結(jié)束狀態(tài)6和7的轉(zhuǎn)換度量值。
在第二碼位估計(MAP2模式)中，只有兩個“測量值”
和z1sn(it_no)可用?？偣?6個轉(zhuǎn)換中一個特定轉(zhuǎn)換的轉(zhuǎn)換度量值依照下列方程式計算
(其中Gn表示由值對(z1n，
)構(gòu)成的序列)。
因為只需要考慮兩個符號值w2(i)和w3(i)，所以
(Gn，m′，m)可以設(shè)定最大有4個不同值。這些值可以由4個加法器TR_ADD_1-4直接計算或兩個加法器和后面的兩個求反級2K計算。
其它處理通路對應(yīng)MAP1模式的通路。
計算芯片RB1由控制單元ST_TRANS控制，根據(jù)式(10)和(11)將理論值(或各自的權(quán)值因子)與“測量值”組合。
16個計算得到的轉(zhuǎn)換度量值由四個并行數(shù)據(jù)總線(在所有情況下都是每個存儲器BF1-4一個數(shù)據(jù)總線)提供給第二計算芯片RB2。
第二計算芯片RB2執(zhí)行前向和反向遞歸度量值的遞歸計算。它有16個并行排列的加法器ADD_1、ADD_2、......、ADD_16、8個并行排列的最大值單元MAX1、MAX2、......、MAX8和4個并行排列的緩沖器ZS1、ZS2、ZS3和ZS4。
每個加法器ADD_1-4將一個轉(zhuǎn)換度量值與前面遞歸步驟中計算的前向或反向遞歸度量值相加，即在前向遞歸情況下與初始狀態(tài)相加，在反向遞歸情況下與結(jié)束狀態(tài)相加。
為了計算前向遞歸度量值，首先以舉例的方式考慮蝶形結(jié)構(gòu)B1。第一加法器ADD_1將轉(zhuǎn)換度量
(Rn，m′＝0，m＝0)與前面遞歸步驟中計算的前向遞歸度量值αn-1(m′＝0)相加，得到新前向遞歸度量值αn(m＝0)的第一可能值
(m＝0)，第二加法器ADD_2將轉(zhuǎn)換度量
(Rn，m′＝4，m＝0)與前面遞歸步驟中計算的前向遞歸度量值αn-1(m′＝4)相加，得到新前向遞歸度量值αn(m＝0)的第二可能值
(m＝0)?？赡芮跋蜻f歸度量值上升的下標(biāo)定義了造成各個轉(zhuǎn)換的輸入位。
根據(jù)圖8c顯示的最上面的蝶形結(jié)構(gòu)B1，這兩個達到結(jié)束狀態(tài)m＝0的概率是交替的。
其他加法器運行類似，即為了達到第一蝶形結(jié)構(gòu)B1的另一個結(jié)束狀態(tài)m＝1，加法器ADD_3和ADD_4計算與兩種選擇對應(yīng)的方程式，等等。
通常，正確的方式是，處理這種交替轉(zhuǎn)換度量值的每個加法器對ADD_1/2、ADD_3/4、......、ADD_15/16在所有情況下都后跟一個最大值單元MAX1、MAX2、......、MAX8。最大值單元MAX1、MAX2、......、MAX8通過在所有情況下舍棄αn(m)的兩個可能值
(m)、
(m)中最小的一個來選擇兩個交替轉(zhuǎn)換中更可能的一個。這些前向遞歸度量值αn(m)形成了下一個遞歸步驟n+1之后的n的起始點。
因此，在RB2中，通過并行處理同時確定4個蝶形結(jié)構(gòu)的8個前向遞歸度量值αn(m)。為了計算遞歸，8個計算出的前向遞歸度量值αn(m)臨時存儲在緩沖器ZS1、ZS2、ZS3和ZS4。加法器ADD_1-16的結(jié)果
(m)和
(m)通過數(shù)據(jù)總線IDB分別提供給前向遞歸存儲區(qū)RAM_FD_0和RAM_FD_1，并存儲在其中。后面在計算芯片RB3中使用這些結(jié)果。
由于UMTS中使用了384kbit/s的數(shù)據(jù)速率，所以必須在52MHz周期中計算所有16個可能前向遞歸度量值
(m)、
(m)，并存儲在前向遞歸存儲區(qū)RAM_FD_0和RAM_FD_1中。
反向遞歸度量值的計算類似，但根據(jù)從結(jié)束狀態(tài)m到起始狀態(tài)m′到轉(zhuǎn)換。在反向遞歸中計算的、所考慮的時刻n的反向遞歸度量值也臨時(即，只是為了在各自下一個遞歸步驟中遞歸使用)存儲在各自的緩沖器ZS1、ZS2、ZS3和ZS4。因此緩沖器在特定的時刻n包含蝶形結(jié)構(gòu)的前向和反向度量值。
因為反向遞歸度量值可以立即在第三計算芯片RB3中進一步處理，所以不需要在整個遞歸運行中存儲計算出的反向遞歸度量值(與RAM_FD_0和RAM_FD_1中的前向遞歸度量值不同)。
用于計算LLR輸出值的第三計算芯片RB3包括16個加法器L_ADD_1、L_ADD_2、......、L_ADD_16、兩個最大值單元MAX_1和MAX_2和一個減法器SUB。
第三計算芯片RB3根據(jù)近似表達式
轉(zhuǎn)換計算LLR的方程式(5)中定義的相互關(guān)系。
近似表達式是在文章“用于短幀傳輸系統(tǒng)的增強碼解碼器的比較”，Peter Jung，IEEE Journal of Selected Areas inCommunications，Vol.14，No.3，April 1996，中提出的，通過引用成了當(dāng)前文檔的主題。前8個加法器L_ADD_1-8負責(zé)將i＝0的前向遞歸度量值與關(guān)聯(lián)的反向遞歸度量值(即對于假定un＝1)相加，即每個加法器為8個狀態(tài)中的一個形成和后8個加法器L_ADD_9-16負責(zé)將i＝0的前向遞歸度量值與關(guān)聯(lián)的反向遞歸度量值(即對于假定un＝0)相加，即每個加法器為8個狀態(tài)中的一個形成和
最大值單元MAX_1接收前8個加法器L_ADD_1-8的輸出，最大值單元MAX_2接收后8個加法器L_ADD_9-16的輸出。每個最大值單元MAX_1和MAX_2通過比較所有8個加法器輸出分別找出各自最大的加法器輸出，并傳遞給減法器SUB。因此，MAX_1確定了所有由輸入位i＝1造成的轉(zhuǎn)換中最大概率的值，MAX_2確定了所有由輸入位i＝0造成的轉(zhuǎn)換中最大概率的值。減法器SUB使用對數(shù)屬性1n(a/b)＝1n(a)-1n(b)，按照這些結(jié)果值之間的差，分別計算可靠性信息，即LLR值z1n(it_no)(在MAP1模式中)和LLR值z2n(it_no)(在MAP2模式中)。
因為第二計算芯片RB2和第三計算芯片RB3在所有情況下都包括16個加法器，所以這兩個計算芯片也可以在總共也只有16個加法器的共用計算芯片中組合。在這種情況下，16個加法器以多路復(fù)用形式運行，即必須交替計算前向和反向遞歸度量值和LLR。優(yōu)點是減少了硬件開支。
權(quán)利要求
1.一種增強解碼器，用于解碼在發(fā)射機端使用增強碼防錯編碼的數(shù)據(jù)信號(
)，數(shù)據(jù)信號通過擾動信道發(fā)射并在接收機(E)檢測，其中
檢測到的數(shù)據(jù)信號(
)迭代解碼，其中經(jīng)過的幾次計算循環(huán)，包括下列計算步驟
(a)輸入數(shù)據(jù)信號的第一碼位估計，考慮第一部分冗余數(shù)據(jù)信號和反饋數(shù)據(jù)信號，
(b)交織在第一碼位估計中計算的數(shù)據(jù)信號，
(c)交織數(shù)據(jù)信號的第二碼位估計，考慮第二部分冗余數(shù)據(jù)信號，以及
(d)反交織在第二碼位估計中計算的數(shù)據(jù)信號，確定反饋數(shù)據(jù)信號，
重復(fù)多次，
其特征在于增強解碼器(TDEC)包括下列
-執(zhí)行計算步驟(a)和(c)的第一計算裝置(MAP_DEC)，
-執(zhí)行計算步驟(b)和(d)的第二計算裝置(DSP)，以及
-在兩個計算裝置(MAP_DEC、DSP)之間傳輸數(shù)據(jù)的雙向接口(FMI)。
2.如權(quán)利要求1中要求的增強解碼器，其特征在于
-第二計算裝置(DSP)是一個DSP。
3.如權(quán)利要求1或2中要求的增強解碼器，其特征在于
-計算循環(huán)還包括計算步驟
(bb)計算表述瞬時信道狀態(tài)的統(tǒng)計信息，以及
-該計算步驟是由第二計算裝置(DSP)執(zhí)行的。
4.如前面權(quán)利要求之一要求的增強解碼器，其特征在于
-兩個DMA通道(DMA_KAN1、DMA_KAN2)分配給雙向接口(FMI)。
5.如前面權(quán)利要求之一要求的增強解碼器，其特征在于
-第一計算裝置(MAP_DEC)根據(jù)關(guān)于發(fā)射機端使用的防錯碼的知識，計算
--轉(zhuǎn)換度量值，
--前向和反向遞歸度量值，以及從這些值計算
---以概率表示的輸出值(LLR)，要估計的檢測數(shù)據(jù)信號的數(shù)據(jù)碼位根據(jù)輸出值確定特定值，以及
-第一計算裝置(MAP_DEC)包括由組合邏輯構(gòu)成的硬件計算芯片(RB1；RB2；RB3)，用于產(chǎn)生這些值中的至少一種。
6.如權(quán)利要求5中要求的增強解碼器，其特征在于
第一計算裝置(MAP_DEC)包括
-第一硬件計算芯片(RB1)，由組合邏輯構(gòu)成，用于產(chǎn)生轉(zhuǎn)換度量值，
-第二硬件計算芯片(RB2)，由組合邏輯構(gòu)成，用于產(chǎn)生前向和反向度量值，以及
-第三硬件計算芯片(RB3)，由組合邏輯構(gòu)成，用于產(chǎn)生輸出值。
7.一種用于增強解碼數(shù)據(jù)信號(
)的方法，數(shù)據(jù)信號在發(fā)射機端防錯編碼，通過擾動信道發(fā)射并在接收機(E)檢測，其中
檢測到的數(shù)據(jù)信號(
)迭代解碼，其中經(jīng)過幾次計算循環(huán)，包括下列計算步驟
(a)輸入數(shù)據(jù)信號的第一碼位估計，考慮第一部分冗余數(shù)據(jù)信號和反饋數(shù)據(jù)信號，
(b)交織在第一碼位估計中計算的數(shù)據(jù)信號，
(c)交織數(shù)據(jù)信號的第二碼位估計，考慮第二部分冗余數(shù)據(jù)信號，以及
(d)反交織在第二碼位估計中計算的數(shù)據(jù)信號，確定反饋數(shù)據(jù)信號，
其特征在于，
-計算循環(huán)的計算步驟(a)和(c)是由第一計算裝置(MAP_DEC)執(zhí)行的，計算步驟(b)和(d)是由第二計算裝置(DSP)執(zhí)行的，以及
-在一個計算循環(huán)過程期間，在兩個計算裝置(MAP_DEC、DSP)之間發(fā)生兩次雙向數(shù)據(jù)傳輸。
8.如權(quán)利要求7中要求的方法，其特征在于計算步驟(b)和(d)是通過使用DSP處理一個程序執(zhí)行的。
9.如權(quán)利要求7或8中要求的方法，其特征在于計算步驟(a)和(c)是由主要或完全由硬件構(gòu)成的第一計算裝置(MAP_DEC)執(zhí)行的。
10.如權(quán)利要求7到9中要求的方法，其特征在于數(shù)據(jù)傳輸通過直接的存儲器存取進行。
全文摘要
一種用于解碼通過擾動信道發(fā)射的數(shù)據(jù)信號()的增強解碼器，具有一個碼位估計器(MAP_DEC)和一個數(shù)字信號處理器(DSP)。在迭代增強解碼的一個計算循環(huán)中，碼位估計器(MAP_DEC)執(zhí)行兩個碼位估計，DSP執(zhí)行一個交織和反交織過程。雙向接口(FMI)用于在碼位估計器(MAP_DEC)和DSP之間傳輸數(shù)據(jù)。
文檔編號H03M13/45GK1429429SQ01809650
公開日2003年7月9日 申請日期2001年3月12日 優(yōu)先權(quán)日2000年3月16日
發(fā)明者B·貝克爾, P·榮格, J·普萊欽格, M·施奈德, M·多伊奇, T·凱拉, P·施米特 申請人:因芬尼昂技術(shù)股份公司