專利名稱：電荷泵電源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用來(lái)提高供電電壓以獲得高電壓的電荷泵。具體地說(shuō)，本發(fā)明涉及基于供低壓動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)使用的電源的電荷泵。
背景技術(shù)：
電壓倍增器通常用于升高電源的電壓，以便提供操作電路元件所需的高電壓。其中一種電壓倍增器被稱作電荷泵，并且通常用于存儲(chǔ)器系統(tǒng)來(lái)提供存取、編程或擦除存儲(chǔ)單元所需的電壓。
例如，在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)領(lǐng)域，電荷泵電路通常用來(lái)產(chǎn)生使存儲(chǔ)單元能夠存取晶體管的電壓。一個(gè)DRAM單元通常由用來(lái)存儲(chǔ)作為電壓電平的數(shù)據(jù)位的單元存儲(chǔ)電容器和作為存取晶體管的n溝道場(chǎng)效應(yīng)晶體管(NFET)組成。圖1描述了典型的DRAM。通過(guò)經(jīng)存取晶體管Q將0電壓或Vdd電壓的電位驅(qū)動(dòng)到單元電容器C上來(lái)寫入存儲(chǔ)單元。Vdd是主要的外部提供的電源電壓，一般為2.5伏或3.3伏。當(dāng)向單元寫入高壓時(shí)，為了全面并快速地將單元電容器C兩端的電壓驅(qū)動(dòng)到Vdd，需要將存取晶體管Q的柵極電位升高到比Vdd高出幾伏的值Vpp。這個(gè)高于外部提供的電源電壓的電位Vpp通常由電荷泵電路來(lái)提供。為了克服存取晶體管Q的人體效應(yīng)增強(qiáng)的閾值電壓，Vpp必須比Vdd高出幾伏。
出于各種原因，最好從內(nèi)部產(chǎn)生到DRAM設(shè)備的電位Vpp，而不是從外部供電單元提供到DRAM的電位Vpp。在DRAM內(nèi)部產(chǎn)生Vpp的傳統(tǒng)方法是使用單級(jí)兩相電荷泵電源電路，它能夠產(chǎn)生兩倍于Vdd的電位。例如，對(duì)于2.5伏的Vdd，可以產(chǎn)生大約5.0伏的電位，即使通常通過(guò)相關(guān)的調(diào)節(jié)器電路將穩(wěn)態(tài)Vpp值調(diào)節(jié)大約在3.4V到4.0V的水平。圖2A示出了典型的單級(jí)兩相電荷泵。圖2B解釋了四個(gè)反相級(jí)和用于驅(qū)動(dòng)圖2A所示的電荷泵電路的對(duì)應(yīng)的時(shí)鐘信號(hào)。
半導(dǎo)體生產(chǎn)過(guò)程已經(jīng)先進(jìn)到包括更小的晶體管特性尺寸和更短的晶體管柵極長(zhǎng)度。因此，外部提供的電源電壓Vdd也成比例地下降以避免損壞標(biāo)準(zhǔn)的邏輯晶體管。Vdd還不是隨著DRAM接入晶體管閾值電壓的類似降低而下降。因此，傳統(tǒng)的單級(jí)兩相電荷泵不能再提供強(qiáng)大的DRAM操作所需的必要的Vpp電平。
非易失存儲(chǔ)器領(lǐng)域以前面臨著需要高于Vdd兩倍的電壓，特別是象閃速EEFROM(電可擦可編程只讀存儲(chǔ)器)。這種應(yīng)用普遍使用的高電壓供電電路是如圖3A所示的采用升壓的柵極晶體管的四級(jí)四相電荷泵。
圖3A是現(xiàn)有技術(shù)的四級(jí)四相自舉電荷泵電路10的示意圖。電荷泵電路10包括由n型場(chǎng)效應(yīng)晶體管(NFET)和電容器組成的四級(jí)。第一級(jí)包括NFET晶體管23和19以及電容器11和15，第二級(jí)包括NFET晶體管24和20以及電容器12和16，第三級(jí)包括NFET晶體管25和21以及電容器13和17，第四級(jí)包括NFET晶體管26和22以及電容器14和18。四級(jí)串聯(lián)在輸入供電電壓Vdd和輸出端Vout之間。時(shí)鐘信號(hào)PHI1提供給電容器15和17，而時(shí)鐘信號(hào)PHI2提供給電容器16和18。此外，放大時(shí)鐘信號(hào)B1和B2分別提供給電容器11、13和12、14。
圖3B解釋了用于驅(qū)動(dòng)圖3A的泵電路的時(shí)鐘信號(hào)PHI1、PHI2、B1和B2的相對(duì)時(shí)序。時(shí)鐘信號(hào)PHI1和PHI2通過(guò)由系統(tǒng)時(shí)鐘信號(hào)CLK的反相驅(qū)動(dòng)。應(yīng)該注意的是，這些時(shí)鐘信號(hào)的相對(duì)時(shí)序必須被仔細(xì)重疊，以便提供如下面所述的電荷泵的適合操作。
下面參見圖3A和3B，特別是參考第二泵級(jí)來(lái)討論電荷泵電路10的操作。在開始時(shí)，假設(shè)在圖3B所示的時(shí)序間隔前的某個(gè)時(shí)間，升壓時(shí)鐘信號(hào)B1是高電平，并且電容器11的升壓動(dòng)作的結(jié)果是使得傳遞晶體管23完全導(dǎo)通，從而在第一級(jí)的輸出，即，電容器15的頂板，傳遞電壓Vdd。圖3B所示的初始條件以時(shí)鐘信號(hào)PHI2在高電平而時(shí)鐘信號(hào)PHI1、B1和B2在低電平開始。由于PHI2是高電平，因電容器16的升壓動(dòng)作而使晶體管20完全導(dǎo)通，并且由于晶體管20完全導(dǎo)通，因此晶體管24在它的的柵極和漏極呈現(xiàn)相同的電壓，即存儲(chǔ)在電容器15中的電壓。在時(shí)間t1，時(shí)鐘信號(hào)PHI1走高，使電容器15的頂板升壓到等于2Vdd的電壓等級(jí)。由于PHI2在時(shí)間t1仍為高，因此晶體管20仍然導(dǎo)通，結(jié)果是，晶體管20將升壓柵極電壓2Vdd在晶體管24的柵極傳遞到電容器12。當(dāng)PHI2在時(shí)間t2走低時(shí)，晶體管20截止，絕緣晶體管24的柵極并且使電容器12充電到等于2Vdd的電壓等級(jí)。在時(shí)間t3，升壓時(shí)鐘信號(hào)B2走高使得晶體管24的柵極端的電壓升壓到等于3Vdd的電壓等級(jí)，從而使晶體管24完全導(dǎo)通。于是，晶體管24將電容器15存儲(chǔ)的全電壓2Vdd傳遞到下一級(jí)，即電容器16的頂板，而在晶體管24兩端沒(méi)有任何閾值壓降。在時(shí)間t4，升壓時(shí)鐘信號(hào)B2走低并且晶體管24開始截止，與電容器16上的升壓節(jié)點(diǎn)隔離。隨后，在時(shí)間t5，PHI2上升，晶體管20導(dǎo)通，從而使晶體管24的柵極端放電到晶體管24的漏極端的電壓等級(jí)。在時(shí)間t6，當(dāng)PHI1走低時(shí)，晶體管24保持截止而晶體管20保持導(dǎo)通。
已經(jīng)著重電荷泵的第二級(jí)討論了電荷泵電路10的操作論，現(xiàn)在要討論整個(gè)電荷泵。下面的順序發(fā)生在每個(gè)泵級(jí)內(nèi)特定級(jí)的自舉晶體管(級(jí)1的晶體管19、級(jí)2的晶體管20、級(jí)3的晶體管21和級(jí)4的晶體管22)完全導(dǎo)通。自舉晶體管于是將該特定級(jí)的傳遞晶體管(級(jí)1的晶體管23、級(jí)2的晶體管24、級(jí)3的晶體管25和級(jí)4的晶體管27)的柵極端預(yù)充電到等于傳遞晶體管的漏極電壓的電壓。接下來(lái)，自舉晶體管(19、20、21或22)截止，并隔離傳遞晶體管(23、24、25或26)的柵極端并且保持充電。稍后，升壓時(shí)鐘信號(hào)(B1或B2)通過(guò)升壓電容器(11、12、13或14)傳遞到傳遞晶體管(23、24、25或26)的柵極端，于是使柵極升壓并且允許傳遞晶體管在它的漏極傳遞全電壓而沒(méi)有閾值壓降。最后，該特定級(jí)的主泵激時(shí)鐘信號(hào)(級(jí)1和3的PHI1以及級(jí)2和4的PHI2)升壓傳遞晶體管(23、24、25或26)的源電壓，從而將那一級(jí)的輸出提高額外的電壓等級(jí)Vdd并且將該升高的電壓提供給下一級(jí)。應(yīng)該注意的是，由于主泵激時(shí)鐘信號(hào)PHI1和PHI2，電荷泵的級(jí)1和級(jí)3一前一后地操作，級(jí)2和級(jí)4一前一后操作，但是級(jí)1和級(jí)3的操作與級(jí)2和級(jí)4的相位相反。該過(guò)程持續(xù)到由調(diào)節(jié)器(圖3A未示出)內(nèi)部的電平檢測(cè)器檢測(cè)到在輸出端Vout產(chǎn)生了足夠的電壓。通常，當(dāng)達(dá)到適當(dāng)?shù)碾娖胶螅瑢⒔褂糜隍?qū)動(dòng)泵的時(shí)鐘信號(hào)，直到電平檢測(cè)器檢測(cè)到Vout中低于預(yù)定等級(jí)的下降。在這一點(diǎn)，再一次啟動(dòng)時(shí)鐘信號(hào)。
電荷泵電路10的第三和第四級(jí)以與第一和第二級(jí)相同的方式操作。第二級(jí)傳遞到第三級(jí)的電壓等于輸入供電電壓Vdd的三倍，和第三級(jí)傳遞到第四級(jí)的電壓等于輸入供電電壓Vdd的四倍。第四級(jí)驅(qū)動(dòng)輸出晶體管27，它構(gòu)成二極管的功能。僅當(dāng)時(shí)鐘信號(hào)PHI2走高，即對(duì)應(yīng)輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)，輸出晶體管27才處于導(dǎo)電狀態(tài)。因此，只在輸入時(shí)鐘信號(hào)CLK的下降沿驅(qū)動(dòng)輸出端Vout。輸出端提供四倍于輸入供電電壓Vdd的電壓Vout。
圖3A所示的四級(jí)四相電荷泵的設(shè)計(jì)具有一些缺點(diǎn)使得它不適合用作低壓DRAM應(yīng)用的Vpp電源電路。不需要四個(gè)泵激級(jí)來(lái)產(chǎn)生DRAM應(yīng)用中的Vpp所需的電壓等級(jí)。四級(jí)四相電荷泵還導(dǎo)致了較大的電路規(guī)模以及在DRAM所需的較高峰值和平均電流等級(jí)產(chǎn)生較大的能量損耗。另外，使用升壓的柵極晶體管還可能抑制電源適應(yīng)在某些環(huán)境下，例如當(dāng)DRAM退出省電狀態(tài)時(shí)，需要Vpp電流迅速升高的能力。另外，需要非常精確地產(chǎn)生驅(qū)動(dòng)圖3A所示的電荷泵所需的四個(gè)獨(dú)立的時(shí)鐘相位，來(lái)保證完成升壓操作所需的適當(dāng)?shù)闹丿B時(shí)間。如果不能準(zhǔn)確地實(shí)現(xiàn)時(shí)鐘的時(shí)序，來(lái)自上一級(jí)的電荷泄露可能發(fā)生在下一級(jí)，從而明顯降低電荷泵的效率。
圖4A示出了增強(qiáng)的四級(jí)四相電荷泵。在這種方法中，用n通道FET N1來(lái)均衡電荷泵時(shí)鐘輸入X1和X2。這樣允許電荷在圖4B所示的時(shí)鐘相位之間的非重疊的期間產(chǎn)生電荷共享。通過(guò)以這種方式均衡時(shí)鐘輸入，降低了由產(chǎn)生時(shí)鐘信號(hào)的三態(tài)緩沖器B1和B2(分別由晶體管P1、N11和P2、N12組成)使用的功率量，從而提高了電荷泵電路的轉(zhuǎn)換效率。應(yīng)該注意的是，在參見圖4A和圖4B描述的實(shí)現(xiàn)方法中，由晶體管N1在非重疊期間均衡的時(shí)鐘信號(hào)X1和X2也是由三態(tài)緩沖器B1和B2驅(qū)動(dòng)的。因此，在均衡晶體管N1和三態(tài)緩沖器晶體管P1、N11和P2、N12的操作中存在電位的重疊。例如，考慮到圖4B所示的初始狀態(tài)，信號(hào)Y1是邏輯低電平，信號(hào)Y2是邏輯高電平，因此，緩沖器B2的晶體管P2導(dǎo)通并且緩沖器B1的晶體管P11導(dǎo)通，使得信號(hào)X1處于邏輯低電平而信號(hào)X2處于邏輯高電平。當(dāng)Y2開始從邏輯高電平轉(zhuǎn)換到邏輯低電平時(shí)，晶體管N11開始截止，產(chǎn)生EQ脈沖的“或非”門G1開始導(dǎo)通并且驅(qū)動(dòng)晶體管P2的反相器開始將其輸出從邏輯低電平切換到邏輯高電平。因此，根據(jù)“或非”門G1和驅(qū)動(dòng)晶體管P2的反相器的傳播延遲，EQ脈沖在晶體管P2截止前可稍微導(dǎo)通晶體管N1。理想的是，為了避免電荷丟失和泵功率的降低，時(shí)鐘信號(hào)X1和X2之間的電荷共享應(yīng)該在緩沖器B1和B2都處于待用狀態(tài)時(shí)發(fā)生。

發(fā)明內(nèi)容
為了克服上述缺陷，本發(fā)明的一個(gè)實(shí)施例涉及電荷泵電路。在該實(shí)施例中，電荷泵電路包括兩個(gè)并聯(lián)耦合的泵級(jí)聯(lián)(cascade)。每個(gè)泵級(jí)聯(lián)包括多個(gè)串聯(lián)在輸入供電電壓Vdd和輸出節(jié)點(diǎn)之間的泵級(jí)。每個(gè)泵級(jí)聯(lián)的對(duì)應(yīng)泵級(jí)在輸入時(shí)鐘信號(hào)的相位相反定時(shí)。另外，每個(gè)級(jí)聯(lián)的相鄰級(jí)在輸入時(shí)鐘信號(hào)的相位相反定時(shí)。在某些實(shí)施例中的每個(gè)泵級(jí)聯(lián)的第一級(jí)使用薄氧化層晶體管。電荷泵在輸入時(shí)鐘信號(hào)的上升沿和下降沿驅(qū)動(dòng)輸出節(jié)點(diǎn)。
根據(jù)本發(fā)明一個(gè)實(shí)施例的電荷泵確保電流的穩(wěn)定流動(dòng)并降低輸出電壓的脈動(dòng)。泵可以利用比同樣大小的只在輸入時(shí)鐘信號(hào)的上升沿泵激的單級(jí)聯(lián)電荷泵小的輸出存儲(chǔ)器電容或高的輸出電流來(lái)操作電荷，同時(shí)提供相同程度的輸出電壓調(diào)整。在每個(gè)級(jí)聯(lián)的第一級(jí)使用薄氧化層晶體管減小了電荷泵的整個(gè)尺寸。
本發(fā)明的另一個(gè)實(shí)施例涉及非重疊的時(shí)鐘信號(hào)發(fā)生器。在一個(gè)實(shí)施例中，非重疊時(shí)鐘信號(hào)發(fā)生器包括兩個(gè)形成用于驅(qū)動(dòng)兩個(gè)輸出時(shí)鐘信號(hào)的三態(tài)反相器的晶體管對(duì)。非重疊時(shí)鐘信號(hào)發(fā)生器還包括在時(shí)鐘相位之間非重疊期間通過(guò)電荷共享來(lái)均衡輸出時(shí)鐘信號(hào)的電荷共享晶體管。這種連接的結(jié)果降低了由晶體管對(duì)形成的三態(tài)反相器的功率消耗。電荷共享晶體管由作為邏輯門的輸出的均衡脈沖控制。這樣保證了電荷共享晶體管的操作與四個(gè)驅(qū)動(dòng)晶體管中的任何一個(gè)的有效操作完全非重疊，因此使電荷損耗最小而功率最大。
非重疊時(shí)鐘信號(hào)發(fā)生器的實(shí)施例還包括引入傳播延遲的傳輸門。所包含的傳輸門能夠保持輸入時(shí)鐘信號(hào)CLK在兩個(gè)輸出時(shí)鐘信號(hào)各自的高電平和低電平期間的占空因數(shù)，以及當(dāng)?shù)谝粋€(gè)輸出時(shí)鐘信號(hào)走低時(shí)和第二個(gè)時(shí)鐘信號(hào)走高時(shí)之間的非重疊周期，和當(dāng)?shù)谝粋€(gè)輸出時(shí)鐘信號(hào)走高時(shí)和第二個(gè)時(shí)鐘信號(hào)走低時(shí)之間的非重疊周期的持續(xù)時(shí)間。當(dāng)驅(qū)動(dòng)晶體管全部被截止時(shí)非重疊周期的均衡化對(duì)使電荷共享晶體管的效率最大是很重要的。


下面參考附圖根據(jù)本發(fā)明的特定實(shí)施例來(lái)描述本發(fā)明，其中圖1是典型的DRAM單元的示意圖；圖2A是單級(jí)兩相電荷泵的示意圖；圖2B是圖2A的反相級(jí)的示意圖和電荷泵電路的時(shí)序圖；圖3A是四級(jí)四相電荷泵的示意圖；圖3B是圖3A中的電荷泵電路的時(shí)序圖；圖4A是增強(qiáng)的四級(jí)四相電荷泵電路的示意圖；圖4B是圖4A中的電荷泵電路的時(shí)序圖；圖5A是根據(jù)本發(fā)明實(shí)施例的電荷泵電路的時(shí)序圖；圖5B是圖5A中的電荷泵電路的時(shí)序圖；圖6A是根據(jù)本發(fā)明實(shí)施例的非重疊時(shí)鐘信號(hào)發(fā)生器的時(shí)序圖；圖6B是圖6A中的非重疊時(shí)鐘信號(hào)發(fā)生器的時(shí)序圖。
具體實(shí)施例方式
圖5A是根據(jù)本發(fā)明一個(gè)實(shí)施例的電荷泵電路200的示意圖。電荷泵電路200包括兩個(gè)并聯(lián)到輸出節(jié)點(diǎn)210的泵級(jí)聯(lián)300和400。每個(gè)泵級(jí)聯(lián)包括串聯(lián)在輸入供電電壓Vdd和輸出節(jié)點(diǎn)210之間的三個(gè)泵級(jí)。應(yīng)指出的是，雖然圖5A中只示出了三個(gè)泵級(jí)，但其它實(shí)施例中可以使用更多數(shù)量的泵級(jí)。
輸入電源電壓Vdd以及驅(qū)動(dòng)時(shí)鐘信號(hào)PHI1和PHI2輸入到泵級(jí)300和400。輸入電源電壓Vdd向電荷泵提供電荷來(lái)源。如圖5B所示，由輸入時(shí)鐘信號(hào)CLK的相反相位驅(qū)動(dòng)非重疊的驅(qū)動(dòng)時(shí)鐘信號(hào)PHI1和PHI2。
電荷泵電路200的每個(gè)泵級(jí)聯(lián)的相應(yīng)泵級(jí)在與輸入時(shí)鐘信號(hào)的相反的相位計(jì)時(shí)。另外，每個(gè)泵級(jí)聯(lián)的相鄰級(jí)在相反的相位計(jì)時(shí)。因此，兩個(gè)泵級(jí)聯(lián)300和400利用接收一個(gè)驅(qū)動(dòng)時(shí)鐘信號(hào)的每個(gè)級(jí)聯(lián)中的每個(gè)相應(yīng)級(jí)以交替的方式操作，該驅(qū)動(dòng)時(shí)鐘信號(hào)與傳送到另一個(gè)級(jí)聯(lián)的對(duì)應(yīng)級(jí)的驅(qū)動(dòng)時(shí)鐘信號(hào)的相位相反。通過(guò)參考泵級(jí)聯(lián)300，級(jí)1的晶體管350和級(jí)3的晶體管370連接到PHI1，而級(jí)2的晶體管360連接到PHI2。同樣，對(duì)于泵級(jí)聯(lián)400，級(jí)1的晶體管450和級(jí)3的晶體管470連接到PHI2，而級(jí)2的晶體管460連接到PHI1。
電荷泵電路200的每個(gè)泵級(jí)包括構(gòu)成具有電容器功能的p型場(chǎng)效應(yīng)晶體管(PFET)和構(gòu)成具有二極管功能的PFET。在本發(fā)明的各種實(shí)施例中，可以用n型場(chǎng)效應(yīng)管(NFET)代替構(gòu)成為電容器的PFET，而用NFET、二極管或雙極晶體管代替構(gòu)成為二極管的PFET。
如圖5A所示，泵級(jí)聯(lián)300的級(jí)1包括與二極管配置連接的晶體管310。晶體管310的源極端連接到電源電壓Vdd，而晶體管310的漏極代表級(jí)1的輸出并且連接到下一級(jí)晶體管(晶體管320)的源極端。晶體管310的漏極端還連接到晶體管310的柵極端和基片(substrate)。級(jí)1還包括構(gòu)成為具有電容器功能的晶體管350，晶體管350的漏極、源極和基片與晶體管310的漏極端耦合。晶體管350的柵極端接收驅(qū)動(dòng)時(shí)鐘信號(hào)PHI1。
泵級(jí)聯(lián)300和400的其它級(jí)與泵級(jí)聯(lián)300的級(jí)1的配置類似，不同點(diǎn)在于各自的相位連接以及級(jí)2和級(jí)3連接到前一級(jí)晶體管的漏極端而不是連接到Vdd。
泵級(jí)聯(lián)300和400還包括分別由晶體管340和晶體管440組成的輸出級(jí)裝置。晶體管340和晶體管440各自構(gòu)成為二極管的功能，并且在輸出節(jié)點(diǎn)210提供泵激后的輸出電壓Vpp。輸出節(jié)點(diǎn)210耦合到輸出電容裝置220。
另外，如圖5A使用的晶體管符號(hào)所示，兩個(gè)泵級(jí)聯(lián)的級(jí)1都包括薄氧化層晶體管。電荷泵200的其它晶體管包括厚氧化層晶體管。在每個(gè)級(jí)聯(lián)的第一級(jí)中使用薄氧化層晶體管可以減小電荷泵200的整體體積，并且利用薄氧化層晶體管每個(gè)單位面積上較高的跨導(dǎo)和柵電容獲得與第二級(jí)和第三級(jí)中較大的厚氧化層晶體管相同的性能。
現(xiàn)在討論電荷泵電路200的操作。電荷泵電路200對(duì)于任意兩個(gè)接收反相驅(qū)動(dòng)時(shí)鐘信號(hào)的相鄰級(jí)的操作如下。參考圖5B，在時(shí)間t1，泵級(jí)聯(lián)400的級(jí)1和級(jí)3以及泵級(jí)聯(lián)300的級(jí)2當(dāng)時(shí)鐘信號(hào)PHI2從邏輯高電平變換時(shí)從時(shí)鐘信號(hào)PHI2接收邏輯低電平。在時(shí)間t1，PHI2的該邏輯低電平與每級(jí)的輸出節(jié)點(diǎn)電容性地耦合，每級(jí)開始導(dǎo)通那一級(jí)(泵級(jí)聯(lián)400的級(jí)1和級(jí)3的晶體管410和430，泵級(jí)聯(lián)300的級(jí)2的晶體管320)的二極管晶體管。因此，每一級(jí)的輸出節(jié)點(diǎn)預(yù)充電到二極管晶體管源極出現(xiàn)的電壓，低于晶體管閾值電壓(Vtp)。例如，參考泵級(jí)聯(lián)400的級(jí)1，節(jié)點(diǎn)1被預(yù)充電到Vdd-Vtp的電壓等級(jí)。在時(shí)間t1，所有接收驅(qū)動(dòng)時(shí)鐘信號(hào)PHI2的級(jí)都對(duì)它們各自的輸出節(jié)點(diǎn)執(zhí)行相同的預(yù)充電操作，從而將它們的輸出節(jié)點(diǎn)預(yù)充電到等于它們的二極管晶體管的源極電壓的電壓，低于晶體管閾值電壓，即Vsource-Vtp。
再次參見圖5B，在時(shí)間t2，泵級(jí)聯(lián)300的級(jí)1和3以及泵級(jí)聯(lián)400的級(jí)2從PHI1接收邏輯高電平。該邏輯高電平對(duì)每一級(jí)的電容器晶體管(電容器350、370和460)充電，升高各級(jí)的輸出節(jié)點(diǎn)的電壓。升高的電壓依次傳遞給下一個(gè)連續(xù)級(jí)。例如，泵級(jí)聯(lián)300的級(jí)1(按照上述方式已經(jīng)預(yù)先將其輸出預(yù)充電到電壓Vdd-Vtp)已經(jīng)通過(guò)節(jié)點(diǎn)1上電容性地耦合的電壓升高其輸出電壓，導(dǎo)致節(jié)點(diǎn)1的升壓電壓為2Vdd-Vtp。該升壓電壓可以作為泵級(jí)聯(lián)300的級(jí)2的輸入電壓Vsource使用，泵級(jí)聯(lián)300的級(jí)2將在它的下一個(gè)充電操作中使用該電壓。
在時(shí)間t3，泵級(jí)聯(lián)300的級(jí)1和級(jí)3以及泵級(jí)聯(lián)400的級(jí)2從時(shí)鐘信號(hào)PHI1接收邏輯低電平。這些級(jí)對(duì)它們各自的輸出節(jié)點(diǎn)執(zhí)行如上所述的預(yù)充電操作。在時(shí)間t4，泵級(jí)聯(lián)400的級(jí)1和級(jí)3以及泵級(jí)聯(lián)300的級(jí)2從時(shí)鐘信號(hào)PHI2接收邏輯高電平。這些級(jí)對(duì)它們各自的輸出節(jié)點(diǎn)如上所述的升壓操作。
電荷泵200繼續(xù)以通過(guò)接收邏輯低電平的泵級(jí)操作以將它們各自的輸出節(jié)點(diǎn)的預(yù)充電的電壓等級(jí)Vsource-Vtp，和接收邏輯高電平的泵級(jí)操作以將它們各自輸出節(jié)點(diǎn)的升壓的電壓等級(jí)Vsource+Vdd-Vtp的解釋交替方式操作。電荷泵繼續(xù)向輸出節(jié)點(diǎn)推動(dòng)電賀，直到達(dá)到通常由電平檢測(cè)器(圖5A中未示出)確定的合適電壓等級(jí)。每個(gè)泵級(jí)聯(lián)在輸出節(jié)點(diǎn)210提供電壓Vpp，該電壓大約為輸入電壓Vdd的三倍，低于三個(gè)二極管晶體管(泵級(jí)聯(lián)300的晶體管310-340和泵級(jí)聯(lián)400的晶體管410-440)的閾值壓降。電荷泵200不使用升壓的門晶體管，因此三個(gè)二極管晶體管經(jīng)歷了閾值壓降。使用升壓的門晶體管能夠抑制輸入電源在某種情況下，例如DRAM退出省電狀態(tài)時(shí)當(dāng)前所需的Vpp快速增長(zhǎng)的適應(yīng)能力?？梢孕薷碾姾杀?00以包括更多或更少的泵激級(jí)以提供不同程度的電壓倍數(shù)。
將電荷泵電路200看作一個(gè)整體，使用由從輸入信號(hào)CLK(信號(hào)PHI1和PHI2)的相反相位得到的信號(hào)定時(shí)的兩個(gè)泵級(jí)聯(lián)允許在輸入時(shí)鐘CLK的上升沿和下降沿都可以向輸出節(jié)點(diǎn)210驅(qū)動(dòng)電荷。具體地說(shuō)，參見圖5A，PHI1的上升導(dǎo)通晶體管340，從而驅(qū)動(dòng)輸出節(jié)點(diǎn)210。PHI1在輸入時(shí)鐘信號(hào)的上升沿上升。同樣，PHI2的上升導(dǎo)通晶體管440，從而驅(qū)動(dòng)輸出節(jié)點(diǎn)210。PHI2在輸入時(shí)鐘信號(hào)的下降沿上升。
在輸入時(shí)鐘信號(hào)CLK的上升沿和下降沿驅(qū)動(dòng)輸出節(jié)點(diǎn)210均衡了信號(hào)PHI1和PHI2上的負(fù)荷。還能夠保證電流在輸出節(jié)點(diǎn)210上穩(wěn)定流動(dòng)并減小輸出電壓Vpp的脈動(dòng)。因此，可以利用比同樣體積的只在輸入時(shí)鐘信號(hào)的上升沿泵激的單級(jí)聯(lián)電荷泵小的輸出儲(chǔ)存電容220或高的輸出電流操作電荷泵電路200，而提供相同程度的輸出電壓調(diào)整。
圖6A是非重疊時(shí)鐘信號(hào)發(fā)生器500的示意圖。非重疊時(shí)鐘信號(hào)發(fā)生器500產(chǎn)生由輸入時(shí)鐘信號(hào)CLK的相反相位構(gòu)成的時(shí)鐘信號(hào)PHI1和PHI2。由非重疊時(shí)鐘信號(hào)發(fā)生器500產(chǎn)生的時(shí)鐘信號(hào)PHI1和PHI2適合用在例如圖5A所描述的電荷泵電路中。通過(guò)該實(shí)施例，驅(qū)動(dòng)電荷泵的時(shí)鐘信號(hào)PHI1和PHI2將類似圖6B中所描繪的信號(hào)PHI1和PHI2。
非重疊時(shí)鐘信號(hào)發(fā)生器500通過(guò)反相器510接收輸入時(shí)鐘信號(hào)CLK并且通過(guò)PFET 690、PFET710和傳輸門670接收輸入電壓Vdd作為輸入。傳輸門670包括兩個(gè)晶體管NFET 735和PFET 730，它們按如下方式配置。NFET 735將它的源極端與PFET 730的漏極端耦合，并將它的漏極端與PFET 730的源極端耦合。NFET 735的柵極端接收輸入供電電壓Vdd，而PFET 730的柵極端與接地。
反相器510與傳輸門670和反相器520耦合。傳輸門670向“與非”門530提供輸入，而反相器520向“與非”門570提供輸入。“與非”門530的輸出通過(guò)反相器540、電阻600和反相器620發(fā)送到“與非”門570的一個(gè)輸入端?！芭c非”門570具有類似的配置，以使“與非”門570的輸出通過(guò)反相器580、電阻610和反相器630發(fā)送到“與非”門530的一個(gè)輸入端。因此，“與非”門530和570之間的這種交叉耦合連接能夠保證兩個(gè)時(shí)鐘信號(hào)輸出PHI1和PHI2是非重疊的時(shí)鐘信號(hào)。
反相器540通過(guò)反相器550向“與”門560的一個(gè)輸入端發(fā)送與“非門”530的輸出。反相器580通過(guò)反相器590向“與”門560的另一個(gè)輸入端發(fā)送“與非”門570的輸出?！芭c”門560接收“或”門660的輸出作為第三個(gè)輸入?！盎颉遍T660接收通過(guò)電阻600和610傳遞的信號(hào)作為輸入?！盎颉遍T660的每個(gè)輸入端還分別與電容器640或650耦合。
NFET 680將它的柵極端與反相器540的輸出耦合，將它的源極端接地，并且將它的漏極端與PFET 710的漏極端耦合。NFET 700將它的柵極端與反相器580的輸出耦合，將它的源極端接地，并且將它的漏極端與PFET 690的漏極端耦合。PFET 690將它的柵極端與反相器550的輸出耦合，將它的源極端與輸入供電電壓Vdd耦合，并且將它的漏極端與NFET 700和NFET 720的漏極端耦合。PFET 710將它的柵極端與反相器590的輸出耦合，將它的源極端與輸入電壓Vdd耦合，并且將它的漏極端與NFET 680的漏極端和NFET 720的源極端耦合。NFET 720的柵極端接收“與”門560的輸出。在節(jié)點(diǎn)1和節(jié)點(diǎn)2提供時(shí)鐘信號(hào)PHI1和PHI2。
圖6B是描述在操作過(guò)程中在非重疊時(shí)鐘發(fā)生器500的各個(gè)節(jié)點(diǎn)產(chǎn)生的波形的時(shí)序圖。從圖6A中可以看出，節(jié)點(diǎn)A(圖6B中未示出)代表反相器510的輸出。節(jié)點(diǎn)B和C分別代表“與非”門530和570兩個(gè)輸入中的其中一個(gè)輸入。節(jié)點(diǎn)D和E分別代表“與非”門530和570的輸出。節(jié)點(diǎn)H和I分別代表“或”門660的輸入。節(jié)點(diǎn)J和K分別代表“與非”門530和570兩個(gè)輸入中的第二個(gè)輸入。節(jié)點(diǎn)L代表“或”門660的輸出，而節(jié)點(diǎn)M和N分別驅(qū)動(dòng)晶體管690和710的柵極端。圖6B還描繪了系統(tǒng)時(shí)鐘CLK、均衡脈沖EQ和產(chǎn)生的時(shí)鐘信號(hào)PHI1和PHI2。
現(xiàn)在結(jié)合圖6B所示的時(shí)序圖討論非重疊時(shí)鐘信號(hào)發(fā)生器500的操作。從圖6B可以看出，交叉耦合的“與非”門530和570與反相器540、620和580、630結(jié)合產(chǎn)生兩個(gè)控制晶體管對(duì)680、690和700、710的操作的非重疊(不同時(shí)為高)信號(hào)。晶體管對(duì)680、690和700、710形成用來(lái)驅(qū)動(dòng)輸出時(shí)鐘信號(hào)PHI1和PHI2的三態(tài)反相器。電荷共享晶體管720的作用是通過(guò)在時(shí)鐘相位之間的非重疊周期共享電荷來(lái)均衡輸出時(shí)鐘信號(hào)PHI1和PHI2。這種連接的結(jié)果降低了由晶體管對(duì)680、690和700、710形成的三態(tài)反相器的功率消耗。晶體管720由均衡脈沖EQ(見圖6B)控制，均衡脈沖EQ是“與”門560的輸出?！芭c”門560在晶體管680或700導(dǎo)通之前控制晶體管720截止。實(shí)質(zhì)上，“或”門660用來(lái)設(shè)置均衡脈沖的寬度，保證在反相器540和580的任何一個(gè)輸出再次進(jìn)入邏輯高電平之前使信號(hào)EQ截止均衡晶體管720。這樣保證了720的操作與四個(gè)驅(qū)動(dòng)晶體管(680、690、700、710)中任何一個(gè)的有效操作是完全非重疊的，因此使電荷損耗最小并使功效最大。這種由非重疊時(shí)鐘信號(hào)發(fā)生器500提供的重疊保護(hù)表明了對(duì)圖4A和4B所示的現(xiàn)有技術(shù)的改進(jìn)。
為進(jìn)一步獲得電荷泵的最大效率，設(shè)計(jì)了產(chǎn)生PHI1和PHI2時(shí)鐘信號(hào)的電路來(lái)保持在PHI1和PHI2的各自高和低電平期間輸入時(shí)鐘信號(hào)CLK的占空因數(shù)，以及當(dāng)PHI2走低時(shí)而PHI1走高時(shí)之間的非重疊周期和當(dāng)PHI走高時(shí)而PHI1走低時(shí)之間的非重疊周期的持續(xù)時(shí)間。它可以通過(guò)在反相器510和“與非”門530之間插入適當(dāng)大小的傳輸門670以增加等于反相器520引起的延遲的傳播延遲來(lái)實(shí)現(xiàn)。該傳輸門670的引入均衡了從反相器520的輸出到“與非”門530的輸入的延遲和從反相器520的輸出到“與非”門570的輸入的延遲。當(dāng)驅(qū)動(dòng)晶體管全部被截止時(shí)均衡非重疊周期是獲得電荷共享晶體管最大效率的關(guān)鍵。
現(xiàn)在討論非重疊信號(hào)發(fā)生器500操作的特點(diǎn)。從系統(tǒng)時(shí)鐘信號(hào)CLK的上升沿開始，節(jié)點(diǎn)A(圖6B中未示出)下降到邏輯低電平而節(jié)點(diǎn)C通過(guò)反相器520上升到邏輯高電平。節(jié)點(diǎn)A上的信號(hào)通過(guò)傳輸門670，然后使節(jié)點(diǎn)B也下降到邏輯低電平。傳輸門670的作用是引入等于反相器520的延遲的延遲，從而保證節(jié)點(diǎn)B和C上的信號(hào)同步到達(dá)它們各自的“與非”門530和570。傳輸門670的插入將保證系統(tǒng)時(shí)鐘信號(hào)CLK的占空因數(shù)被保持在輸出時(shí)鐘信號(hào)PHI1和PHI2的各自高和低的部分。隨著節(jié)點(diǎn)B下降到邏輯低電平而節(jié)點(diǎn)J保持在邏輯高電平的結(jié)果，使“與非”門530，即節(jié)點(diǎn)D的輸出上升到邏輯高電平。同時(shí)，由于節(jié)點(diǎn)K開始在邏輯低電平，因此節(jié)點(diǎn)C的上升沿對(duì)“與非”門570的輸出沒(méi)有影響，即節(jié)點(diǎn)E保持邏輯高電平。節(jié)點(diǎn)D的上升沿使得節(jié)點(diǎn)M在通過(guò)反相器540和550的兩個(gè)反相器延遲后上升。另外，節(jié)點(diǎn)M的上升沿與節(jié)點(diǎn)N的邏輯高電平和節(jié)點(diǎn)L的邏輯高電平結(jié)合，使得均衡“與”門560產(chǎn)生均衡脈沖EQ的上升沿。應(yīng)該注意的是，此時(shí)，即當(dāng)EQ導(dǎo)通晶體管720時(shí)，由于節(jié)點(diǎn)M和節(jié)點(diǎn)N都處于邏輯高電平，因此驅(qū)動(dòng)晶體管680、690、700和710都不導(dǎo)通。節(jié)點(diǎn)D的上升沿還使節(jié)點(diǎn)H在反相器620的輸入時(shí)開始下降到邏輯低電平。如圖6B所示，來(lái)自節(jié)點(diǎn)D的信號(hào)經(jīng)過(guò)反相器540、電阻600和電容器640后產(chǎn)生延遲，使節(jié)點(diǎn)H以較慢的速度下降。“或”門660具有輸入節(jié)點(diǎn)H和I，并且由于節(jié)點(diǎn)I初始時(shí)為低電平，因此一旦節(jié)點(diǎn)H開始下降，節(jié)點(diǎn)L也開始下降。在“或”門660輸出的節(jié)點(diǎn)L的下降沿使“與”門560產(chǎn)生均衡EQ的上升沿，于是當(dāng)節(jié)點(diǎn)M和N上的兩個(gè)三態(tài)觸發(fā)信號(hào)都保持高電平并且維持三態(tài)緩沖器禁用時(shí)終止均衡脈沖。一旦節(jié)點(diǎn)H開始下降到邏輯低電平，該下降沿轉(zhuǎn)變經(jīng)過(guò)反相器620發(fā)送到節(jié)點(diǎn)K。因此，節(jié)點(diǎn)K上升，并且與節(jié)點(diǎn)C結(jié)合轉(zhuǎn)換與非門570的輸出，即節(jié)點(diǎn)E為邏輯低電平。節(jié)點(diǎn)E的下降沿使反相器580的反相動(dòng)作使晶體管700導(dǎo)通，還使經(jīng)過(guò)反相器580和590的兩個(gè)反相器延遲后節(jié)點(diǎn)N下降到邏輯低電平。節(jié)點(diǎn)E和N的下降沿使得一個(gè)非重疊時(shí)鐘輸出PHI1經(jīng)過(guò)晶體管710被拉到邏輯高電平，而另一個(gè)非重疊時(shí)鐘輸出PHI2經(jīng)過(guò)晶體管700被拉到邏輯低電平。
圖6B右側(cè)的轉(zhuǎn)變示出了在系統(tǒng)時(shí)鐘下一個(gè)上升沿發(fā)生的類似過(guò)程。必須注意的是，非重疊時(shí)鐘發(fā)生器鎖存器(包括“與非”門530、570和反相器540、620、580和630)連同由電阻660、610和電容器640和650并且連同“或”門660和“與”門560引入的RC延遲提供在三態(tài)緩沖器驅(qū)動(dòng)晶體管之一導(dǎo)通期間防止兩個(gè)輸出非重疊時(shí)鐘信號(hào)均衡的重疊保護(hù)。
可以理解，上述特定實(shí)施例只用來(lái)解釋本發(fā)明的原理，在不脫離本發(fā)明范圍和精神的前提下本領(lǐng)域技術(shù)人員可以做各種改變。因此本發(fā)明的范圍僅限于下面的權(quán)利要求。
權(quán)利要求
1.一種半導(dǎo)體器件，包括包括多個(gè)電荷泵級(jí)聯(lián)的電荷泵電路，每個(gè)電荷泵級(jí)聯(lián)包括多個(gè)泵級(jí)；和其中響應(yīng)系統(tǒng)時(shí)鐘信號(hào)的交替沿來(lái)驅(qū)動(dòng)該多個(gè)電荷泵級(jí)聯(lián)，以便將電荷泵激到公共輸出。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括非重疊時(shí)鐘信號(hào)發(fā)生器，非重疊時(shí)鐘信號(hào)發(fā)生器響應(yīng)系統(tǒng)時(shí)鐘信號(hào)交替的上升和下降沿來(lái)產(chǎn)生非重疊時(shí)鐘信號(hào)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中公共輸出提供大于提供給電荷泵電路的電源電壓的輸出供電電壓。
4.一種包含電荷泵電路的存儲(chǔ)器件，包括第一和第二電荷泵級(jí)聯(lián)，第一和第二電荷泵級(jí)聯(lián)包括多個(gè)電荷泵級(jí)；多個(gè)電荷泵級(jí)中的每一個(gè)都包括晶體管和電容器；和其中多個(gè)電荷泵級(jí)在系統(tǒng)時(shí)鐘信號(hào)的上升沿和下降沿將電荷泵激到輸出節(jié)點(diǎn)。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器件，其中晶體管包括構(gòu)成為二極管的P型場(chǎng)效應(yīng)晶體管。
6.根據(jù)權(quán)利要求4所述的存儲(chǔ)器件，其中晶體管包括電容器包括構(gòu)成為電容器的P型場(chǎng)效應(yīng)晶體管。
7.根據(jù)權(quán)利要求4所述的存儲(chǔ)器件，其中第一和第二電荷泵級(jí)聯(lián)接收電源電壓并與輸出節(jié)點(diǎn)通信，并且其中輸出節(jié)點(diǎn)提供比電源電壓高的輸出電壓。
8.根據(jù)權(quán)利要求4所述的存儲(chǔ)器件，還包括用來(lái)響應(yīng)系統(tǒng)時(shí)鐘信號(hào)的相反相位產(chǎn)生第一和第二相位信號(hào)的非重疊時(shí)鐘信號(hào)發(fā)生器，其中第一相位信號(hào)驅(qū)動(dòng)第一電荷泵級(jí)聯(lián)的第(2n)個(gè)電荷泵級(jí)和第二電荷泵級(jí)聯(lián)的第(2n+1)個(gè)電荷泵級(jí)，和其中第二相位信號(hào)驅(qū)動(dòng)第一電荷泵級(jí)聯(lián)的第(2n+1)個(gè)電荷泵級(jí)和第二電荷泵級(jí)聯(lián)的第(2n)個(gè)電荷泵級(jí)，n是大于等于0的整數(shù)。
9.一種電荷泵，包括與輸出節(jié)點(diǎn)并聯(lián)耦合的第一和第二泵級(jí)聯(lián)；該第一和第二泵級(jí)聯(lián)包括多個(gè)串聯(lián)耦合的泵級(jí)；其中耦合第一泵級(jí)聯(lián)的第(2n)個(gè)泵級(jí)以接收第一時(shí)鐘信號(hào)，和耦合第一泵級(jí)聯(lián)的第(2n+1)個(gè)泵級(jí)以接收第二時(shí)鐘信號(hào)，n是大于等于0的整數(shù)；其中耦合第二泵級(jí)聯(lián)的第(2n)個(gè)泵級(jí)以接收第二時(shí)鐘信號(hào)，和耦合第二泵級(jí)聯(lián)的第(2n+1)個(gè)泵級(jí)以接收第一時(shí)鐘信號(hào)，n是大于等于0的整數(shù)；和其中輸出節(jié)點(diǎn)接收由第一和第二泵級(jí)聯(lián)泵激的電荷并且提供幅度比電源電壓大的輸出供電電壓。
10.根據(jù)權(quán)利要求9所述的電荷泵，其中每個(gè)泵級(jí)包括構(gòu)成為二極管的P型場(chǎng)效應(yīng)晶體管和構(gòu)成為電容器的P型場(chǎng)效應(yīng)晶體管。
11.根據(jù)權(quán)利要求9所述的電荷泵，其中第一和第二個(gè)泵級(jí)聯(lián)中的每一個(gè)的第一泵級(jí)包括構(gòu)成為二極管的薄氧化層P型場(chǎng)效應(yīng)晶體管和構(gòu)成為電容器的薄氧化層P型場(chǎng)效應(yīng)晶體管。
12.一種產(chǎn)生高壓供電的電荷泵，包括包含多個(gè)電荷泵級(jí)的第一泵級(jí)聯(lián)，第一泵級(jí)聯(lián)中的每個(gè)電荷泵級(jí)由多個(gè)第一時(shí)鐘信號(hào)驅(qū)動(dòng)；包含多個(gè)電荷泵級(jí)的第二泵級(jí)聯(lián)，第二泵級(jí)聯(lián)中的每個(gè)電荷泵級(jí)由多個(gè)第二時(shí)鐘信號(hào)驅(qū)動(dòng)；用來(lái)響應(yīng)系統(tǒng)時(shí)鐘信號(hào)的轉(zhuǎn)變而產(chǎn)生多個(gè)第一和第二時(shí)鐘信號(hào)的非重疊時(shí)鐘信號(hào)發(fā)生器，多個(gè)第二時(shí)鐘信號(hào)中的每個(gè)時(shí)鐘信號(hào)與多個(gè)第一時(shí)鐘信號(hào)中的每個(gè)時(shí)鐘信號(hào)的相位相反；并且其中并聯(lián)耦合第一和第二泵級(jí)聯(lián)的最后的電荷泵級(jí)以提供高電壓供電。
13.一種包含電荷泵的存儲(chǔ)器件，包括第一和第二個(gè)電荷泵級(jí)聯(lián)，第一和第二個(gè)電荷泵級(jí)聯(lián)包括多個(gè)電荷泵級(jí)；其中該多個(gè)電荷泵級(jí)中的每一個(gè)都包括用來(lái)接收電荷的裝置和用來(lái)存儲(chǔ)電荷的裝置；和用來(lái)在系統(tǒng)時(shí)鐘信號(hào)的上升沿和下降沿利用多個(gè)電荷泵級(jí)中存儲(chǔ)的電荷驅(qū)動(dòng)輸出節(jié)點(diǎn)的裝置。
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器件，其中用來(lái)接收電荷的裝置包括構(gòu)成為二極管的P型場(chǎng)效應(yīng)晶體管。
15.根據(jù)權(quán)利要求13所述的存儲(chǔ)器件，其中用來(lái)存儲(chǔ)電荷的裝置包括構(gòu)成為電容器的P型場(chǎng)效應(yīng)晶體管。
16.根據(jù)權(quán)利要求13所述的存儲(chǔ)器件，其中第一和第二電荷泵級(jí)聯(lián)由電源電壓供電并且共同耦合到輸出節(jié)點(diǎn)，和其中輸出節(jié)點(diǎn)提供比電源電壓高的輸出供電電壓。
17.根據(jù)權(quán)利要求13所述的存儲(chǔ)器件，其中用來(lái)驅(qū)動(dòng)輸出節(jié)點(diǎn)的裝置包括具有系統(tǒng)時(shí)鐘信號(hào)的相反相位的第一和第二相位信號(hào)，其中第一相位信號(hào)驅(qū)動(dòng)第一電荷泵級(jí)聯(lián)的第(2n)個(gè)電荷泵級(jí)和第二電荷泵級(jí)聯(lián)的第(2n+1)個(gè)電荷泵級(jí)，并且其中第二相位信號(hào)驅(qū)動(dòng)第一電荷泵級(jí)聯(lián)的第(2n+1)個(gè)電荷泵級(jí)和第二電荷泵級(jí)聯(lián)的第(2n)個(gè)電荷泵級(jí)，n是大于或等于0的整數(shù)。
18.一種用于產(chǎn)生比電源供電電壓高的電壓的方法，包括步驟向包括多個(gè)泵級(jí)的多個(gè)泵級(jí)聯(lián)提供電源供電電壓；在系統(tǒng)時(shí)鐘的第一邊沿，在第一組電荷泵級(jí)中同時(shí)存儲(chǔ)來(lái)自電源的電荷，和從第二組電荷泵級(jí)向輸出節(jié)點(diǎn)泵激電荷；和在系統(tǒng)時(shí)鐘的第二邊沿，在第二組電荷泵級(jí)中同時(shí)存儲(chǔ)來(lái)自電源的電荷，和從第一組電荷泵級(jí)向輸出節(jié)點(diǎn)泵激電荷。
19.一種操作多個(gè)電荷泵級(jí)聯(lián)的方法，每個(gè)電荷泵級(jí)聯(lián)包括第一和第二組電荷泵級(jí)，其中電荷泵級(jí)聯(lián)操作以便將電子電荷泵激到輸出供電節(jié)點(diǎn)，該方法包括步驟響應(yīng)系統(tǒng)時(shí)鐘的上升沿，將第一組電荷泵級(jí)的輸出節(jié)點(diǎn)預(yù)充電到第一組電荷泵級(jí)中相應(yīng)的輸入節(jié)點(diǎn)上呈現(xiàn)的電壓，然后將第二組電荷泵級(jí)的輸出節(jié)點(diǎn)升壓到相應(yīng)的升壓電壓；響應(yīng)系統(tǒng)時(shí)鐘的下降沿，將第二組電荷泵級(jí)的輸出節(jié)點(diǎn)預(yù)充電到第二組電荷泵級(jí)中相應(yīng)的輸入節(jié)點(diǎn)呈現(xiàn)的電壓，然后將第一組電荷泵級(jí)的輸出節(jié)點(diǎn)升壓到相應(yīng)的升壓電壓；和響應(yīng)系統(tǒng)時(shí)鐘的上升沿和下降沿從每個(gè)電荷泵級(jí)聯(lián)向輸出供電節(jié)點(diǎn)交替提供電荷，直到輸出供電節(jié)點(diǎn)達(dá)到預(yù)定的電壓等級(jí)。
20.一種非重疊時(shí)鐘信號(hào)發(fā)生器，包括系統(tǒng)時(shí)鐘輸入節(jié)點(diǎn)；時(shí)鐘輸入級(jí)；與具有中間鎖存輸出和互補(bǔ)鎖存輸出的時(shí)鐘輸入級(jí)耦合的鎖存器；與互補(bǔ)鎖存輸出耦合并且具有非重疊時(shí)鐘信號(hào)輸出的時(shí)鐘輸出驅(qū)動(dòng)級(jí)；和耦合在時(shí)鐘輸出驅(qū)動(dòng)級(jí)和接收作為輸入的中間鎖存輸出之間的均衡級(jí)。
全文摘要
本發(fā)明揭示了基于供低壓動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)使用的電源的電荷泵，包括電荷泵和非重疊時(shí)鐘信號(hào)發(fā)生器。電荷泵包括并聯(lián)耦合的兩個(gè)泵級(jí)聯(lián)。每個(gè)泵級(jí)聯(lián)包括多個(gè)串聯(lián)在供電電壓和輸出節(jié)點(diǎn)之間的泵級(jí)。在系統(tǒng)時(shí)鐘信號(hào)的相反相位對(duì)每個(gè)級(jí)聯(lián)的相鄰級(jí)定時(shí)。電荷泵在系統(tǒng)時(shí)鐘信號(hào)的上升沿和下降沿驅(qū)動(dòng)輸出節(jié)點(diǎn)。非重疊時(shí)鐘信號(hào)發(fā)生器包括由鎖存器的輸出產(chǎn)生的均衡脈沖控制的電荷共享晶體管，鎖存器在系統(tǒng)時(shí)鐘相位之間的非重疊周期內(nèi)通過(guò)電荷共享來(lái)均衡非重疊輸出時(shí)鐘信號(hào)。非重疊時(shí)鐘信號(hào)發(fā)生器還包括含有保證非重疊周期均衡的傳輸門。
文檔編號(hào)H03K5/151GK1906832SQ01822122
公開日2007年1月31日 申請(qǐng)日期2001年11月20日 優(yōu)先權(quán)日2000年11月21日
發(fā)明者保羅·W·迪莫內(nèi) 申請(qǐng)人:睦塞德技術(shù)公司