專利名稱：用于降低混合型集成電路中噪聲的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體集成電路，具體涉及用于降低混合型半導(dǎo)體集成電路中噪聲的系統(tǒng)和方法。
集成電路包括大量的噪聲靈敏的高性能設(shè)備。充電或放電電流中的快速變化會造成電壓的降低。這種瞬態(tài)電壓對于干擾這些敏感設(shè)備的性能來說可能是足夠大的。
基片噪聲會影響很多應(yīng)用。例如，基片噪聲對于鎖相環(huán)系統(tǒng)(PLL)和反相器來說都是一個(gè)難題。PLL在很多應(yīng)用中使用，這些應(yīng)用包括磁盤驅(qū)動器中的數(shù)據(jù)恢復(fù)，有線和無線通信，高速微處理器和存儲器。
反相器(也稱為觸發(fā)器)應(yīng)用也很廣泛。觸發(fā)器在存儲設(shè)備中字位的讀寫過程中起到很重要的作用。通常，觸發(fā)器包括高速開關(guān)電路，這種電路可被編址以寫入或讀入觸發(fā)器(需要定義觸發(fā)器)。
在穩(wěn)態(tài)或靜態(tài)條件下，也就是在輸出狀態(tài)之間不發(fā)生轉(zhuǎn)換的條件下，沒有電流從電源流過觸發(fā)器。通常，觸發(fā)器包括一個(gè)與電源和地相連的晶體管網(wǎng)。在穩(wěn)態(tài)條件下，一個(gè)晶體管(或晶體管組)導(dǎo)通，另一個(gè)晶體管(或晶體管組)截止。為了從一個(gè)晶體管轉(zhuǎn)換到另一個(gè)晶體管，電源也要從一種狀態(tài)轉(zhuǎn)換到另一種狀態(tài)，例如，從低帶電狀態(tài)轉(zhuǎn)到抽取電流的高帶電狀態(tài)。當(dāng)截止一個(gè)晶體管并導(dǎo)通另一個(gè)晶體管，一段時(shí)間后，兩個(gè)晶體管就都導(dǎo)通了。在這段時(shí)間內(nèi)，大電流存在于網(wǎng)絡(luò)中。這種大電流會導(dǎo)致電壓的尖峰，電壓的尖峰會在轉(zhuǎn)換過程中引入噪聲。當(dāng)通過網(wǎng)絡(luò)中的線路拉入電流時(shí)會遇到電阻，電壓開始降低，成為貫穿IC的瞬態(tài)電壓。這些瞬變過程會沿著為印刷電路板上的集成電路供電的線路傳播，所說的集成電路板安裝在所說的印刷電路板上。這些瞬變過程會產(chǎn)生射頻(RF)輻射，干擾印刷電路板上其他電路以及集成電路本身的其他電路的正常運(yùn)行。
已經(jīng)提出了大量用于解決開關(guān)噪聲問題的現(xiàn)有方法。所提出的一種解決方案集中于控制電流浪涌。1999年5月18日提出的名為“用于降低電源噪聲的CMOS集成電路調(diào)節(jié)器”的美國專利5,905,339，涉及到一種互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)調(diào)節(jié)器，該調(diào)節(jié)器在轉(zhuǎn)換躍遷過程中向一組邏輯門提供恒定電流。這種裝置分離了模擬電路所共用的外部電源，把電流提供給電壓干線。這種安排斷開了由模擬電路承受的外部電源，并且向電源軌道提供電流。通過鉗位晶體管的鉗位操作而使得上述電流保持大致恒定。瞬態(tài)電流的剩余電荷由一電容器提供，該電容器在非轉(zhuǎn)換時(shí)間進(jìn)行再補(bǔ)充充電。
另一種解決這種噪聲問題的方法涉及到增加在有源設(shè)備附近放置的去耦電容器。這種去耦電容器可以穩(wěn)定流向這些設(shè)備的電流。但是，由于電容器緩沖一些電壓，所以仍然會出現(xiàn)尖峰。
再一種解決基片噪聲問題的方法涉及到一種使用線性反饋回路的有效方法。這種方法涉及到在噪聲的模擬接收器部分對噪聲進(jìn)行采樣，然后把采樣的噪聲引入負(fù)反饋回路的輸入級。在利用反相位進(jìn)行放大之后，把噪聲重新注入基片。這種重新注入的噪聲具有與在基片內(nèi)傳播的原始噪聲相反的相位，它可用于消去多達(dá)83％的原始噪聲。這種解決方案可應(yīng)用于低頻下運(yùn)行的混合型集成電路和具有較慢數(shù)字時(shí)鐘速度的低功率便攜式電子設(shè)備。
還有一種處理開關(guān)噪聲的方法涉及到劃分模擬和數(shù)字功能。這種處理方法要求獨(dú)特的制造方法和定制設(shè)計(jì)。例如，2000年2月1日提出的名為“降低混合信號集成電路中基片噪聲偶合的方法”的美國專利6,020,614，推薦了這樣一種降低噪聲的方法在半導(dǎo)體基片的模擬電路和數(shù)字電路之間建立分界區(qū)，并且模擬電路有一條獨(dú)立于數(shù)字電路的供電總線。另外，本發(fā)明還公開提供互連的信號線，以使得電路之間孤立的線能夠在其他電路的基片噪聲耦合較低時(shí)與其他電路進(jìn)行功能上的相互作用。但是，把模擬元件與數(shù)字元件隔開會浪費(fèi)寶貴的半導(dǎo)體空間，這是集成電路設(shè)計(jì)中一項(xiàng)重要考慮事項(xiàng)。
還有一種解決開關(guān)噪聲問題的方法在1997年7月15日提出的名為“集成電路和電路組件中的噪聲降低”的美國專利5,649,160中進(jìn)行了闡述。該專利建議通過整形數(shù)字電路中的噪聲使其集中于頻譜的單個(gè)部分或少量部分中來降低噪聲。該解決方案依賴于這樣一種概念模擬電路中存在的噪聲在某些頻率并不重要，因此可以仔細(xì)地設(shè)置數(shù)字電路的頻譜峰(一個(gè)峰或多個(gè)峰)以產(chǎn)生較少的干擾或不產(chǎn)生干擾。
上述解決開關(guān)噪聲問題的各種現(xiàn)有方法都各有其局限性。因此，需要一種能從實(shí)質(zhì)上降低混合型集成電路中噪聲的系統(tǒng)和方法。
本發(fā)明的目的是通過在集成電路上包含一塊微電池而克服與集成電路中遇到的開關(guān)噪聲相關(guān)的問題，上述集成電路包括模擬元件和數(shù)字元件。噪聲會在集成電路經(jīng)歷幾種環(huán)境條件的情況下出現(xiàn)。特別地，噪聲會在某些集成電路如反相器從一種邏輯狀態(tài)轉(zhuǎn)變到另一種邏輯狀態(tài)時(shí)遇到。例如，反相器A必須導(dǎo)通，而反相器B必須截止。這種轉(zhuǎn)變過程進(jìn)行一段時(shí)間后，兩個(gè)反相器都導(dǎo)通，轉(zhuǎn)變過程也就結(jié)束。在該例中，高電流的存在會造成電壓中的尖峰，并引入噪聲。
與降低開關(guān)噪聲的本發(fā)明相一致的集成電路包括由至少兩個(gè)晶體管組成的反相器網(wǎng)；與反相器網(wǎng)相連的門控網(wǎng)絡(luò)；與反相器相連的微電池；和一端與微電池相連、另一端與電源相連的電阻器。在穩(wěn)定狀態(tài)，對微電池不充電。在充電時(shí)，額定電流從微電池中流過。當(dāng)反相器轉(zhuǎn)變、出現(xiàn)電流浪涌而導(dǎo)致出現(xiàn)電壓尖峰時(shí)，用于降低電壓的電流需求由微電池提供。由此，集成電路便避免了有峰值電壓流向模擬元件而造成對其的破壞。另外，由于電池逐漸再充電，所以沒有電壓尖峰出現(xiàn)。另外，由限制在線路上抽取的電流的晶體管把集成電路的元件與輸電線即VDD隔離開。作為另一種選擇，反相器可以包括一種雙極性RAM存儲單元，該存儲單元包括兩個(gè)交叉耦合的三發(fā)射極晶體管。
在本發(fā)明的另一個(gè)實(shí)施例中，利用非開關(guān)型集成電路來降低開關(guān)噪聲。該實(shí)施例包括多個(gè)晶體管，其中一組晶體管處于導(dǎo)通邏輯狀態(tài)，另一組晶體管處于截止邏輯狀態(tài)。微電池連接在每組晶體管上?？梢酝ㄟ^相連的微電池是充電還是不充電來確定晶體管的狀態(tài)情況。為了向單元寫入，對相連的微電池進(jìn)行充電，從而導(dǎo)通相關(guān)的晶體管。
用于降低開關(guān)噪聲的本發(fā)明的再一個(gè)實(shí)施例包括一個(gè)具有微電池的隨機(jī)存儲器網(wǎng)絡(luò)和用于降低開關(guān)噪聲的電阻器。隨機(jī)存儲器網(wǎng)絡(luò)包括多個(gè)單元，這些單元包括一個(gè)反相器電路。微電池的加入是用于由微電池對電容器130進(jìn)行充電。由此，電容器能夠處理造成輸電線的電壓尖峰的電流浪涌。電阻器起到進(jìn)一步限制在電壓線上抽取電流的作用。
本發(fā)明還有一個(gè)實(shí)施例包括帶有微電池的隨機(jī)存儲器網(wǎng)絡(luò)和與網(wǎng)絡(luò)的每個(gè)單元相連的電阻器電路，在網(wǎng)絡(luò)中每個(gè)微電池和電阻器電路都獨(dú)立工作。用于每個(gè)單元的局部微電池源增加了網(wǎng)絡(luò)的速度，同時(shí)降低了開關(guān)噪聲和電阻器尺寸。
因此，本發(fā)明的目的旨在能夠完成下面目標(biāo)中的至少一個(gè)、多個(gè)或其組合提供用于降低混合型集成電路的開關(guān)噪聲的系統(tǒng)和方法，以便集成電路的元件不受瞬態(tài)噪聲的損害。
提供用于降低集成電路開關(guān)噪聲的系統(tǒng)和方法，這種系統(tǒng)和方法在遇到從一種邏輯狀態(tài)轉(zhuǎn)換到另一種邏輯狀態(tài)過程中要求增加電流的情況時(shí)會利用微電池向集成電路提供電流。
提供在集成電路中使用微電池的系統(tǒng)和方法以表明相連的晶體管是截止還是導(dǎo)通。
提供用于降低集成電路中開關(guān)噪聲的系統(tǒng)和方法，這種系統(tǒng)和方法使用了一種能夠有效地利用半導(dǎo)體空間的微電池。
提供把輸電線與電壓尖峰隔離開的系統(tǒng)和方法。
本發(fā)明的系統(tǒng)和方法的其他目的、優(yōu)點(diǎn)和特征部分在下面的說明書中進(jìn)行闡述，部分通過對本發(fā)明的描述會很明顯或通過對本發(fā)明實(shí)踐可以領(lǐng)會到。


圖1表示根據(jù)本發(fā)明的第一實(shí)施例的集成電路的簡圖，該集成電路包括用于降低集成電路的開關(guān)噪聲的反相器、微電池和電阻。
圖2表示根據(jù)本發(fā)明的第二實(shí)施例的集成電路的簡圖，該集成電路包括用于降低噪聲的雙極晶體管和微電池。
圖3表示根據(jù)本發(fā)明的第三實(shí)施例的雙極RAM存儲單元的簡圖，該雙極RAM存儲單元包括用于降低開關(guān)噪聲的兩個(gè)交叉偶合三發(fā)射極晶體管、微電池和電阻。
圖4表示根據(jù)本發(fā)明的第四實(shí)施例的隨機(jī)存取存儲器網(wǎng)絡(luò)的簡圖，該隨機(jī)存取存儲器網(wǎng)絡(luò)具有用于降低開關(guān)噪聲的多個(gè)單元、微電池和電阻。
圖5表示根據(jù)本發(fā)明的第五實(shí)施例的隨機(jī)存取存儲器網(wǎng)絡(luò)的簡圖，該隨機(jī)存取存儲器網(wǎng)絡(luò)具有用于降低開關(guān)噪聲的多個(gè)單元，上述單元具有與網(wǎng)絡(luò)的每個(gè)單元連接的微電池和電阻。
圖1表示用于具有反相器電路12的混合模式集成電路中的單個(gè)MOS-RAM單元10的簡圖，其中包括連接在結(jié)點(diǎn)22、24的交叉耦合晶體管14、16、18和20，與反相器電路12連接的晶體管26、28、30、32的門控網(wǎng)絡(luò)。微電池34在結(jié)點(diǎn)36與反相器電路12連接。電阻器38在一端40與微電池34連接，并且在另一端44與電源42即VDD連接。為了說明方便，圖1表示了單個(gè)MOS-RAM單元10，但本發(fā)明并不限于單個(gè)MOS-RAM單元10。反相器電路12可以用于在單元10內(nèi)讀/寫二進(jìn)制信息。
形成第一門控網(wǎng)絡(luò)的晶體管26、28與1位線46連接。形成第二門控網(wǎng)絡(luò)的晶體管30、32與0位線48連接。通過檢測1位線46或0位線48是否有電流來確定存儲單元的狀態(tài)。
地址線44、46用于對反相器電路12的存儲單元進(jìn)行讀和寫。為了執(zhí)行讀或?qū)懖僮?，地址線44、46被時(shí)鐘脈沖(未圖示)觸發(fā)。時(shí)鐘脈沖通常包括表示電位的方波流，例如高電位值為0伏特、低電位值為-10伏特(或-VDD)。
在靜態(tài)，地址線44、46均接地電位。在這種狀態(tài)下，晶體管18為ON，而晶體管14為OFF。例如，如果晶體管18為ON，而晶體管14為OFF，則結(jié)點(diǎn)24的電位為低例如-VDD，而結(jié)點(diǎn)22的電位為高例如0。為了讀取單元中的數(shù)據(jù)，地址線44、46被時(shí)鐘脈沖觸發(fā)。電流流過低電位(即-VDD)的1位線46，并通過門控單元26、28和導(dǎo)通的晶體管18。小電流流過0位線48；由于晶體管14為OFF，所以0位線也是低電位(即-VDD)。
為了向單元寫入數(shù)據(jù)，地址線44、46再次被時(shí)鐘脈沖觸發(fā)，并且1位線46被接地。當(dāng)反相器電路12從一個(gè)邏輯狀態(tài)切換為另一個(gè)邏輯狀態(tài)時(shí)，將0位線48接地，使結(jié)點(diǎn)22接地，從而切斷晶體管18，導(dǎo)通晶體管14。
但是當(dāng)反相器電路12從一個(gè)邏輯狀態(tài)切換為另一個(gè)邏輯狀態(tài)時(shí)，在很短的時(shí)間內(nèi)，晶體管18和晶體管14均為ON。在該切換期間，大電流流過該系統(tǒng)10。該電流沖擊觸發(fā)一個(gè)相應(yīng)的尖峰電壓。如果失控，該尖峰電壓會形成穿過很多單元的噪聲，例如模擬單元、電源總線、集成電路結(jié)構(gòu)、電源線或硅基板。所以需要一個(gè)電流來降低尖峰電壓。
在準(zhǔn)備狀態(tài)，微電池34不放電。但是，當(dāng)反相器電路12改變邏輯狀態(tài)即翻轉(zhuǎn)或產(chǎn)生電流沖擊時(shí)，合成的峰值電壓被微電池34緩沖，避免流向并破壞包括模擬單元的單元。微電池34平穩(wěn)放電，所以不會有電壓尖峰發(fā)生。當(dāng)需要一個(gè)電流來降低高電位時(shí)，從微電池34拉出電流，并且通過電阻38將晶體管和其他單元與電源線44即電源VDD斷開，電阻38限制流過電源線44的電流。電阻38的值可變，它依賴于用于系統(tǒng)10中采用的微電池34的值。
優(yōu)選用于本發(fā)明的微電池34是可從Excellatron Solid State，LLP，1640 Roswell Street，Suite J，Smyrna，GA得到的薄膜電池。Excellatron擁有包括微電池在內(nèi)的薄膜電池技術(shù)的專利權(quán)和經(jīng)營權(quán)，該技術(shù)在美國專利No.5,569,520和5,597,660被公開，該公開被本發(fā)明引用作為參考。名稱為“Thin Lithium Film Battery”、申請日為1999年4月2日的專利申請No.09/286,112，名稱為“Method of Producing a Thin FilmBattery”、申請日為2000年4月5日的專利申請No.09/543,121，名稱為“Method of Producing a Thin Film Battery”、申請日為2000年3月28日的專利申請No.09/536,594，名稱為“Method of Producing a ThinFilm Battery Anode”、申請日為2000年4月5日的專利申請No.09/543,280，名稱為“Method of Producing a Thin Film Battery Havinga Protective Packaging”、申請日為2000年3月28日的專利申請No.09/536,535被本發(fā)明引用作為參考。通常，薄膜電池在惰性陶瓷或鋁基板上構(gòu)成薄膜的疊層結(jié)構(gòu)，在基板上裝有陰極集電器和陰極。固態(tài)電解液淀積在陰極上、陽極又淀積在電解液上，并且在陽極上安裝有陽極集電器。通常，在整個(gè)單元表面涂敷保護(hù)涂層。優(yōu)選薄膜電池可再充電。
圖2的簡圖50表示根據(jù)本發(fā)明第二實(shí)施例的雙極晶體管52、54，門控單元56、58，微電池60、62和地址線64、66。門控單元56、58包括雙極晶體管，每個(gè)雙極晶體管分別與位線68、70連接，門控單元58與1位線68連接，門控單元56與0位線70連接。
在初始狀態(tài)，一個(gè)雙極晶體管52為ON，另一個(gè)雙極晶體管54為OFF。通過檢測微電池60、62哪一個(gè)充電可以確定晶體管52、54的狀態(tài)。在帶電狀態(tài)下，1位線68為低電位，使晶體管52為ON。為了改變晶體管52、54的邏輯狀態(tài)，地址線64、66被時(shí)鐘脈沖(未圖示)觸發(fā)，由低電位變?yōu)楦唠娢唬磸?VDD變?yōu)榱?。對微電?0、62充電可以向晶體管52、54寫入，并且可以切換晶體管52、54的邏輯狀態(tài)。在切換期間，當(dāng)需要消除可以產(chǎn)生系統(tǒng)噪聲的尖峰電壓時(shí)，微電池60、62提供電流。
圖3表示雙極型RAM存儲單元72的簡圖，該存儲單元包括用于降低開關(guān)噪聲的兩個(gè)交叉耦合三發(fā)射極晶體管74、76，微電池78，電阻器80、82、84。晶體管74的一個(gè)發(fā)射極86用于當(dāng)晶體管74導(dǎo)通時(shí)讀出或?qū)戇壿?。晶體管76的一個(gè)發(fā)射極88用于當(dāng)晶體管76導(dǎo)通時(shí)讀或?qū)戇壿?。晶體管76的發(fā)射極90和晶體管74的發(fā)射極92與地址線X94連接。晶體管76的發(fā)射極96和晶體管74的發(fā)射極98與地址線Y100連接。通常，地址線94、100保持低電位即邏輯0，電流從所有導(dǎo)通的晶體管流出到地址線94、100。
如果雙極型RAM存儲單元72是矩陣陣列中很多單元中的一個(gè)，為了尋址單個(gè)的單元72，地址線94、100變?yōu)檫壿?。矩陣陣列中沒有被尋址的其余單元至少有一個(gè)地址線的電位為邏輯0，以使這些單元不發(fā)生改變。在單元72中，來自導(dǎo)通的晶體管的電流從地址線流向讀出線，然后流向一個(gè)讀出放大器(未圖示)。
為了向單元72中寫入，單元72如上所述一樣被尋址。加到寫入發(fā)射極輸入86的邏輯1使晶體管74的輸出降為邏輯0。寫入發(fā)射極86的輸出為邏輯0電位使得單元72的所有發(fā)射極都變?yōu)橄嗤牡碗娢?。如果單?2處于希望的狀態(tài)，則不發(fā)生變化。如果單元72不是處于希望的狀態(tài)，則加到晶體管76(晶體管76截止)的發(fā)射極86上的低電位使得晶體管76變?yōu)镺N，并使導(dǎo)通的晶體管74變?yōu)镺FF。
當(dāng)晶體管76變?yōu)镺N并且晶體管74變?yōu)镺FF時(shí)，在一段時(shí)間內(nèi)，晶體管74、76將都會為ON。在這段時(shí)間內(nèi)，會存在引起電壓浪涌的大電流。為了防止引起噪聲的浪涌向系統(tǒng)傳播，在網(wǎng)絡(luò)中加入微電池78。微電池78的功能類似于電容器，提供切換電流。這樣，當(dāng)有電壓浪涌并且需要電流來降低該電壓時(shí)，從微電池78來抽取電流。電阻80器將電壓線102和其他單元隔開，并且限制從電壓線102抽取的電流值。一旦放電，微電池78平穩(wěn)地再充電，所有沒有尖峰電壓。
圖4表示具有用于降低開關(guān)噪聲的微電池106和電阻108的隨機(jī)存取存儲器網(wǎng)絡(luò)104的簡圖。隨機(jī)存取存儲器網(wǎng)絡(luò)104包括多個(gè)單元110、112、114、116、118(為了說明方便僅示出五個(gè)單元)。單元110、112、114、116、118包括一個(gè)反相器電路，例如圖1和圖3所示的反相器電路或圖2所示的晶體管結(jié)構(gòu)。
每個(gè)單元110、112、114、116、118具有用于X-Y尋址功能的輸入/輸出引線120、122和用于讀/寫功能的引線124、126。讀出線124一旦允許操作就檢測存儲在每個(gè)單元110、112、114、116、118中的數(shù)字信息。寫入線126將數(shù)字信息存入選擇的單元。解碼器128對尋址信息進(jìn)行解碼，并且選擇被選擇要進(jìn)行寫入或讀出處理的單個(gè)的被尋址的單元。每個(gè)單元110、112、114、116、118包括一個(gè)電容器130例如125微法拉的電容器，該電容器在切換ON/OFF邏輯狀態(tài)或反方向變化時(shí)，即讀/寫或?qū)?讀時(shí)從單元110、112、114、116、118抽取一些電流。但是，電容器130只能在充滿之前存儲電流。而且，由于電容器130不能瞬間充電，當(dāng)在邏輯狀態(tài)切換過程中存在大電流時(shí)，電容器緩慢充電，在被充滿之前始終保持零電位，因此不能處理大電流浪涌。所以在此期間，始終存在大電流。這樣，電流浪涌通過網(wǎng)絡(luò)104。因此，雖然電容器130充電，并且網(wǎng)絡(luò)104中存在大電流，但電壓尖峰會流向電源線132。
因此，如圖4所示，為了克服電容器130不能處理大電流浪涌的缺點(diǎn)，在網(wǎng)絡(luò)中增加微電池106和電阻108。在單元110、112、114、116、118從一個(gè)邏輯狀態(tài)切換為另一個(gè)邏輯狀態(tài)期間，一個(gè)以上的反相器處于ON狀態(tài)。由于增加了微電池106，電容器103始終被微電池106充電，不會不充電，這樣電容器130始終為可以處理在切換期間產(chǎn)生的電流浪涌作好準(zhǔn)備。電阻108用于進(jìn)一步限制流過電壓線132上抽取的電流。
圖5表示具有與網(wǎng)絡(luò)136的各個(gè)單元110、112、114、116、118連接的微電池138和電阻140的隨機(jī)存取存儲器網(wǎng)絡(luò)136的簡圖。雖然如圖4所示的實(shí)施例降低了開關(guān)噪聲，但圖4的網(wǎng)絡(luò)104的速度受到每個(gè)電容器130充電速度的限制。但是，如果加快電容器的充電速度，則網(wǎng)絡(luò)104中會產(chǎn)生更多的噪聲。由于為每個(gè)單元110、112、114、116、118提供了本地的微電池138，所以圖5所示的網(wǎng)絡(luò)可以提高速度，降低噪聲。而且，圖5的結(jié)構(gòu)允許減小電阻140的阻值。
這樣，隨機(jī)存取存儲器網(wǎng)絡(luò)136包括為每個(gè)單元110、112、114、116、118提供的微電池138，每個(gè)單元的操作是獨(dú)立的。微電池138通常小于圖4的微電池106。微電池138提供局部能量，以對電容器130充電，這提高了網(wǎng)絡(luò)136的速度。由于電容器充電時(shí)間與電容器和電源之間的電阻相關(guān)，所以通過使電容器130靠近電源(即微電池138)可以使電容器130更快地充電。此外，如果電容器130更靠近電源，即微電池138，則可以減小電阻器140的阻值，從而提高整個(gè)網(wǎng)絡(luò)136的速度。
當(dāng)單元110、112、114、116、118從一個(gè)邏輯狀態(tài)切換為另一個(gè)邏輯狀態(tài)時(shí)，在一段時(shí)間內(nèi)，一個(gè)以上的單元110、112、114、116、118變?yōu)镺N。在此期間，存在引起電壓浪涌和使網(wǎng)絡(luò)136的噪聲的大電流。圖5的實(shí)施例利用與每個(gè)單元110、112、114、116、118連接的微電池138來消除該噪聲。當(dāng)在切換狀態(tài)中需要大電流時(shí)，該電流要求由微電池138提供。利用電阻140來將大電流和隨后的電壓尖峰與電源線132隔開，該電阻140限制抽取的電流量。這樣，圖5的網(wǎng)絡(luò)136提高了速度，并且降低或消除了開關(guān)噪聲。
本發(fā)明的一個(gè)優(yōu)點(diǎn)是向集成電路中增加微電池明顯地降低了當(dāng)在邏輯狀態(tài)之間切換時(shí)產(chǎn)生的開關(guān)噪聲，上升邏輯狀態(tài)的切換產(chǎn)生引起大電壓尖峰的大電流。微電池提供用于消除電壓尖峰的電流。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)是微電池允許具有多個(gè)存儲單元的高速隨機(jī)存取存儲器集成電路操作，而不會引起額外的噪聲。通過單獨(dú)使用或與電阻結(jié)合起來使用本地的微電池，可以以更快的速度對單元進(jìn)行充電，并且可以實(shí)現(xiàn)高速切換。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)是利用微電池來降低開關(guān)噪聲，微電池在集成電路中使用較少的面積來存儲更多能量，以使集成電路中寶貴的空間不被本解決方案所占用。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)是使用微電池來代替電容器。通常微電池存儲相對多的能量，這些能量在較長的時(shí)間內(nèi)緩慢釋放，而電容器雖然存儲相對多的能量，但卻在一瞬間釋放，因此電池能夠緩慢釋放存儲的電流。
以上說明的目的是圖示、解釋和描述本發(fā)明的幾個(gè)實(shí)施例。在不脫離本發(fā)明的范圍或?qū)嵸|(zhì)以及權(quán)利要求的情況下，本領(lǐng)域的普通技術(shù)人員可以對這些實(shí)施例進(jìn)行修改。例如，微電池和/或相關(guān)電阻器可以用于具有導(dǎo)致電壓尖峰和隨后的瞬態(tài)噪聲的大電流要求的半導(dǎo)體單元。另外，本說明書描述的實(shí)施例不限于權(quán)利要求的范圍，正如本領(lǐng)域技術(shù)人員所知，本發(fā)明可以很容易被修改以用于提供另外的功能和用于新的應(yīng)用。
權(quán)利要求
1.一種用于降低混合型集成電路中噪聲的系統(tǒng)，包括第一邏輯狀態(tài)的第一晶體管網(wǎng)絡(luò)；第二邏輯狀態(tài)的第二晶體管網(wǎng)絡(luò)；和既與第一晶體管網(wǎng)絡(luò)相連又與第二晶體管網(wǎng)絡(luò)相連的微電池，其特征在于，在第一和第二晶體管的邏輯狀態(tài)轉(zhuǎn)換過程中以及在第一和第二晶體管網(wǎng)絡(luò)都導(dǎo)通而造成電壓尖峰值的電流浪涌過程中，電流的要求由逐漸再充電的微電池滿足，從而消除了貫穿混合型集成電路的電壓尖峰。
2.如權(quán)利要求1所述的系統(tǒng)，進(jìn)一步包括與第一晶體管網(wǎng)絡(luò)相連的第一門控網(wǎng)絡(luò)；與第二晶體管網(wǎng)絡(luò)相連的第二門控網(wǎng)絡(luò)；和與第一和第二門控網(wǎng)絡(luò)相連的地址線，用于啟動讀和寫操作，由此啟動第一和第二晶體管網(wǎng)絡(luò)的邏輯狀態(tài)的轉(zhuǎn)換。
3.如權(quán)利要求2所述的系統(tǒng)，進(jìn)一步包括一端與微電池相連并且另一端與電壓源相連的電阻器，該電阻器適用于把電壓源與電壓尖峰分隔開并限制抽取的電流量。
4.如權(quán)利要求1所述的系統(tǒng)，其特征在于，第一和第二晶體管網(wǎng)絡(luò)包括MOSFET隨機(jī)存儲器單元。
5.如權(quán)利要求2所述的系統(tǒng)，其特征在于，微電池進(jìn)一步包括薄膜電池。
6.如權(quán)利要求5所述的系統(tǒng)，其特征在于，薄膜電池進(jìn)一步包括鋁陰極集電極；結(jié)晶的添加了鋰的化合物陰極，該陰極淀積在具有鈷的涂層的鋁陰極集電極上；陽極；電解液，被置于添加了鋰的化合物陰極、陽極以及與陽極相連的陽極集電極之間。
7.如權(quán)利要求5所述的系統(tǒng)，其特征在于，薄膜電池進(jìn)一步又包括電池單元子結(jié)構(gòu)，該子結(jié)構(gòu)包括鋰基陰極，電解液和能夠與鋰形成合金的金屬陽極電流集電極。
8.一種用于降低半導(dǎo)體集成電路的開關(guān)噪聲的方法，其中該集成電路包括位于同一塊基片上的模擬元件和數(shù)字元件，該基片包括交叉耦合的觸發(fā)電路，該觸發(fā)電路包括處于靜態(tài)的至少兩組晶體管，其中第一組晶體管處于第一邏輯狀態(tài)，第二組晶體管處于第二邏輯狀態(tài)，上述方法，包括利用導(dǎo)通門控設(shè)備并使電壓流向一位線的時(shí)鐘脈沖來觸發(fā)與各組晶體管相連的地址線以便讀取集成電路的單元；給一端連接在一組晶體管上的微電池充電；通過觸發(fā)地址線并使與第二組晶體管相連的一位線接地而把第一組晶體管由第一邏輯狀態(tài)轉(zhuǎn)換為第二邏輯狀態(tài)，使得零位線由低邏輯狀態(tài)轉(zhuǎn)換為接地狀態(tài)，由此而導(dǎo)通第二組晶體管，并通過使第一組晶體管接地而截止第一組晶體管；在第一組晶體管和第二組晶體管都導(dǎo)通并且存在大電流時(shí)間段，使得電壓尖峰從被充電的微電池拉出電流；及利用一端與電池的一端相連、另一端與電壓源相連的電阻器來限制電流。
9.一種用于降低混合型集成電路中噪聲的系統(tǒng)，包括第一邏輯狀態(tài)的第一晶體管網(wǎng)絡(luò)；第二邏輯狀態(tài)的第二晶體管網(wǎng)絡(luò)；既與第一晶體管網(wǎng)絡(luò)相連又與第二晶體管網(wǎng)絡(luò)相連的薄膜電池；與第一晶體管網(wǎng)絡(luò)相連的第一門控網(wǎng)絡(luò)；與第二晶體管網(wǎng)絡(luò)相連的第二門控網(wǎng)絡(luò)；和與第一和第二門控網(wǎng)絡(luò)相連的地址線，用于啟動讀和寫操作，由此啟動第一和第二晶體管網(wǎng)絡(luò)的邏輯狀態(tài)的轉(zhuǎn)換；和一端與薄膜電池相連，另一端與電壓源相連的電阻器，該電阻器適用于把電壓源與薄膜電池分隔開并限制從薄膜電池抽取的電流，其特征在于，在第一和第二晶體管的邏輯狀態(tài)轉(zhuǎn)換過程中以及在第一和第二晶體管網(wǎng)絡(luò)都導(dǎo)通而造成電壓中出現(xiàn)尖峰的電流浪涌過程中，電流的要求由逐漸再充電的薄膜電池滿足，從而消除了貫穿混合型集成電路的電壓尖峰。
10.如權(quán)利要求9所述的系統(tǒng)，其特征在于，薄膜電池進(jìn)一步包括鋁陰極集電極；結(jié)晶的添加了鋰的化合物陰極，該陰極淀積于具有鈷的涂層的鋁陰極集電極上；陽極；電解液，被置于添加了鋰的化合物陰極、陽極以及與陽極相連的陽極電極之間。
11.如權(quán)利要求9所述的系統(tǒng)，其特征在于，薄膜電池進(jìn)一步又包括電池單元子結(jié)構(gòu)，該子結(jié)構(gòu)包括鋰基陰極，電解液和能夠與鋰形成合金的金屬陽極電流電極。
12.一種存儲單元，包括第一雙極型晶體管；第二雙極型晶體管，與第一雙極型晶體管相連；和與第一雙極型晶體管和第二雙極型晶體管相連的微電池，用于根據(jù)與各雙極型晶體管相連的微電池是充電還是不充電來確定是第一雙極型晶體管還是第二雙極型晶體管被啟動。
13.一種用于降低混合型電路中噪聲的包括至少一個(gè)雙極型隨機(jī)存儲器(RAM)存儲單元的集成電路，包括至少兩個(gè)各有一個(gè)發(fā)射極適用于讀出或?qū)戇壿嬛档娜l(fā)射極晶體管，其特征在于，一個(gè)晶體管處于第一邏輯狀態(tài)，另一個(gè)晶體管處于第二邏輯狀態(tài)；地址線，與各晶體管剩余的兩個(gè)發(fā)射極相連，用于選擇單個(gè)的單元；電壓源，用于啟動各晶體管從其當(dāng)前邏輯狀態(tài)轉(zhuǎn)換到另一個(gè)邏輯狀態(tài)；微電池，連接在晶體管和電壓源之間，用于吸收電流浪涌并逐漸進(jìn)行再充電；和電阻器，與電壓源和微電池相連，用于把電流浪涌與晶體管隔離開。
14.如權(quán)利要求13所述的集成電路，其特征在于，微電池進(jìn)一步包括薄膜電池。
15.如權(quán)利要求13所述的集成電路，其特征在于，薄膜電池進(jìn)一步又包括電池單元子結(jié)構(gòu)，該子結(jié)構(gòu)包括鋰基陰極，電解液和能夠與鋰形成合金的金屬陽極電流集電極。
16.如權(quán)利要求14所述的集成電路，其特征在于，薄膜電池進(jìn)一步包括陰極電極；結(jié)晶的添加了鋰的化合物陰極，該陰極淀積于具有鈷的涂層的陰極電極上；陽極；電解液，被置于添加了鋰的化合物陰極、陽極以及與陽極相連的陽極電極之間。
17.一種觸發(fā)電路，包括處于第一邏輯狀態(tài)并與第一節(jié)點(diǎn)相連的第一反相器；可轉(zhuǎn)換到第二節(jié)點(diǎn)并與第一反相器交叉耦合的第二反相器，第二反相器處于第二邏輯狀態(tài)；微電池，它的第一端連接在第一反相器和第二反相器之間，適用于充電到電源電壓；電阻器，它的一端與微電池的第二端相連，它的另一端與電壓源相連；門控網(wǎng)絡(luò)，與第一反相器和第二反相器都相連；地址線，與各門控網(wǎng)絡(luò)相連，用于接收時(shí)鐘脈沖以啟動門控設(shè)備；和位線，與各個(gè)門控設(shè)備相連，用于在被啟動時(shí)從門控設(shè)備接收電流，其中一條位線用作與第一反相器相連的一位線，另一條位線用作與第二反相器相連的零位線，其特征在于，當(dāng)觸發(fā)各地址線以改變第一和第二反相器的邏輯狀態(tài)時(shí)，隨著第一反相器向第二邏輯狀態(tài)轉(zhuǎn)換和第二反相器向具有高電流要求的第一邏輯狀態(tài)轉(zhuǎn)換，微電池提供轉(zhuǎn)換期間所需要的電流，電阻器限制所抽取的電流量。
18.如權(quán)利要求17所述的電路，其特征在于，微電池進(jìn)一步又包括電池單元子結(jié)構(gòu)，該子結(jié)構(gòu)包括鋰基陰極，電解液和能夠與鋰形成合金的金屬陽極電流電極。
19.一種用于降低混合型集成電路中噪聲的系統(tǒng)，集成電路包括至少一個(gè)具有至少一種邏輯狀態(tài)的反相器，系統(tǒng)包括從反相器發(fā)射的電流源，它在邏輯狀態(tài)的轉(zhuǎn)換過程中會產(chǎn)生浪涌；微電池，與反相器相連，適用于吸收電流源；和電阻器，與微電池和電源相連，用于限制自微電池抽取的電流。
20.一種包括多個(gè)具有反相器的存儲單元的隨機(jī)存儲器網(wǎng)絡(luò)，反相器適用于從第一種邏輯狀態(tài)轉(zhuǎn)換為第二種邏輯狀態(tài)，隨機(jī)存儲器網(wǎng)絡(luò)包括與各單元相連的電容器；和包括微電池和電阻器的電路，電阻器連接在單元和電壓源之間，其特征在于，在不止一個(gè)反相器導(dǎo)通而從一種邏輯狀態(tài)轉(zhuǎn)換到另一種邏輯狀態(tài)從而產(chǎn)生大電流和潛在的電壓尖峰的過程中，微電池對電容器進(jìn)行充電以使得電容器被充電并能夠在轉(zhuǎn)換期間吸收電流浪涌。
21.如權(quán)利要求20所述的網(wǎng)絡(luò)，其特征在于，電容器的容量為125皮可法拉。
22.如權(quán)利要求20所述的網(wǎng)絡(luò)，其特征在于，微電池進(jìn)一步包括薄膜電池。
23.如權(quán)利要求20所述的網(wǎng)絡(luò)，其特征在于，微電池進(jìn)一步又包括電池單元子結(jié)構(gòu)，該子結(jié)構(gòu)包括鋰基陰極，電解液和能夠與鋰形成合金的金屬陽極電流電極。
24.如權(quán)利要求20所述的網(wǎng)絡(luò)，其特征在于，微電池和電容器與各個(gè)單元相連，以便在不止一個(gè)反相器導(dǎo)通而從一種邏輯狀態(tài)轉(zhuǎn)換到另一種邏輯狀態(tài)、從而產(chǎn)生大電流和潛在的電壓尖峰的過程中，各個(gè)電容器通過與各個(gè)單元相連的微電池進(jìn)行充電并消散大電流，由此增加網(wǎng)絡(luò)速度并降低開關(guān)噪聲。
25.一種通過在半導(dǎo)體芯片上集成至少兩個(gè)功能電路塊而形成的半導(dǎo)體集成電路，包括電源線，用于把第一電源輸送給半導(dǎo)體芯片；電容性設(shè)備，對于該設(shè)備，離子導(dǎo)電材料被包含在形成于夾層絕緣膜上的兩個(gè)電導(dǎo)層之間，該電容性設(shè)備與電源線相連；和電阻設(shè)備，與電源線相連，它的阻值的選擇要使得阻值的時(shí)間常數(shù)乘以電容性設(shè)備的電容值處于這樣一個(gè)范圍內(nèi)在該范圍內(nèi)，從電容性設(shè)備放電的電荷量可以再充入和恢復(fù)。
26.如權(quán)利要求25所述的電路，其特征在于，電阻值從包括了以下各項(xiàng)的組中選擇從電源線的輸入點(diǎn)到連接電容性設(shè)備的線的線路電阻器；主要由硅制成的電導(dǎo)材料的電阻器，它所具有的電阻值通過選擇導(dǎo)電性雜質(zhì)的濃度而進(jìn)行調(diào)節(jié)；由與電源線相同的材料制成的電阻器，它所具有的線路電阻高于電源線的線路電阻。
27.如權(quán)利要求26所述的電路，其特征在于，大量的電阻設(shè)備從包括了以下各項(xiàng)的組中選擇一個(gè)用于各個(gè)電容性設(shè)備的電阻設(shè)備；一個(gè)用于至少兩個(gè)電容性設(shè)備的電阻設(shè)備；一個(gè)用于所有電容性設(shè)備的電阻設(shè)備。
28.如權(quán)利要求27所述的電路，其特征在于，電容性設(shè)備的兩個(gè)電導(dǎo)層之一為陰極材料，兩個(gè)電導(dǎo)層的另一個(gè)為陽極材料，由此，陰極材料、離子導(dǎo)電材料和陽極材料都包括能量存儲單元。
全文摘要
用于降低集成電路中開關(guān)噪聲的系統(tǒng)和方法，包括具有至少兩個(gè)晶體管的反相器網(wǎng)絡(luò)；微電池，例如薄膜電池，與反相器網(wǎng)絡(luò)相連；電阻器，一端連接在微電池上，另一端連接在電源上。當(dāng)晶體管從一種邏輯狀態(tài)轉(zhuǎn)換到另一種邏輯狀態(tài)時(shí)，在一段時(shí)間內(nèi)，不止一個(gè)晶體管被導(dǎo)通。除非受到控制，否則這種狀態(tài)會產(chǎn)生很大量的電流和隨之產(chǎn)生的電壓尖峰。在該轉(zhuǎn)換期間所要求的電流從微電池抽取，由此阻止峰值電壓流向并損害模擬元件。電池逐漸再充電，由此不會出現(xiàn)電壓峰值。另外，由限制線路上抽取的電流電阻器把集成電路元件與電源線分隔開。
文檔編號H03K17/00GK1453933SQ0211833
公開日2003年11月5日 申請日期2002年4月23日 優(yōu)先權(quán)日2002年4月23日
發(fā)明者朗尼·G·約翰遜 申請人:艾克塞勒莊固態(tài)有限責(zé)任公司