專利名稱：部分響應最大可能性信道的維特比譯碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種光盤系統(tǒng)中的維特比(viterbi)譯碼器，且特別是有關(guān)于一種光盤系統(tǒng)中，具有兩種不同的譯碼模式的維特比譯碼器。
背景技術(shù)：
在光盤，例如數(shù)字多用盤(Digital Versatile Disc，DVD)的部分響應最大可能性(Partial Response Maximum Likelihood，PRML)系統(tǒng)中，對于一個具有存儲的傳輸信道(transmission channel)可以用框架結(jié)構(gòu)圖(trellisdiagram)來描述其特性。如圖1A表示公知具有數(shù)字部分響應最大可能性均衡器的固定電平維特比譯碼器方塊圖所示由光學讀取系統(tǒng)(未示出)讀取光盤片的數(shù)據(jù)并送到模擬/數(shù)字轉(zhuǎn)換器110，模擬/數(shù)字轉(zhuǎn)換器110將讀取到的數(shù)據(jù)由模擬轉(zhuǎn)為數(shù)字后經(jīng)由數(shù)字部分響應最大可能性均衡器(equalizer)112送至固定電平維特比譯碼器(fixed level Viterbi decoder)114。而另一種方式如圖1B表示公知具有模擬部分響應最大可能性均衡器的固定電平維特比譯碼器方塊圖所示由光學讀取系統(tǒng)(未示出)讀取光盤片的數(shù)據(jù)，并經(jīng)由模擬部分響應最大可能性均衡器120送至模擬/數(shù)字轉(zhuǎn)換器122，模擬/數(shù)字轉(zhuǎn)換器122將讀取到的數(shù)據(jù)由模擬轉(zhuǎn)為數(shù)字后送至固定電平維特比譯碼器124。
在圖1A與圖1B中，公知的維特比譯碼器是采用固定信號電平的模式，此模式的缺點是必須要使用到部分響應最大可能性自適應(adaptiVe)均衡器，而要得到部分響應最大可能性均衡器有時候并不容易設計。為了使維特比譯碼器的信號電平適合于判定反饋(decision feedback)方式，所關(guān)心的是收斂時間(convergence time)，特別是從收到信號發(fā)生缺陷到恢復的能力與速度往往是最大的問題。
圖1C表示公知具有自適應信號電平的維特比譯碼器方塊圖。在圖1C中，由光學讀取系統(tǒng)(未示出)讀取光盤片的數(shù)據(jù)并送到模擬/數(shù)字轉(zhuǎn)換器130，模擬/數(shù)字轉(zhuǎn)換器130將讀取到的數(shù)據(jù)由模擬轉(zhuǎn)為數(shù)字后同時送到自適應電平(adaptive-level)維特比譯碼器132、估計單元(estimation unit)134與接收信號延遲鏈(received signal delay chain)136，而估計單元134是作為判定機制之用，信號電平自適應規(guī)則系統(tǒng)(signal level adaptivealgorithm)138接收自適應電平維特比譯碼器132所輸出的判定位(decisionbit)、估計單元134所輸出的估計數(shù)據(jù)及接收信號延遲鏈136所輸出的延遲信號，并輸出信號電平至自適應電平維特比譯碼器132。
如上所述，維特比譯碼器的信號電平是可自適應的，但是要進行自適應操作是要延遲直到維特比譯碼器譯碼接收的信號為止。如此，所使用的訓鏈周期會很長，且要用大量的緩存器來存儲延遲信號。而且當維特比譯碼器譯碼連續(xù)發(fā)生錯誤時，要耗費很多時間來恢復維特比譯碼器內(nèi)部的運作秩序。
因此本發(fā)明的目的就是在提供一種部分響應最大可能性信道的維特比譯碼器，不需要使用大量的緩存器，并可避免因連續(xù)的譯碼錯誤所耗費恢復秩序的時間。
為達上述與其它的目的，本發(fā)明提出一種部分響應最大可能性信道的維特比譯碼器，在光盤的部分響應最大可能性系統(tǒng)中具有一模擬/數(shù)字轉(zhuǎn)換器，此模擬/數(shù)字轉(zhuǎn)換器接收一模擬信號，并輸出一數(shù)字信號至維特比譯碼器，此維特比譯碼器包括一自適應電平維特比譯碼機構(gòu)，根據(jù)一信號電平，將所接收的數(shù)字信號運算以得到一判定位與一(殘存度量)殘存度量值，并輸出此判定位與此殘存度量值。一信號電平對應規(guī)則系統(tǒng)機構(gòu)，用以接收一延遲信號與一路徑確定信息，此延遲信號與此路徑確定信息經(jīng)判定與統(tǒng)計以得到信號電平，此信號電平對應規(guī)則系統(tǒng)機構(gòu)可輸出此信號電平。一接收信號延遲鏈，用以接收數(shù)字信號，此數(shù)字信號經(jīng)延遲以得到延遲信號，此接收信號延遲鏈可輸出此延遲信號。一硬譯碼機構(gòu)，用以接收數(shù)字信號，將此數(shù)字信號量化、比較與決定路徑以得到判定位與路徑?jīng)Q定信息，此硬譯碼機構(gòu)可輸出此判定位與此路徑?jīng)Q定信息。一模式選擇規(guī)則系統(tǒng)機構(gòu)，用以接收自適應電平維特比譯碼機構(gòu)所輸出的判定位與殘存度量值及硬譯碼機構(gòu)所輸出的判定位，并經(jīng)計算與比較以得到一選擇信號，此模式選擇規(guī)則系統(tǒng)機構(gòu)可輸出此選擇信號。以及，一多任務機構(gòu)，接收選擇信號，可決定輸出自適應電平維特比譯碼機構(gòu)所輸出的判定位及硬譯碼機構(gòu)所輸出的該判定位的二者其中之一。
因此本發(fā)明的目的就是在提供一種部分響應最大可能性信道的維特比譯碼器，同時利用自適應電平維特比譯碼器與硬譯碼器以進行數(shù)字信號的譯碼，由模式選擇規(guī)則系統(tǒng)選擇目前譯碼狀況最佳的譯碼器，以輸出最佳的譯碼結(jié)果。如此，維特比譯碼器不需要使用大量的緩存器，并可避免因連續(xù)譯碼的錯誤所耗費的恢復時間。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合附圖，詳細說明如下


圖1A表示公知具有數(shù)字部分響應最大可能性均衡器的固定電平維特比譯碼器方塊圖；圖1B表示公知具有模擬部分響應最大可能性均衡器的固定電平維特比譯碼器方塊圖；圖1C表示公知具有自適應信號電平的維特比譯碼器方塊圖；圖2表示本發(fā)明的維特比譯碼器；圖3B表示維特比譯碼器的框架結(jié)構(gòu)圖；第3B圖表示硬譯碼器的框架結(jié)構(gòu)圖；圖4表示硬譯碼器的方塊簡圖；圖5表示信號電平對應規(guī)則系統(tǒng)及接收信號延遲鏈方塊圖；圖6表示模式選擇規(guī)則系統(tǒng)方塊圖；圖7表示誤碼率計算單元方塊圖；圖8表示自適應電平維特比譯碼器；圖9表示硬譯碼器的方塊圖；以及圖10表示利用殘存度量值進行模式選擇的方塊圖。
標號說明110，122，130，202模擬/數(shù)字轉(zhuǎn)換器112數(shù)字部分響應最大可能性均衡器(digi tal partial response maximum likelihood equalizer)114，124固定電平維特比譯碼器(fixed-level維特比decoder)120模擬部分響應最大可能性均衡器(analog partial responsemaximum likellhood equalizer)132，204，800自適應電平維特比譯碼器(adaptive level維特比decoder)134估算單元(estimatio unit)
136，208，502接收信號延遲鏈(received signal delay chain)138信號電平自適應規(guī)則系統(tǒng)(signal level adaptive algorithm)200維特比譯碼器(維特比decoder)206，500信號電平映像規(guī)則系統(tǒng)(signal level mapping algori thm)210，400，900硬譯碼器(hard decoder)212，600模式選擇規(guī)則系統(tǒng)(mode selection algorithm)214，610多路轉(zhuǎn)換器(multiplexer)402量化器(quant izer)404比較及路徑?jīng)Q定單元(compare and determine路徑unit)504延遲信號判定單元(delay signal decision unit)506，508，510，512，514信號統(tǒng)計單元(signal stati stical unit)602最小度量差異計算單元(minimum度量difference calculat ionunit)604，608，708，902，904，1004比較器(comparator)606，700誤碼率計算單元(bit error rate calculation unit)702異門(Exclusive OR)704定時器(t imer)706累加器(accumulator)802分支度量單元(Branch metric unit)804加-比較-選擇單元(add-compare-select unit)806路徑度量單元(路徑度量unit)906NOR 門(NOR gate)908序列存儲及多數(shù)邏輯單元(sequence storage and majority logic)1002減法器(subtractor)具體實施方式
圖2表示本發(fā)明的維特比譯碼器。在圖2中，在光盤的部分響應最大可能性系統(tǒng)中具有模擬/數(shù)字轉(zhuǎn)換器202，由光學讀取系統(tǒng)(未示出)讀取光盤片的數(shù)據(jù)并送到模擬/數(shù)字轉(zhuǎn)換器202，模擬/數(shù)字轉(zhuǎn)換器202將讀取到的數(shù)據(jù)由模擬轉(zhuǎn)為數(shù)字后送到維特比譯碼器200，其中維特比譯碼器包括自適應電平維特比譯碼器204的數(shù)字信號輸入端接收模擬/數(shù)字轉(zhuǎn)換器202所輸出的數(shù)字信號，自適應電平維特比譯碼器204的信號電平輸入端接收一信號電平，自適應電平維特比譯碼器204根據(jù)一信號電平，將所接收的數(shù)字信號進行運算以得到一判定位與一殘存度量值，并由殘存度量值輸出端輸出一殘存度量值，及由判定位輸出端輸出一判定位。
信號電平對應規(guī)則系統(tǒng)(signal level mapping a1gorithm)206的延遲信號輸入端接收一延遲信號，信號電平對應規(guī)則系統(tǒng)206的路徑確定信息(路徑confirm information)輸入端接收一路徑確定信息，信號電平對應規(guī)則系統(tǒng)206將延遲信號與路徑確定信息進行判定與統(tǒng)計以得到信號電平，由信號電平輸出端輸出信號電平至自適應電平維特比譯碼器204的信號電平輸入端。
接收信號延遲鏈208的數(shù)字信號輸入端接收模擬/數(shù)字轉(zhuǎn)換器202所輸出的數(shù)字信號，數(shù)字信號經(jīng)延遲以得到延遲信號，接收信號延遲鏈208的延遲信號輸出端輸出延遲信號至信號電平對應規(guī)則系統(tǒng)206的延遲信號輸入端。
硬譯碼器(hard decoder)210的數(shù)字信號輸入端接收模擬/數(shù)字轉(zhuǎn)換器202所輸出的數(shù)字信號，硬譯碼器210接收數(shù)字信號，將數(shù)字信號進行量化、比較與決定路徑以得到判定位與路徑?jīng)Q定信息，并由路徑確定信息輸出端輸出路徑確定信息至信號電平對應規(guī)則系統(tǒng)206的路徑確定信息輸入端，及由判定位輸出端輸出判定位。
模式選擇規(guī)則系統(tǒng)(mode selection algorithm)212的殘存度量值輸入端接收自適應電平維特比譯碼器204的殘存度量值輸出端所輸出的殘存度量值，模式選擇規(guī)則系統(tǒng)212的第一判定位輸入端接收自適應電平維特比譯碼器204的判定位輸出端所輸出的判定位，模式選擇規(guī)則系統(tǒng)212的第二判定位輸入端接收硬譯碼器210的判定位輸出端所輸出的判定位，模式選擇規(guī)則系統(tǒng)212將接收自適應電平維特比譯碼器204所輸出的判定位與殘存度量值及硬譯碼器210所輸出的判定位，并經(jīng)計算與比較以得到一選擇信號，由選擇信號輸出端輸出此選擇信號。
多路轉(zhuǎn)換器(mult iplexer)214輸入端in1接收自適應電平維特比譯碼器204的判定位輸出端所輸出的判定位，多路轉(zhuǎn)換器214的輸入端in2接收硬譯碼器210的判定位輸出端所輸出的判定位，多路轉(zhuǎn)換器214的選擇信號輸入端接收模式選擇規(guī)則系統(tǒng)212的選擇信號輸出端所輸出的選擇信號，多路轉(zhuǎn)換器214根據(jù)選擇信號以決定由輸出端輸出自適應電平維特比譯碼器204的判定位或硬譯碼器204所輸出的判定位。
其中，自適應電平維特比譯碼器204與硬譯碼器210同時接收模擬/數(shù)字轉(zhuǎn)換器202所輸出的數(shù)字信號以進行譯碼，并由模式選擇規(guī)則系統(tǒng)212決定多路轉(zhuǎn)換器214是輸出自適應電平維特比譯碼器204的判定位或是硬譯碼器210的判定位。模式選擇規(guī)則系統(tǒng)212根據(jù)自適應電平維特比譯碼器204所輸出的判定位及硬譯碼器210所輸出的判定位進行比較，以及使用硬譯碼器210所輸出的判定位來當作參考位以計算誤碼率(Bit Error Rate，BER)來決定維特比譯碼器200的譯碼狀況是否良好，以避免連續(xù)的譯碼錯誤并且輸出。
圖3B表示維特比譯碼器的框架結(jié)構(gòu)圖，將圖3B量化的結(jié)果如第3B圖表示硬譯碼器的框架結(jié)構(gòu)圖所示，例如圖3B中的虛線對應于第3B圖的虛線，圖3B中的粗黑線對應于第3B圖的粗黑線。因為圖3B與第3B圖所對應的信號是相同的，所以可預期圖3B的路徑在經(jīng)由譯碼所得到第3B圖的路徑是相對應的，如此的對應稱為路徑確認信息(路徑-confirm-information)。
圖4表示硬譯碼器的方塊簡圖，參考第3B圖，在圖4中，硬譯碼器400包含量化器402與比較及路徑?jīng)Q定單元404。量化器402接收模擬/數(shù)字轉(zhuǎn)換器(未示出)所輸出的數(shù)字信號及一閾值(threshold)，以輸出“正(positive)”、“零(zero)”或“負(negative)”的信號至比較及路徑?jīng)Q定單元404，比較及路徑?jīng)Q定單元404接收到這些信號后輸出路徑確定信息至信號電平對應規(guī)則系統(tǒng)(未示出)，及輸出判定位至模式選擇規(guī)則系統(tǒng)(未示出)與多路轉(zhuǎn)換器(未示出)。
在圖4中，量化器402將接收到的數(shù)字信號量化，例如，當數(shù)字信號的絕對值小于閾值時，數(shù)字信號被量化為“零”的電平；當數(shù)字信號的絕對值大于“DC+閾值”時，數(shù)字信號被量化為“正”的電平；當數(shù)字信號的絕對值小于“DC+閾值”時，數(shù)字信號被量化為“負”的電平。
圖5表示信號電平對應規(guī)則系統(tǒng)及接收信號延遲鏈方塊圖。在圖5中，是針對信道存儲器(channel memory)為3，電平信號共有四個位的情況為例，如果信道模型(channel model)變化時，則信號電平對應規(guī)則系統(tǒng)500的信號線數(shù)目也隨之改變。信號電平對應規(guī)則系統(tǒng)500中的延遲信號判定單元504的路徑確定信息輸入端接硬譯碼器(未示出)的路徑確定信息輸出端所輸出的路徑確定信息，延遲信號判定單元504形成延遲與判定以得到一信號，由信號輸出端輸出此信號至信號統(tǒng)計單元506、信號統(tǒng)計單元508、信號統(tǒng)計單元510、信號統(tǒng)計單元512及信號統(tǒng)計單元514。
而且，信號統(tǒng)計單元506、信號統(tǒng)計單元508、信號統(tǒng)計單元510、信號統(tǒng)計單元512及信號統(tǒng)計單元514的第一統(tǒng)計信號輸入端接收延遲信號判定單元504的信號輸出端所輸出的信號，信號統(tǒng)計單元506、信號統(tǒng)計單元508、信號統(tǒng)計單元510、信號統(tǒng)計單元512及信號統(tǒng)計單元514的第二統(tǒng)計信號輸入端接收接收信號延遲鏈502所輸出的延遲信號，信號統(tǒng)計單元506、信號統(tǒng)計單元508、信號統(tǒng)計單元510、信號統(tǒng)計單元512及信號統(tǒng)計單元514將信號與延遲信號進行統(tǒng)計以得到信號電平，由統(tǒng)計信號輸出端輸出信號電平至自適應電平維特比譯碼器(未示出)。
在圖5中，由接收信號延遲鏈502所輸出的延遲信號會傳輸?shù)竭m當?shù)男盘柦M(即信號統(tǒng)計單元506-514)，則所有的信號電平在每一個信號組中統(tǒng)計其次數(shù)，在信號電平對應規(guī)則系統(tǒng)500中“目前延遲信號屬于那一個信號組”是一套簡單的對應表(用ROM可輕易完成)。
圖6表示模式選擇規(guī)則系統(tǒng)方塊圖。在圖6中，模式選擇規(guī)則系統(tǒng)600中的最小度量差異計算單元602的輸入端接收自適應電平維特比譯碼器(未示出)所輸出的殘存度量值值，并經(jīng)計算以得到一差異信號，最小度量差異計算單元602的輸出端輸出此差異信號。
比較器604的第一比較輸入端接收最小度量差異計算單元602的輸出端所輸出的差異信號，比較器604的第二比較輸入端接收一臨界度量值，并經(jīng)比較以得到一比較信號，比較器604的比較輸出端輸出此比較信號。
誤碼率計算單元606的第一輸入端接收自適應電平維特比譯碼器(未示出)所輸出的判定位，誤碼率計算單元606的第二輸入端接收硬譯碼器(未示出)所輸出的判定位，并經(jīng)計算以得到一誤碼率信號，由誤碼率計算單元606的輸出端輸出此誤碼率信號。
比較器608的第一比較輸入端接收誤碼率計算單元606所輸出的誤碼率信號，比較器608的第二比較輸入端接收一臨界誤碼率，并經(jīng)比較以得到一比較信號，比較器608的比較輸出端輸出此比較信號。
多路轉(zhuǎn)換器610的第一輸入端接收比較器604的比較輸出端所輸出的比較信號，多路轉(zhuǎn)換器610的第二輸入端接收比較器608的比較輸出端所輸出的比較信號，多路轉(zhuǎn)換器610的控制端接收一控制信號，以決定多路轉(zhuǎn)換器610的輸出端所輸出的選擇信號。
在圖6中，在框架結(jié)構(gòu)圖(參考圖3B)的任何一級(stage)，如果最佳的殘存度量值與任何一個殘存度量值的差異很小時，則信道條件(即維特比譯碼器的操作條件)是不好的，如果會造成系統(tǒng)混淆的現(xiàn)象。判定信道條件是否好的，可以根據(jù)維特比譯碼器(未示出)輸出的判定位與硬譯碼器(未示出)輸出的判定位比較而得到的誤碼率。所以當維特比譯碼器(未示出)連續(xù)的譯碼錯誤時，表示維特比譯碼器(未示出)的操作條件不好，而由硬譯碼器(未示出)輸出判定位，反之，則由維特比譯碼器(未示出)輸出判定位。
圖7表示誤碼率計算單元方塊圖。在圖7中，誤碼率計算單元700中的異門702的第一輸入端接收自適應電平維特比譯碼器(未示出)所輸出的判定位，異門702的第二輸入端接收硬譯碼器(未示出)所輸出的判定位，經(jīng)邏輯運算以得到一異邏輯信號，由異門702的輸出端輸出此異邏輯信號。
定時器704計時一段預定的時間后輸出一重置信號reset。累加器706的輸入端接收異門702的輸出端所輸出的異邏輯信號，累加器706的重置輸入端接收定時器704所輸出的重置信號，經(jīng)累加以得到一累加信號，由累加器706的輸出端輸出此累加信號。
比較器708的第一輸入端接收累加器706的輸出端所輸出的累加信號，比較器708的第二輸入端接收一參考值，經(jīng)比較以得到該誤碼率信號，由比較器708的輸出端輸出該誤碼率信號至比較器608(參考圖6)。
在圖7中，誤碼率計算單元700通常會一段時間內(nèi)去比較自適應電平維特比譯碼器(未示出)所輸出的判定位與硬譯碼器(未示出)所輸出的判定位，假設定時器704為11位計數(shù)次數(shù)為2048，而比較自適應電平維特比譯碼器(未示出)所輸出的判定位與硬譯碼器(未示出)所輸出的判定位經(jīng)由異門702與累加器704的計算，其判定位不同的數(shù)目假設有512，則誤碼率為0.25。在算出誤碼率之后，比較器708會根據(jù)經(jīng)驗的參考值與誤碼率進行比較，來判定目前的信道狀況是否良好。例如，當信道狀況不好時，誤碼率會在0.5左右；反之，當維特比譯碼器(未示出)漸漸能發(fā)揮功效時，誤碼率會快速下降至0.01-0.001附近。
圖8表示自適應電平維特比譯碼器。在圖8中，自適應電平維特比譯碼器800中的分支度量單元802的數(shù)字輸入端接收模擬/數(shù)字轉(zhuǎn)換器(未示出)所輸出的數(shù)字信號，分支度量單元802的信號電平輸入端接收信號電平對應規(guī)則系統(tǒng)(未示出)所輸出的信號電平，分支度量單元802根據(jù)此信號電平，將所接收的數(shù)字信號計算以得到一分支度量值，由分支度量輸出端輸出此分支度量值。
加-比較-選擇單元804的分支度量輸入端接收分支度量單元802的分支度量輸出端所輸出的分支度量，加-比較-選擇單元804進行加、比較與選擇以得到一殘存度量值，由殘存度量值揄出端輸出此殘存度量值。
路徑度量單元806的殘存度量值揄入端接收加-比較-選擇單元804的殘存度量值揄出端所輸出的殘存度量值，路徑度量單元806運算以得到判定位，由判定位輸出端輸出判定位至模式選擇規(guī)則系統(tǒng)(未示出)與多路轉(zhuǎn)換器(未示出)。
圖9表示硬譯碼器的方塊圖。在圖9中，硬譯碼器900中的比較器902的第一比較輸入端接收模擬/數(shù)字轉(zhuǎn)換器(未示出)所輸出的數(shù)字信號，比較器902的第二比較輸入端接收已乘上一默認值(本實施例是乘上負一)的閾值，比較器902比較數(shù)字信號與閾值的結(jié)果由比較輸出端輸出一比較信號。
比較器904的第一比較輸入端接收模擬/數(shù)字轉(zhuǎn)換器(未示出)所輸出的數(shù)字信號，比較器904的第二比較輸入端接收此閾值，比較器904比較數(shù)字信號與閾值的結(jié)果由比較輸出端輸出另一比較信號。
NOR門906的第一邏輯輸入端接收比較器902的比較輸出端所輸出的比較信號，NOR門906的第二邏輯輸入端接收比較器904的比較輸出端所輸出的比較信號，NOR門906將兩個比較信號進行邏輯運算以得到一邏輯信號，由邏輯輸出端輸出此邏輯信號。
序列存儲及多數(shù)邏輯單元908的第一輸入端接收比較器902的比較輸出端所輸出的比較信號，序列存儲及多數(shù)邏輯單元908的第二輸入端接收NOR門906的邏輯輸出端所輸出的邏輯信號，序列存儲及多數(shù)邏輯單元908的第三輸入端接收比較器904的比較輸出端所輸出的比較信號，序列存儲及多數(shù)邏輯單元908進行存儲及邏輯運算以得到判定位與路徑確定信息，由序列存儲及多數(shù)邏輯單元908的判定位輸出端輸出判定位至模式選擇規(guī)則系統(tǒng)(未示出)與多路轉(zhuǎn)換器(未示出)，序列存儲及多數(shù)邏輯單元908的路徑確定信息輸出端輸出路徑確定信息至信號電平對應規(guī)則系統(tǒng)(未示出)。
在圖9中，模擬/數(shù)字轉(zhuǎn)換器(未示出)輸出的數(shù)字信號在比較器902及比較器904與閾值比較，以決定狀態(tài)(state)是屬于“正”、“零”或“負”，經(jīng)由序列存儲及多數(shù)邏輯單元908存儲并判定，以輸出判定位至模式選擇規(guī)則系統(tǒng)(未示出)與多路轉(zhuǎn)換器(未示出)，及輸出路徑確定信息至信號電平對應規(guī)則系統(tǒng)(未示出)。
圖10表示利用殘存度量進行模式選擇的方塊圖。模式選擇規(guī)則系統(tǒng)(未示出)可以另外根據(jù)自適應電平維特比譯碼器(未示出)所輸出的殘存度量值來進行模式的選擇。如圖10所示，對于N-state維特比譯碼器(未示出)先用(N-1)個減法器1002將最佳的殘存度量值與自適應電平維特比譯碼器(未示出)所輸出的殘存度量值(如圖10中的“00”、“01”、“10”與“11”)的差算出，然后將此(N-1)組差值輸入至比較器1004，比較器1004將此(N-1)組差值與經(jīng)驗值進行比較，如果有任何一組的差值小于經(jīng)驗值，則表示信道狀況不佳，而采用硬譯碼器(未示出)譯碼。
因此，本發(fā)明其特征在提供一種部分響應最大可能性信道的維特比譯碼器，同時利用自適應電平維特比譯碼器與硬譯碼器以進行數(shù)字信號的譯碼，由模式選擇規(guī)則系統(tǒng)選擇目前譯碼狀況最佳的譯碼器，以輸出最佳的譯碼結(jié)果。如此，維特比譯碼器不需要使用大量的緩存器，并可避免因連續(xù)譯碼的錯誤所耗費的恢復時間。
綜上所述，雖然本發(fā)明已以較佳實施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的構(gòu)思和范圍的情況下，可進行各種更動與改進，因此本發(fā)明的保護范圍當以提出的權(quán)利要求所限定的范圍為準。
權(quán)利要求
1.一種部分響應最大可能性信道的維特比譯碼器，在一光盤的一部分響應最大可能性系統(tǒng)中具有一模擬/數(shù)字轉(zhuǎn)換器，該模擬/數(shù)字轉(zhuǎn)換器接收一模擬信號，并輸出一數(shù)字信號至該維特比譯碼器，該維特比譯碼器包括一自適應電平維特比譯碼機構(gòu)，根據(jù)一信號電平，將所接收的該數(shù)字信號運算以得到一判定位與一殘存度量值，并輸出該判定位與該殘存度量值；一信號電平對應規(guī)則系統(tǒng)機構(gòu)，用以接收一延遲信號與一路徑確定信息，該延遲信號與該路徑確定信息經(jīng)判定與統(tǒng)計以得到該信號電平，該信號電平對應規(guī)則系統(tǒng)機構(gòu)可輸出該信號電平；一接收信號延遲鏈，用以接收該數(shù)字信號，該數(shù)字信號經(jīng)延遲以得到該延遲信號，該接收信號延遲鏈可輸出該延遲信號；一硬譯碼機構(gòu)，用以接收該數(shù)字信號，將該數(shù)字信號量化、比較與決定路徑以得到該判定位與該路徑?jīng)Q定信息，該硬譯碼機構(gòu)可輸出該判定位與該路徑?jīng)Q定信息；一模式選擇規(guī)則系統(tǒng)機構(gòu)，用以接收該自適應電平維特比譯碼機構(gòu)所輸出的該判定位與該殘存度量值及該硬譯碼機構(gòu)所輸出的該判定位，并經(jīng)計算與比較以得到一選擇信號，該模式選擇規(guī)則系統(tǒng)機構(gòu)可輸出該選擇信號；以及一多任務機構(gòu)，接收該選擇信號，可決定輸出該自適應電平維特比譯碼機構(gòu)所輸出的該判定位及該硬譯碼機構(gòu)所輸出的該判定位的二者其中之一。
2.如權(quán)利要求1所述的部分響應最大可能性信道的維特比譯碼器，其中該自適應電平維特比譯碼機構(gòu)還包括一分支度量單元，根據(jù)一信號電平，將所接收的該數(shù)字信號計算以得到一分支度量值，該分支度量單元可輸出該分支度量值；一加-比較-選擇單元，接收該分支度量值，并進行加、比較與選擇以得到該殘存度量值，該加-比較-選擇單元可輸出該殘存度量值；以及一路徑度量單元，接收該殘存度量值，并經(jīng)運算以得到該判定位，該路徑度量單元可輸出該判定位。
3.如權(quán)利要求1所述的部分響應最大可能性信道的維特比譯碼器，其中該硬譯碼機構(gòu)還包括一第一比較器，用以比較該數(shù)字信號與一閾值，并輸出一第一比較信號；一第二比較器，用以比較該數(shù)字信號與該閾值，并輸出一第二比較信號；一邏輯組件，接收該第一比較信號與該第二比較信號，并經(jīng)邏輯運算以得到一邏輯信號，該邏輯組件可輸出該邏輯信號；以及一序列存儲及多數(shù)邏輯單元，接收該第一比較信號、該邏輯信號與該第二比較信號，并經(jīng)存儲及邏輯運算以得到該判定位與該路徑確定信息，該序列存儲及多數(shù)邏輯單元可輸出該判定位與該路徑確定信息。
4.如權(quán)利要求3所述的部分響應最大可能性信道的維特比譯碼器，其中該邏輯組件是一NOR門。
5.如權(quán)利要求1所述的部分響應最大可能性信道的維特比譯碼器，其中該信號電平對應規(guī)則系統(tǒng)機構(gòu)還包括一延遲信號判定單元，接收該路徑確定信息，并經(jīng)延遲與判定以得到一信號，該延遲信號判定單元可輸出該信號；以及多個信號統(tǒng)計單元，接收該信號與該延遲信號，并經(jīng)統(tǒng)計以得到該信號電平，該些信號統(tǒng)計單元可輸出該信號電平。
6.如權(quán)利要求1所述的部分響應最大可能性信道的維特比譯碼器，其中該模式選擇規(guī)則系統(tǒng)機構(gòu)還包括一最小度量差異計算單元，接收該殘存度量值，并經(jīng)計算以得到一差異信號，該最小度量差異計算單元可輸出該差異信號；一第三比較器，接收該差異信號與一臨界度量值，并經(jīng)比較以得到一第三比較信號，該第三比較器可輸出該第三比較信號；一誤碼率計算單元，接收該自適應電平維特比譯碼機構(gòu)所輸出的該判定位與該硬譯碼機構(gòu)所輸出的該判定位，并經(jīng)計算以得到一誤碼率信號，該誤碼率計算單元可輸出該誤碼率信號；該第四比較器，接收該誤碼率信號與一臨界誤碼率，并經(jīng)比較以得到一第四比較信號，該第四比較器可輸出該第四比較信號；以及一第一多路轉(zhuǎn)換器，接收該第三比較信號、該第四比較信號與一控制信號以決定輸出的該選擇信號。
7.如權(quán)利要求6所述的部分響應最大可能性信道的維特比譯碼器，其中該誤碼率計算單元還包括一異門，接收該自適應電平維特比譯碼機構(gòu)所輸出的該判定位與該硬譯碼機構(gòu)所輸出的該判定位，并經(jīng)邏輯運算以得到一異邏輯信號，該異門可輸出該異邏輯信號；一定時器，計時一段預定的時間后輸出一重置信號；一累加器，接收該異邏輯信號與該重置信號，并經(jīng)累加以得到一累加信號，該累加器可輸出該累加信號；以及一第五比較器，接收該累加信號與一參考值，并經(jīng)比較以得到該誤碼率信號，該第五比較器可輸出該誤碼率信號。
全文摘要
一種部分響應最大可能性信道的維特比譯碼器，在光盤的部分響應最大可能性系統(tǒng)中具有一模擬/數(shù)字轉(zhuǎn)換器，此模擬/數(shù)字轉(zhuǎn)換器接收一模擬信號，并輸出一數(shù)字信號至維特比譯碼器，此維特比譯碼器包括一自適應電平維特比譯碼器、一信號電平對應規(guī)則系統(tǒng)、一接收信號延遲鏈、一硬譯碼器、及一多路轉(zhuǎn)換器。其中，自適應電平維特比譯碼器與硬譯碼器同時接收模擬/數(shù)字轉(zhuǎn)換器所輸出的數(shù)字信號以進行譯碼，并由模式選擇規(guī)則系統(tǒng)決定多路轉(zhuǎn)換器是輸出自適應電平維特比譯碼器的判定位或是硬譯碼器的判定位。
文檔編號H03M13/00GK1476175SQ02130528
公開日2004年2月18日 申請日期2002年8月14日 優(yōu)先權(quán)日2002年8月14日
發(fā)明者郭弘政, 蔡明憲 申請人:聯(lián)發(fā)科技股份有限公司