專利名稱：基于使用排序抽頭的延遲線的直接數(shù)字合成器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種頻率合成器，特別是一種數(shù)字頻率合成器。
背景技術(shù)：
數(shù)字頻率合成器是本領(lǐng)域熟知的。數(shù)字頻率合成器的一個形式包括具有延遲鎖定環(huán)(DLL)的數(shù)字化相位(digital-to-phase)轉(zhuǎn)換器(DPC)，其中延遲鎖定環(huán)包括一個延遲線。使用延遲線的一個問題是它們會受到延遲線上的延遲變化的影響，并且最終限制了相位分辨力，并因此限制數(shù)字頻率合成器的寄生頻率性能。

發(fā)明內(nèi)容
希望提供一種數(shù)字頻率合成器，具有優(yōu)于現(xiàn)有技術(shù)DLL的改進相位分辨力，同時避免使用調(diào)諧電路或延遲失配消除，并且還得到-80dBc的寄生頻率性能。


圖1是根據(jù)本發(fā)明的一個數(shù)字頻率合成器的模塊圖；圖2是示出了圖1的數(shù)字化相位轉(zhuǎn)換器的一個實施例的內(nèi)部部件的模塊圖；圖3是示出了圖2的延遲線網(wǎng)絡(luò)的內(nèi)部部件的模塊圖；圖4的模塊圖示出了圖3延遲線網(wǎng)絡(luò)的延遲線中連接到圖2的選擇電路的一些內(nèi)部部件；圖5的數(shù)據(jù)表示出了當(dāng)在產(chǎn)生輸入到圖2示出的查找表的地址值和從查找表輸出的抽頭地址之間產(chǎn)生映射之前，針對圖4示出的延遲部件的理想相位延遲和實際相位延遲之間的關(guān)系；圖6的數(shù)據(jù)表根據(jù)針對每個地址值的每個標(biāo)準(zhǔn)化(normalized)理想相位延遲和與一個抽頭地址相關(guān)的一個標(biāo)準(zhǔn)化實際相位延遲之間的最小差，示出了圖5的地址值和抽頭地址之間的映射；
圖7是示出圖2的校準(zhǔn)相位檢測器的內(nèi)部部件的模塊圖；而圖8的模塊圖示出了圖1的數(shù)字化相位轉(zhuǎn)換器的另一個實施例的內(nèi)部部件。
具體實施例方式
參見附圖描述本發(fā)明，其中相同的參考數(shù)字對應(yīng)相同的部件。
參見圖1，根據(jù)本發(fā)明的頻率合成器2包括一個輸出固定頻率參考時鐘信號到累加器6的輸入的系統(tǒng)時鐘4，一個數(shù)值乘法器8和一個數(shù)字化相位轉(zhuǎn)換器(DPC)10。一個控制器12分別向累加器6和數(shù)值乘法器8提供頻率控制值N和倒數(shù)頻率控制值1/N。數(shù)值乘法器8被構(gòu)造成從累加器6接收一系列累加器值和一個累加器溢出信號。DPC 10被構(gòu)造成從數(shù)值乘法器8接收一系列地址值和對應(yīng)的一系列鎖存信號。
在操作中，累加器6的時鐘定在參考時鐘信號的上升沿。在每個上升沿，累加器6將其內(nèi)容增加頻率控制值N。對于超出累加器6的容量的每個參考時鐘信號周期，累加器6產(chǎn)生累加器溢出信號，并且當(dāng)累加器溢出信號產(chǎn)生時產(chǎn)生對應(yīng)于累加器6中值的累加器值。累加器溢出信號的平均頻率等于參考時鐘信號的頻率乘以頻率控制值N和累加器容量C的比值，其中累加器容量等于1加上能夠存儲在累加器中的最大值。
DPC 10產(chǎn)生的輸出時鐘信號的頻率與累加器溢出信號的頻率相匹配。如果累加器溢出信號的輸出脈沖具有均勻的間隔，累加器溢出信號能夠被用作輸出時鐘信號，因此不需要數(shù)值乘法器8和DPC10。然而，因為累加器6具有預(yù)定數(shù)量的累加器比特位，例如32比特位，并且頻率控制值N的值經(jīng)常不是累加器比特位的數(shù)目的整數(shù)倍，所以累加器溢出信號的輸出脈沖不具有均勻的間隔。在頻域中，這種不均勻的間隔在輸出時鐘信號中導(dǎo)致不期望的寄生頻率。因此就需要進行校正，從而對每個脈沖的相位進行偏移或內(nèi)插以在輸出時鐘信號的脈沖之間產(chǎn)生均勻的間隔。
為了確定在脈沖之間產(chǎn)生均勻間隔所需的相移范圍，每當(dāng)累加器6輸出一個累加器溢出信號時，數(shù)值乘法器8乘以累加器6輸出的累加器值，同時累加器溢出信號乘以倒數(shù)頻率控制值，即1/N。通過使累加器值乘以倒數(shù)頻率控制值，將累加器值轉(zhuǎn)換成一個小數(shù)(fraction)，該小數(shù)對應(yīng)于該累加器溢出信號實例的期望時間位置與其實際時間位置之間的差值。這個小數(shù)表示參考時鐘信號的一個時鐘周期的部分量值，其中為了在其輸出脈沖之間得到均勻的間隔，累加器溢出信號必須被相移所述部分量值。響應(yīng)數(shù)值乘法器8接收一個累加器溢出信號而產(chǎn)生的每個小數(shù)作為地址值被提供到DPC 10，以便處理和轉(zhuǎn)換成輸出時鐘信號，該輸出時鐘信號具有與累加器溢出信號的平均頻率相同的頻率，但輸出脈沖具有均勻的間隔。
參見圖2，并繼續(xù)參見圖1，DPC 10包括一個延遲線網(wǎng)絡(luò)16，它被連接以接收參考時鐘信號，并且向一個選擇電路或復(fù)用器(MUX)18輸出多個相移時鐘信號。每個相移時鐘信號相對于參考時鐘信號在相位上被偏移，并且相對于其他相移時鐘信號在相位上被偏移。查找表(LUT)20被連接以便從數(shù)值乘法器8接收地址值，并且提供對應(yīng)的抽頭地址到MUX 18。根據(jù)MUX 18接收的抽頭地址的函數(shù)，MUX 18以常規(guī)方式操作以便將一個相移時鐘信號連接到MUX 18的輸出。更具體地，每個抽頭地址使得MUX 18連接相應(yīng)的相移時鐘信號到它的輸出。
采樣電路22被連接以接收MUX 18輸出的每個相移時鐘信號。采樣電路22還從數(shù)值乘法器8中接收鎖存信號。每個鎖存信號使采樣電路22的操作同步，以便采樣MUX 18輸出的每個相移時鐘信號的至少一部分。
DPC 10最好還包括一個校準(zhǔn)電路24，它將在下文更詳細地描述。
參見圖3，并繼續(xù)參見前面描述的所有附圖，延遲線網(wǎng)絡(luò)16包括一個可調(diào)的延遲線26，它具有被連接以便從系統(tǒng)時鐘4接收參考時鐘信號的一個輸入，和提供多個相移時鐘信號到MUX 18的多個輸出。為了在操作中確保穩(wěn)定性，延遲線網(wǎng)絡(luò)16包括一個延遲鎖定環(huán)(DLL)相位檢測器28，它被連接以便接收系統(tǒng)時鐘4的參考時鐘信號和延遲線26的參考相移時鐘信號。參考相移時鐘信號可以是延遲線26提供到MUX 18的一個相移時鐘信號，或可以是只提供到DLL相位檢測器28的單獨的相移時鐘信號。DLL相位檢測器28測量參考時鐘信號和參考相移時鐘信號之間的任何相位差，并向DLL低通濾波器30輸出一個與相位差相關(guān)的誤差信號。DLL低通濾波器30轉(zhuǎn)換誤差信號為DLL調(diào)諧信號，該信號被提供到延遲線26，以便以在延遲線網(wǎng)絡(luò)16的操作過程中保持參考相移時鐘信號和參考時鐘信號之間的相位關(guān)系的方式調(diào)整其偏壓。本領(lǐng)域技術(shù)人員可以認(rèn)識到，上述示例中這種技術(shù)的一個實現(xiàn)和抽頭排序也可以應(yīng)用到其他延遲技術(shù)。
參見圖4，并繼續(xù)參見前面描述的所有附圖，延遲線26包括多個串聯(lián)延遲部件，例如D1-D71。每個延遲部件D1-D71具有連接到MUX 18的一個輸入的一個輸出抽頭T1-T71。為了向其提供參考時鐘信號，在延遲部件D1的輸入和MUX 18的輸入之間連接抽頭T0。每個延遲部件D1-D71延遲參考時鐘信號在其自身中的傳播，并分別在其對應(yīng)的輸出抽頭T1-T71上輸出一個對應(yīng)的相移時鐘信號。延遲部件D1-D71輸出的71個相移時鐘信號連同抽頭T0上輸出的參考時鐘信號一起，通過輸出抽頭T1-T71被提供到MUX 18的輸入。
理論上，每個延遲部件引入一個預(yù)定的延遲到其中通過的時鐘信號。然而在操作中，一個或多個延遲部件D1-D71的延遲小于或大于預(yù)定的延遲。這種變化可能源于許多因素，包括延遲部件的制作中的隨機變化，稱為失配?？紤]到預(yù)定延遲的變化，在提供到LUT20的每個地址值和LUT 20輸出的一個抽頭地址之間建立映射，這導(dǎo)致MUX 18選擇期望的相移時鐘信號來輸出，該相移時鐘信號相對參考時鐘信號具有期望的相移。
為了更好地理解這種映射的必要，現(xiàn)在參照圖5。在圖5中，每行的前三列示出了地址值，對應(yīng)于延遲線26的輸出抽頭T的抽頭地址，和相應(yīng)抽頭地址的相對于參考時鐘信號的理想相位延遲之間的關(guān)系。在理想情況下，響應(yīng)接收地址值1，LUT 20將抽頭地址1輸出到MUX 18，抽頭地址1使得MUX 18連接到延遲線26的輸出抽頭T1，由此將延遲部件D1輸出的相移時鐘信號提供到采樣電路22，理想情況下具有0.13時鐘周期的相位延遲。然而如列5所示，延遲部件D1在抽頭T1輸出的相移時鐘信號的實際相位延遲是0.17時鐘周期，這是由于延遲部件的延遲誤差。
在圖5示出的例子中，與抽頭地址相關(guān)的許多抽頭T1-T71具有不同于理想相位延遲的實際相位延遲。然而，與對應(yīng)抽頭地址相關(guān)的一些抽頭，例如抽頭T5和抽頭T67，具有與理想相位延遲相匹配的實際相位延遲。在實際的實現(xiàn)中，實際延遲不會與理想相位延遲精確匹配。然而，能夠找到在數(shù)值上非常接近于理想延遲的實際延遲。
為了減少或消除輸出時鐘信號中不期望的寄生頻率，有必要減少或消除每個抽頭T1-T71輸出的相移時鐘信號的理想相位延遲和實際相位延遲之間的任何差值。為了減少或消除這個差值，在LUT20中存儲一個映射，其中根據(jù)各個理想相位延遲和MUX 18輸出的相移時鐘信號的實際相位延遲之間的差值的函數(shù)，將每個地址值映射到提供給MUX 18的一個抽頭地址。
為了產(chǎn)生這個映射，忽略與每個地址值相關(guān)的理想相位延遲的任何整數(shù)時鐘周期，以得到如列4所示的標(biāo)準(zhǔn)化理想相位延遲。例如，地址值1具有0.13時鐘周期的理想相位延遲。由于這個理想的相位延遲不具有與其相關(guān)的整數(shù)時鐘周期，它的標(biāo)準(zhǔn)化理想相位延遲是相同值，即0.13時鐘周期。相反，地址值62具有7.17時鐘周期的理想相位延遲。為了標(biāo)準(zhǔn)化這個理想相位延遲，忽略整數(shù)值“7”以得到用于地址值62的0.17時鐘周期的標(biāo)準(zhǔn)化理想相位延遲。因此，為了得到標(biāo)準(zhǔn)化實際相位延遲值，相同的過程被應(yīng)用到每個地址值的實際相位延遲。
下面參見圖6，并繼續(xù)參見圖5，啟動一個搜索來確定哪個抽頭地址的標(biāo)準(zhǔn)化實際相位延遲相同或最接近于和每個地址值相關(guān)的標(biāo)準(zhǔn)化理想相位延遲。更具體地，搜索發(fā)現(xiàn)每個標(biāo)準(zhǔn)化理想相位延遲的最接近標(biāo)準(zhǔn)化實際相位延遲。與標(biāo)準(zhǔn)化理想相位延遲相關(guān)的地址值被映射到與最接近標(biāo)準(zhǔn)化實際相位延遲相關(guān)的抽頭地址。例如，如圖6所示，地址值1具有0.13時鐘周期的標(biāo)準(zhǔn)化相位延遲，抽頭地址62具有0.13時鐘周期的標(biāo)準(zhǔn)化實際相位延遲。由于地址值1的標(biāo)準(zhǔn)化理想相位延遲和抽頭地址62的標(biāo)準(zhǔn)化實際相位延遲具有相同的值，抽頭地址62被映射或關(guān)聯(lián)到地址值1。作為進一步的例子，如圖6所示，地址值7具有0.91時鐘周期的標(biāo)準(zhǔn)化理想相位延遲。假設(shè)0.91時鐘周期的標(biāo)準(zhǔn)化實際相位延遲不在延遲線26的抽頭T1-T71的一個上輸出，搜索程序搜索最接近相關(guān)地址值的標(biāo)準(zhǔn)化理想相位延遲的標(biāo)準(zhǔn)化實際相位延遲。在針對地址值7示出的例子中，抽頭地址68具有0.92時鐘周期的標(biāo)準(zhǔn)化實際相位延遲，它是最接近地址值7的0.91時鐘周期的標(biāo)準(zhǔn)化理想相位延遲的可用值。因此，搜索程序?qū)⒊轭^地址68映射或關(guān)聯(lián)到地址值7。
雖然圖6中沒有示出，然而每個抽頭地址能夠被映射到兩個或更多的地址值。例如，如果地址值1和地址值20(未示出)都具有0.13時鐘周期的標(biāo)準(zhǔn)化理想相位延遲，具有0.13時鐘周期的標(biāo)準(zhǔn)化實際相位延遲的抽頭地址62能夠被映射到地址值1和地址值20。另外，不必將每個抽頭地址都映射到一個地址值，如果根據(jù)標(biāo)準(zhǔn)化實際相位延遲和標(biāo)準(zhǔn)化理想相位延遲之間的對應(yīng)關(guān)系將另一個抽頭地址首先映射到該地址值，或者如果根據(jù)表示最接近匹配于標(biāo)準(zhǔn)化理想相位延遲的標(biāo)準(zhǔn)化實際相位延遲將其它抽頭地址映射到該地址值。
如圖6所示的映射被存儲在LUT 20中。此后，響應(yīng)于從數(shù)值乘法器8接收一個地址值，LUT 20將映射到地址值的抽頭地址輸出到MUX 18。例如，響應(yīng)于接收地址值1，LUT 20將抽頭地址62輸出到MUX 18。響應(yīng)于接收抽頭地址62，MUX 18將其輸出連接到延遲線26的抽頭T62。類似地，響應(yīng)于接收地址值8，LUT 20將抽頭地址69輸出到MUX 18。響應(yīng)于接收抽頭地址69，MUX 18將其輸出連接到延遲線26的抽頭T69。利用存儲在LUT 20中的地址值到抽頭地址的映射，可以向采樣電路22提供具有標(biāo)準(zhǔn)化實際相位延遲的相移時鐘信號，所述相移時鐘信號對應(yīng)于具有標(biāo)準(zhǔn)化理想相位延遲的期望相移時鐘信號。
采樣電路22被構(gòu)造成接收MUX 18的相移時鐘信號和數(shù)值乘法器8的鎖存信號。采樣電路22接收的每個相移時鐘信號的采樣通過從數(shù)值乘法器8接收的相應(yīng)鎖存信號同步。每個鎖存信號使得采樣電路22按照以采樣電路22接收它的時間順序采樣和輸出每個相移時鐘信號的至少一部分。采樣電路22輸出的相移時鐘信號的樣本形成輸出時鐘信號，該輸出時鐘信號具有與累加器溢出信號的平均頻率相同的頻率，但其脈沖的間隔比累加器溢出信號的脈沖的間隔更均勻。因為輸出時鐘信號具有間隔更均勻的脈沖，與具有間隔不太均勻的脈沖的累加器溢出信號所產(chǎn)生的寄生頻率相比，輸出時鐘信號中的寄生頻率的出現(xiàn)大大減少。
圖5和6示出的和這里討論的數(shù)值的例子只是為了示例目的，不應(yīng)被解釋為對發(fā)明或通過延遲線26的延遲部件D的實際延遲的范例的限制。
回來參見圖2，如上所述，DPC最好包括校準(zhǔn)電路34，用于產(chǎn)生每個地址值和一個抽頭地址之間的映射，并用于在LUT 20中存儲映射。校準(zhǔn)電路34包括校準(zhǔn)處理器36。優(yōu)選地，校準(zhǔn)處理器36是在其存儲單元(未示出)所存儲的軟件程序的控制下工作的常規(guī)可編程微處理器。存儲單元可以包括靜態(tài)存儲器，例PROM，用于軟件程序的永久存儲，及動態(tài)存儲器，例如RAM，用于在操作過程中軟件程序和/或數(shù)據(jù)的暫時存儲。校準(zhǔn)電路36和軟件程序被構(gòu)造成共同合作，以便在存儲于LUT 20的映射的產(chǎn)生過程中，校準(zhǔn)處理器36使LUT 20與MUX 18相隔離。為此目的，LUT 20的輸出可以被構(gòu)造成包括一個三態(tài)緩沖器，它在LUT 20中映射的產(chǎn)生和存儲過程中被校準(zhǔn)電路36設(shè)置為高阻態(tài)。
當(dāng)LUT 20與MUX 18相隔離時，校準(zhǔn)電路36提供每個抽頭地址到MUX 18，每次一個抽頭地址。響應(yīng)于接收每個抽頭地址，MUX 18將延遲線26的對應(yīng)抽頭T的相移時鐘信號連接到其輸出。
校準(zhǔn)電路34包括校準(zhǔn)相位檢測器38，它被連接以便接收MUX18輸出的每個相移時鐘信號。校準(zhǔn)相位檢測器38還被連接以便從系統(tǒng)時鐘4接收參考時鐘信號。
參見圖7，并繼續(xù)參見圖2，校準(zhǔn)相位檢測器最好包括一個被連接以便接收MUX 18輸出的相移時鐘信號的二分頻分頻器40，和一個被連接以便從系統(tǒng)時鐘4接收參考時鐘信號的二分頻分頻器42。在圖7示出的校準(zhǔn)相位檢測器38的實施例中，分頻器40和42被構(gòu)造成將各個相移時鐘信號和參考時鐘信號的頻率減少一半。分頻器40和42的輸出提供到一個異或門44的輸入。在操作中，異或門44輸出一個有關(guān)參考時鐘信號和MUX 18輸出的相移時鐘信號之間的相位差的相位差信號。異或門44輸出的相位差信號最好是具有有關(guān)參考時鐘信號和MUX 18輸出的相移時鐘信號之間的相位差的平均電壓的脈沖序列。異或門44輸出的相位差信號被提供到校準(zhǔn)低通濾波器(LPF)46，它被構(gòu)造成濾波相位差的AC分量，主要只留下DC分量。校準(zhǔn)LPF 46輸出低通濾波的相位差信號到模數(shù)轉(zhuǎn)換器(ADC)48，它將低通濾波的相位差信號轉(zhuǎn)換成用于校準(zhǔn)處理器36的處理的相位差值。
對于提供到MUX 18的每個抽頭地址，校準(zhǔn)處理器36存儲ADC 48輸出的相應(yīng)相位差值。提供每個抽頭地址到MUX 18和存儲相應(yīng)的相位差值的過程繼續(xù)進行，直到已經(jīng)保存了每個抽頭地址的相位差值。接著，按照結(jié)合圖5和6描述的方式，校準(zhǔn)處理器36將每個地址值映射到一個抽頭地址。為此目的，根據(jù)關(guān)于差值，即各個理想相位差值和相位差值之間的最小差值的函數(shù)，校準(zhǔn)處理器36將每個地址值映射到一個抽頭地址。一旦產(chǎn)生映射，校準(zhǔn)處理器36在LUT 20中存儲映射。更具體地，校準(zhǔn)處理器36在LUT 20中存儲每個抽頭地址，使得響應(yīng)于接收一個地址值，LUT 20輸出抽頭地址，該抽頭地址使MUX 18將一個相移時鐘信號連接到其輸出，該相移時鐘信號具有等于或最接近有關(guān)一個地址值的期望或理想相位延遲的實際相位延遲。
參見圖8，并回過來參見圖1，DPC 10的另一個實施例包括圖2示出的延遲線網(wǎng)絡(luò)16，MUX 18，LUT 20，采樣電路22和校準(zhǔn)電路34。另外，圖8示出的DPC 10包括延遲線網(wǎng)絡(luò)56，選擇電路或復(fù)用器(MUX)58和查找表(LUT)60。LUT 60以與LUT 20相同的方式被連接以便從數(shù)值乘法器8接收地址值，并提供抽頭地址。另外，LUT 60以和LUT 20相同的方式被連接到校準(zhǔn)電路34，以便以和LUT 20相同的方式從校準(zhǔn)電路34接收地址值和抽頭地址之間的映射?？蛇x地，LUT 20和LUT 60可以被組合為單個大LUT，其中某些地址比特位連接到MUX 18，而其余的比特位連接到MUX 58。延遲線網(wǎng)絡(luò)56類似于延遲線網(wǎng)絡(luò)16，并被連接以便接收MUX 18輸出的每個相移時鐘信號。響應(yīng)于接收MUX 18輸出的每個相移時鐘信號，延遲線網(wǎng)絡(luò)56產(chǎn)生提供到MUX 58的多個輔助相移時鐘信號。響應(yīng)于接收被映射到MUX 58的抽頭地址的地址值，MUX 58輸出一個輔助相移時鐘信號到以上述方式操作的采樣電路22。圖8示出的DPC 10的一個優(yōu)點是，能夠?qū)敵鰰r鐘信號的輸出脈沖的相位實現(xiàn)精細調(diào)節(jié)。例如，如果延遲線網(wǎng)絡(luò)16的每個延遲部件D提供一個時鐘周期的1/32的延遲，而延遲線網(wǎng)絡(luò)56的每個延遲部件D提供一個時鐘周期的1/31的延遲，則使用圖8所示的DPC 10所得到的調(diào)節(jié)范圍是1/992，即MUX 18中一個延遲部件D的延遲和MUX 58中一個延遲部件D的延遲的乘積。本領(lǐng)域技術(shù)人員顯然可以理解，這里所謂的抽頭分類(sorting)適用于任何類型的延遲線(例如無源，數(shù)字和/或模擬)及任何類型的DPC技術(shù)。
參考優(yōu)選實施例描述了本發(fā)明。在閱讀和理解前述詳細描述的基礎(chǔ)上，本領(lǐng)域技術(shù)人員可以想到明顯的修改和改變。本發(fā)明應(yīng)當(dāng)被理解為包括所有這樣的修改和改變，只要它們在附加權(quán)利要求或其等價描述的范圍內(nèi)。
權(quán)利要求
1.一種具有選擇信號輸入和輸出的延遲誤差校正電路，包括用于產(chǎn)生一組延遲的延遲生成電路，其中地址信號選擇所產(chǎn)生的延遲，并且選擇的延遲的輸出被連接到延遲誤差校正電路的輸出；查找表電路，含有延遲生成電路的選擇信號輸入和延遲地址信號輸出的映射信息；其中延遲地址信號輸出被連接到延遲生成電路的選擇信號輸入。
2.一種頻率合成器，包括提供延遲選擇信號序列的電路；具有選擇信號輸入和輸出的延遲誤差校正電路，包括用于產(chǎn)生一組延遲的延遲生成電路，其中地址信號選擇所產(chǎn)生的延遲，并且選擇的延遲的輸出被連接到延遲誤差校正電路的輸出；查找表電路，含有延遲生成電路的選擇信號輸入和延遲地址信號輸出的映射信息；其中延遲地址信號輸出被連接到延遲生成電路的選擇信號輸入。
3.一種頻率合成器，包括系統(tǒng)時鐘，用于產(chǎn)生在第一頻率上振蕩的參考時鐘信號；控制器，用于產(chǎn)生對應(yīng)于具有第二頻率的輸出時鐘信號的頻率控制值；電路，用于根據(jù)頻率控制值和參考時鐘信號產(chǎn)生一系列地址值；查找表(LUT)，用于存儲多個抽頭地址，LUT被構(gòu)造成接收該系列地址值，并響應(yīng)于接收該系列地址值，輸出一系列抽頭地址，每個地址值具有一個與其相關(guān)的抽頭地址；延遲線，被構(gòu)造成接收參考時鐘信號并由此產(chǎn)生多個相移時鐘信號，每個相移時鐘信號在第一頻率上振蕩，并相對于參考時鐘信號和相對于其它相移時鐘信號在相位上偏移；選擇電路，被構(gòu)造成接收該系列抽頭地址和多個相移時鐘信號，并響應(yīng)于接收該系列抽頭地址，輸出一系列相移時鐘信號，每個抽頭地址具有與其相關(guān)的相移時鐘信號；和采樣電路，被構(gòu)造成接收該系列相移時鐘信號，并響應(yīng)于此，按照采樣電路接收相移時鐘信號的時間順序輸出該系列相移時鐘信號的樣本，每個樣本包括一個相移時鐘信號的至少一部分，該系列相移時鐘信號的樣本形成第二頻率上的輸出時鐘信號。
4.如權(quán)利要求3所述的頻率合成器，其中每個地址值對應(yīng)于選擇電路輸出的理想相移時鐘信號，每個理想相移時鐘信號具有相對于參考時鐘信號的理想相移；并且LUT包括每個地址值到相應(yīng)抽頭地址的映射，這導(dǎo)致選擇電路輸出相移時鐘信號，該相移時鐘信號具有對應(yīng)于期望相移時鐘信號的理想相移的相移，其中期望相移時鐘信號對應(yīng)于該地址值。
5.如權(quán)利要求4所述的頻率合成器，其中選擇電路是復(fù)用器。
6.如權(quán)利要求3所述的頻率合成器，其中延遲線具有串聯(lián)的多個延遲部件；每個延遲部件具有連接到選擇電路的輸入的輸出抽頭；并且每個延遲部件延遲通過其中的參考時鐘信號的傳播，并在其輸出抽頭上輸出相應(yīng)的相移時鐘信號。
7.如權(quán)利要求3所述的頻率合成器，其中兩個或更多個地址值具有相同的與其相關(guān)的抽頭地址。
8.如權(quán)利要求4所述的頻率合成器，進一步包括校準(zhǔn)電路，用于產(chǎn)生每個地址值和一個抽頭地址之間的映射，并且用于在LUT中存儲映射。
9.如權(quán)利要求8所述的頻率合成器，其中校準(zhǔn)電路包括校準(zhǔn)處理器，用于提供每個抽頭地址到獨立于LUT的選擇電路；校準(zhǔn)相位檢測器，被構(gòu)造成接收選擇電路輸出的每個相移時鐘信號，并針對因此接收的每個相移時鐘信號產(chǎn)生有關(guān)參考時鐘信號和相移時鐘信號之間的相位差的相位差信號；低通濾波器，用于低通濾波相位差信號；和模數(shù)轉(zhuǎn)換器，用于將低通濾波的相位差信號轉(zhuǎn)換成相位差值以便校準(zhǔn)處理器處理。
10.如權(quán)利要求9所述的頻率合成器，其中校準(zhǔn)處理器針對每個地址值存儲一個理想相位差值，該理想相位差值對應(yīng)于參考時鐘信號和對應(yīng)于地址值的理想相移時鐘信號之間的相位差；針對每個抽頭地址存儲相應(yīng)的相位差值；根據(jù)相應(yīng)理想相位差值和相位差值之間的差的函數(shù)，將每個地址值映射到一個抽頭地址；并且使每個抽頭地址被存儲在LUT中，使得響應(yīng)于接收一個地址值，LUT輸出抽頭地址到選擇電路，該抽頭地址使選擇電路輸出一個相移時鐘信號，該相移時鐘信號具有等于或最接近于所述一個地址值的理想相移的相移。
11.一種根據(jù)在第一頻率上振蕩的輸入時鐘信號合成在第二頻率上振蕩的輸出時鐘信號的方法，該方法包括步驟(a)將輸入時鐘信號轉(zhuǎn)換為多個相移時鐘信號，其中每個相移時鐘信號在第一頻率上振蕩，并具有相對于輸入時鐘信號和其他相移時鐘信號的相移；(b)將每個相移時鐘信號映射到一個抽頭地址；(c)將輸入時鐘信號轉(zhuǎn)換為一系列地址值，其中每個地址值與輸入時鐘信號的理想相移相關(guān)；(d)將該系列地址值映射到一系列抽頭地址，其中根據(jù)相應(yīng)理想相移和相移之間的差的函數(shù)，將每個地址值映射到其相應(yīng)的抽頭地址；(e)輸出對應(yīng)于該系列抽頭地址的一系列相移時鐘信號；(f)按照其在步驟(e)中被輸出的順序，采樣每個相移時鐘信號的至少一部分；和(g)輸出系列相移時鐘信號的采樣部分，以形成在第二頻率上振蕩的輸出時鐘信號。
12.如權(quán)利要求11所述的方法，其中步驟(d)包括步驟針對每個地址值存儲與其相關(guān)的理想相移值；針對每個抽頭地址確定與其相關(guān)的相移；和分別將每個地址值映射到一個最小化理想相移和相移之間的差的抽頭地址。
13.一種用于合成具有期望頻率的振蕩器信號的裝置，該裝置包括產(chǎn)生在固定頻率上振蕩的時鐘信號的時鐘；接收時鐘信號并由此產(chǎn)生多個在固定頻率上振蕩的相移時鐘信號的延遲線，其中每個相移時鐘信號相對時鐘信號和相對其它相移時鐘信號在相位上有偏移；查找表(LUT)，被構(gòu)造成接收有關(guān)在固定頻率上振蕩的理想相移時鐘信號的地址值，并輸出對應(yīng)于地址值的抽頭地址；選擇電路，接收多個相移時鐘信號和抽頭地址，并響應(yīng)于接收抽頭地址，輸出一個相移時鐘信號；和采樣電路，被構(gòu)造成采樣選擇電路輸出的一個相移時鐘信號的至少一部分，并輸出一個相移時鐘信號的采樣部分以形成具有期望頻率的振蕩信號的至少一部分。
14.如權(quán)利要求13所述的裝置，其中響應(yīng)于接收一系列地址值，LUT輸出相應(yīng)的一系列抽頭地址；響應(yīng)于接收該系列抽頭地址，選擇電路輸出相應(yīng)的一系列相移時鐘信號；和響應(yīng)于接收該系列相移時鐘信號，采樣電路采樣每個相移時鐘信號的一部分，并輸出相移時鐘信號的采樣部分以形成具有期望頻率的振蕩器信號。
15.如權(quán)利要求14所述的裝置，進一步包括校準(zhǔn)電路，用于產(chǎn)生多個地址值的每個和多個抽頭地址的一個之間的映射，并且用于在LUT中存儲映射。
16.如權(quán)利要求15所述的裝置，其中校準(zhǔn)電路包括校準(zhǔn)處理器，用于提供多個抽頭地址到選擇電路；校準(zhǔn)相位檢測器，被構(gòu)造成接收時鐘信號和選擇電路輸出的每個相移時鐘信號，并針對因此接收的每個相移時鐘信號產(chǎn)生有關(guān)時鐘信號和相移時鐘信號之間的相位差的相位差信號；低通濾波器，用于低通濾波相位差信號；和模數(shù)轉(zhuǎn)換器，用于將低通濾波的相位差信號轉(zhuǎn)換成相位差值以便校準(zhǔn)處理器處理。
17.如權(quán)利要求16所述的頻率合成器，其中校準(zhǔn)處理器針對每個地址值存儲一個理想相位差值，該理想相位差值對應(yīng)于時鐘信號和對應(yīng)于地址值的理想相移時鐘信號之間的相位差；針對每個抽頭地址存儲相應(yīng)的相位差值；根據(jù)相應(yīng)理想相位差值和相位差值之間的差的函數(shù)，將每個地址值映射到一個抽頭地址；并且使每個抽頭地址被存儲在LUT中，使得響應(yīng)于接收一個地址值，LUT輸出抽頭地址到選擇電路，該抽頭地址使選擇電路輸出一個相移時鐘信號，該相移時鐘信號的相移最接近于對應(yīng)于所述一個地址值的理想相移時鐘信號的理想相移。
18.如權(quán)利要求17所述的頻率合成器，其中校準(zhǔn)處理器只存儲每個理想相位差值的小數(shù)部分和每個相位差值的小數(shù)部分；并且根據(jù)相應(yīng)理想相位差值的小數(shù)部分和相位差值的小數(shù)部分之間的差的函數(shù)，校準(zhǔn)處理器將每個地址值映射到一個抽頭地址。
19.如權(quán)利要求18所述的頻率合成器，其中分別通過將一個地址值映射到一個抽頭地址從而被相關(guān)在一起的理想相移時鐘信號和相移時鐘之間的相移大于時鐘信號的一個周期。
20.如權(quán)利要求17所述的頻率合成器，其中延遲線包括串聯(lián)的多個延遲部件；每個延遲部件具有連接到選擇電路的輸出抽頭；并且每個延遲部件延遲通過其中的參考時鐘信號的傳播，并在其對應(yīng)輸出抽頭上輸出一個相應(yīng)的相移時鐘信號。
21.如權(quán)利要求20所述的頻率合成器，其中每個抽頭地址對應(yīng)于延遲線的一個輸出抽頭；并且響應(yīng)于接收每個抽頭地址，選擇電路將對應(yīng)于抽頭地址的延遲部件的輸出抽頭連接到其輸出。
22.如權(quán)利要求14所述的頻率合成器，進一步包括另一個延遲線，從選擇電路接收該系列相移時鐘信號，并根據(jù)一個相移時鐘信號產(chǎn)生其它多個相移時鐘信號；另一個LUT，接收有關(guān)另一個理想相移時鐘信號的另一個地址值，并輸出與其它地址值相關(guān)的另一個抽頭地址；和另一個選擇電路，接收其它多個相移時鐘信號和其它抽頭地址，并響應(yīng)于接收其它抽頭地址，將其它多個相移時鐘信號中的一個輸出到采樣電路。
全文摘要
一種數(shù)字頻率合成器包括一個產(chǎn)生在固定頻率上振蕩的時鐘信號的時鐘和一個接收時鐘信號和由此產(chǎn)生多個在固定頻率上振蕩的相移時鐘信號的延遲線。每個相移時鐘信號相對于時鐘信號和相對于其他相移時鐘信號在相位上移位。一個查找表接收有關(guān)在固定頻率上振蕩的理想相移時鐘信號的地址值，并輸出有關(guān)地址值的抽頭地址。一個選擇電路接收多個相移時鐘信號和抽頭地址，并響應(yīng)它們來輸出相移時鐘信號的一個。一個采樣電路采樣選擇電路輸出的一個相移時鐘信號的至少一部分，并輸出采樣部分以形成具有期望頻率的振蕩信號的至少一部分。
文檔編號H03L7/08GK1491505SQ02804732
公開日2004年4月21日 申請日期2002年2月5日 優(yōu)先權(quán)日2001年2月9日
發(fā)明者戴維·E·伯庫曼, 戴維 E 伯庫曼 申請人:摩托羅拉公司