專利名稱：具有可控轉(zhuǎn)換速率的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明針對(duì)集成電路，更具體而言，針對(duì)驅(qū)動(dòng)輸出信號(hào)的輸出或接口電路，其中轉(zhuǎn)換速率必須被控制以滿足用戶或工業(yè)規(guī)格。
背景描述有許多類型的輸出電路。一種類型的輸出電路，即驅(qū)動(dòng)電路，或通常被稱為驅(qū)動(dòng)器，被用于各種應(yīng)用。典型地，驅(qū)動(dòng)器用作以很低的電平來操縱信號(hào)的邏輯電路或其它電路與需要高信號(hào)電平或大電流電平的電路或負(fù)載之間的接口。例如，驅(qū)動(dòng)器作為存儲(chǔ)器裝置的內(nèi)部構(gòu)件和外部電路——微處理器等之間的接口見于各種類型的存儲(chǔ)器裝置中。在這樣的環(huán)境中，驅(qū)動(dòng)器典型地被用于將數(shù)據(jù)緩沖(data pad)驅(qū)動(dòng)到第一電壓以表示邏輯電平1和第二電壓以表示邏輯電平0。典型地，驅(qū)動(dòng)器必須有充足的電流源以使在數(shù)據(jù)塊處可用的信號(hào)能沿總線行進(jìn)相當(dāng)?shù)拈L(zhǎng)度或被其它類型的負(fù)載所感測(cè)。
典型地，現(xiàn)有技術(shù)驅(qū)動(dòng)電路利用一對(duì)輸出驅(qū)動(dòng)晶體管，其被設(shè)計(jì)成以互補(bǔ)方式操作。例如，數(shù)據(jù)緩沖可通過n型晶體管連接到第一電壓，并且通過p型晶體管連接到第二電壓。當(dāng)晶體管中的一個(gè)為開時(shí)，另一個(gè)為關(guān)。在現(xiàn)代電路中，兩個(gè)晶體管都可以是關(guān)斷以使數(shù)據(jù)緩沖接收信號(hào)。
當(dāng)設(shè)計(jì)驅(qū)動(dòng)器時(shí)，有必要確保晶體管盡快關(guān)斷以避免兩個(gè)晶體管都開的情況。如果兩個(gè)晶體管同時(shí)開，則功率將被通過兩個(gè)晶體管流到接地或負(fù)電壓源的電流浪費(fèi)掉。這樣的電流被稱為撬棍電流(crowbarcurrent)。還有，由于高操作速度，晶體管有必要迅速改變狀態(tài)。
輸出晶體管、放大器的輸出或者電路的輸出遵循輸入信號(hào)狀態(tài)的變化的速率被稱為轉(zhuǎn)換速率。如

圖1中所示，如果階躍脈沖被輸入到例如放大器，則輸出應(yīng)理想地為如圖1中虛線所示的階躍脈沖。然而，存在與輸出信號(hào)相關(guān)的某種有限上升時(shí)間，并且該上升時(shí)間或響應(yīng)速率被稱為轉(zhuǎn)換速率。轉(zhuǎn)換速率是線的斜率并且由此由對(duì)時(shí)間的電壓來表示。
另一個(gè)現(xiàn)象的發(fā)生阻止了輸出信號(hào)成為理想的階躍脈沖，其是作為輸出信號(hào)超過終止電壓值的結(jié)果而發(fā)生的。在超過終止電壓值之后，輸出信號(hào)按指數(shù)規(guī)律或者通過某種阻尼振蕩來接近終止電壓。穩(wěn)定時(shí)間被定義為所應(yīng)用的階躍函數(shù)的邊緣與電路輸出穩(wěn)定到目標(biāo)電壓值的某個(gè)指定百分比內(nèi)的點(diǎn)之間的時(shí)間。轉(zhuǎn)換速率和穩(wěn)定時(shí)間為電路設(shè)計(jì)者提供了沖突的設(shè)計(jì)標(biāo)準(zhǔn)。例如，快的轉(zhuǎn)換速率實(shí)際上可增加穩(wěn)定時(shí)間，這是因?yàn)榭斓霓D(zhuǎn)換速率可導(dǎo)致基本上超過所需的終止電壓值。因此，在轉(zhuǎn)換速率和穩(wěn)定時(shí)間之間常常有一個(gè)折中。在許多應(yīng)用中，工業(yè)或個(gè)人用戶將設(shè)置轉(zhuǎn)換速率、穩(wěn)定時(shí)間以及其它參數(shù)的值。
名為Bias Circuit for Switched Capacitor Application(‘191專利)的U.S.專利No.5,838,191說明了一個(gè)電路的實(shí)例，該電路通過維持CMOS運(yùn)算放大器的恒定穩(wěn)定時(shí)間來補(bǔ)償溫度和過程變化。自適應(yīng)偏置電路允許轉(zhuǎn)換速率和增益帶寬積之間的動(dòng)態(tài)折中，其允許運(yùn)算放大器的輸出穩(wěn)定在某個(gè)預(yù)定精度內(nèi)?！?91專利公開了提供相同電流給具有不同有效電流密度的一對(duì)晶體管的電流源。電阻器被耦合于該對(duì)晶體管之間，而恒定偏置電流從電阻器的一端被輸出。以這種方式，電阻器上的電壓差有效地指示相對(duì)于溫度和過程變化的該對(duì)晶體管的跨導(dǎo)的變化。
名為CMOS Buffer with Controlled Slew Rate的U.S.專利No.5,619,147和名為CMOS Buffer with Controlled Slew Rate的U.S.專利No.5,877,643公開了用于CMOS緩沖器電路的方法和設(shè)備，該電路具有輸出處的受控轉(zhuǎn)換速率而不使用附加的備用電源來實(shí)現(xiàn)該轉(zhuǎn)換速率。來自輸出的反饋通路被耦合于包含差動(dòng)對(duì)(differentialpair)的晶體管。所述晶體管被進(jìn)一步耦合于電容。電容的充電速率和晶體管的尺寸選擇與反饋通路一起被使用以控制高-到-低和低-到-高的輸出躍變速率。
U.S.專利No.6,163,169名為CMOS Tri-State Control Circuitfor a Bidirectional I/O with Slew Rate Control(‘169專利)?！?69專利公開了使用NFET裝置拉起輸出節(jié)點(diǎn)的數(shù)字電路。該數(shù)字電路是CMOS預(yù)驅(qū)動(dòng)器的一部分，該預(yù)驅(qū)動(dòng)器具有用于三態(tài)模式的出現(xiàn)的和用于數(shù)據(jù)模式運(yùn)算的平衡延遲。
U.S.專利No.6,172,522名為Slew Rate Controlled Pre-driverCircuit(‘522專利)。在‘522專利中，數(shù)字CMOS預(yù)驅(qū)動(dòng)器電路用閾值區(qū)域中精確控制的上升和下降時(shí)間將輸出節(jié)點(diǎn)拉起和拉下。電阻器單獨(dú)設(shè)置上升和下降的轉(zhuǎn)換速率，而附加的CMOS裝置最初對(duì)輸出節(jié)點(diǎn)充電和放電。附加的裝置在輸出到達(dá)閾值區(qū)域之前被關(guān)斷。
U.S.專利No.5,296,766名為CMOS Circuit with Crow barLimiting Function(‘766專利)。‘766專利公開了一種CMOS放大器電路，其中在一個(gè)晶體管被接通而另一個(gè)晶體管被關(guān)斷的躍變狀態(tài)期間撬棍電流被限制。
盡管已經(jīng)有針對(duì)這個(gè)問題的一些電路，還是存在對(duì)一種輸出或接口電路的需要，該電路具有可調(diào)的轉(zhuǎn)換速率，同時(shí)最小化或消除撬棍電流，并且以最小零件計(jì)數(shù)被實(shí)施。
發(fā)明概述本發(fā)明針對(duì)一種電路，其響應(yīng)于其輸入處的輸入信號(hào)而產(chǎn)生其輸出處的輸出信號(hào)。該電路可被實(shí)施于例如驅(qū)動(dòng)器電路中。在一個(gè)實(shí)施例中，本發(fā)明包括將輸出連接到第一電壓源的第一開關(guān)和將輸出連接到第二電壓源的第二開關(guān)。第一控制開關(guān)被提供以響應(yīng)于輸入信號(hào)的邏輯電平而關(guān)斷第一開關(guān)，而第二控制開關(guān)被提供以響應(yīng)于輸入信號(hào)的邏輯電平而關(guān)斷第二開關(guān)。積分器響應(yīng)于輸入信號(hào)以根據(jù)輸入信號(hào)的邏輯電平來接通第一和第二開關(guān)之一。
本發(fā)明亦針對(duì)一種操作以下類型的輸出電路的方法，該輸出電路具有第一和第二開關(guān)，其響應(yīng)于輸入信號(hào)的邏輯電平而將第一和第二電壓源分別連接到輸出。該方法包括步驟響應(yīng)于輸入信號(hào)邏輯電平的變化而關(guān)斷開著的第一和第二開關(guān)的一個(gè)；積分輸入信號(hào)；以及響應(yīng)于經(jīng)積分的輸入信號(hào)而接通先前關(guān)著的第一和第二開關(guān)的一個(gè)。
當(dāng)被實(shí)施于CMOS電路中時(shí)，本發(fā)明提供了具有最小部件計(jì)數(shù)的簡(jiǎn)單電路，同時(shí)還提供了轉(zhuǎn)換速率控制。通過確保將輸出連接到電壓源的晶體管被迅速關(guān)斷，并且比它們被關(guān)斷時(shí)緩慢地被接通，撬棍電流被減小或消失。
本發(fā)明的其它實(shí)施例預(yù)期使積分器包括可變或可編程的電流源，其被用于向包括積分器的部分的電容器充電。以這種方式，對(duì)轉(zhuǎn)換速率更多的控制被提供。當(dāng)本發(fā)明結(jié)合存儲(chǔ)器裝置而被實(shí)施時(shí)，各種晶體管和電容器可與包括存儲(chǔ)器裝置的部件一起被制造。從以下出現(xiàn)的優(yōu)選實(shí)施例詳述來看，那些和其它優(yōu)點(diǎn)和益處將是顯然的。
附圖簡(jiǎn)述為使本發(fā)明容易被理解且容易被實(shí)施，為了說明而不是限制的目的，現(xiàn)在將結(jié)合下圖來描述本發(fā)明。
圖1是說明輸出電路的轉(zhuǎn)換速率、過沖和穩(wěn)定時(shí)間的圖。
圖2是存儲(chǔ)器電路的方塊圖，在其中可使用依照本發(fā)明的教導(dǎo)而構(gòu)建的驅(qū)動(dòng)器。
圖3是圖2的驅(qū)動(dòng)器的電氣示意圖。
圖4是依照本發(fā)明的教導(dǎo)而構(gòu)建的驅(qū)動(dòng)器的另一個(gè)實(shí)施例的電氣示意圖；以及圖5是結(jié)合圖1的存儲(chǔ)器裝置的系統(tǒng)的方塊圖。
優(yōu)選實(shí)施例詳述圖2說明存儲(chǔ)器裝置10，在其中可使用本發(fā)明的輸出電路。讀者應(yīng)認(rèn)識(shí)到，本發(fā)明的輸出電路可被用在許多裝置中而不單是圖2中說明的存儲(chǔ)器裝置10。因此，為了說明的目的而提供圖2中說明的存儲(chǔ)器裝置10，從而提供本發(fā)明可被利用的具體實(shí)例。讀者同樣應(yīng)該認(rèn)識(shí)到，圖2中說明的存儲(chǔ)器裝置10已被大大地簡(jiǎn)化。本領(lǐng)域中的一般技術(shù)人員將認(rèn)識(shí)到，為生產(chǎn)可操作的存儲(chǔ)器部件10，許多其它的部件是有必要的。然而，由于這樣的其它部件對(duì)本發(fā)明的理解不起什么作用，為清楚起見，這樣的部件已被除去。
在圖2的存儲(chǔ)器裝置10中，多個(gè)單獨(dú)的存儲(chǔ)器單元被安排在陣列中，該陣列被分為第一陣列象限12和第二陣列象限14。陣列象限12由陣列I/O塊16來服務(wù)，而陣列象限14由陣列I/O塊18來服務(wù)。陣列I/O塊16和18將從存儲(chǔ)器陣列讀出的數(shù)據(jù)置于數(shù)據(jù)讀出路徑20上。數(shù)據(jù)讀出路徑20的第一元件是數(shù)據(jù)讀出復(fù)用器(mux)22。響應(yīng)于由數(shù)據(jù)讀出復(fù)用器控制電路26產(chǎn)生的控制信號(hào)，數(shù)據(jù)讀出復(fù)用器22確定要被輸入到輸出數(shù)據(jù)緩沖器24的數(shù)據(jù)。響應(yīng)于數(shù)據(jù)輸出控制電路30，數(shù)據(jù)輸出緩沖器24輸出數(shù)據(jù)到數(shù)據(jù)緩沖驅(qū)動(dòng)器28。數(shù)據(jù)緩沖驅(qū)動(dòng)器28將數(shù)據(jù)緩沖DQ1驅(qū)動(dòng)到第一或第二電壓，例如Vccq或Vssq，以分別表示緩沖DQ1上的邏輯電平“1”或邏輯電平“0”。讀者將認(rèn)識(shí)到，典型的存儲(chǔ)器裝置10將具有為數(shù)據(jù)緩沖DQ1到DQn服務(wù)的多個(gè)數(shù)據(jù)緩沖驅(qū)動(dòng)器28。數(shù)據(jù)緩沖驅(qū)動(dòng)器28形成本發(fā)明的重要部分，并且結(jié)合圖3在以下被更詳細(xì)地描述。
在完成了圖2中說明的存儲(chǔ)器裝置10的描述之后，寫入數(shù)據(jù)路徑32被提供。寫入數(shù)據(jù)路徑32包括數(shù)據(jù)輸入緩沖器34，其在數(shù)據(jù)輸入緩沖器使能控制電路36的控制下。來自數(shù)據(jù)輸入緩沖器34的數(shù)據(jù)被輸入到數(shù)據(jù)寫入復(fù)用器38，其在數(shù)據(jù)寫入復(fù)用器控制電路40的控制下。根據(jù)存儲(chǔ)器裝置10接收的地址信息，數(shù)據(jù)從數(shù)據(jù)寫入復(fù)用器38中被輸入到陣列I/O塊16、18，并且最終分別被寫入到陣列象限12、14中。讀出/寫入控制器電路41響應(yīng)于控制信號(hào)，如，例如RAS、CAS、WE和OE，以產(chǎn)生數(shù)據(jù)讀出復(fù)用器控制26、數(shù)據(jù)輸出控制30、數(shù)據(jù)輸入緩沖器使能控制36和數(shù)據(jù)寫入復(fù)用器控制40的適當(dāng)操作所需的各種信號(hào)。陣列I/O塊16、18與數(shù)據(jù)讀出路徑20、寫入數(shù)據(jù)路徑32和讀出/寫入控制41一起包括用于在陣列象限12、14和數(shù)據(jù)緩沖DQ1-DQn之間移動(dòng)信息的外圍電路。
在圖3中，依照本發(fā)明的教導(dǎo)而構(gòu)建的輸出電路44被說明。輸出電路44可執(zhí)行圖2中說明的數(shù)據(jù)緩沖驅(qū)動(dòng)器28的功能。在圖3中，電路44具有輸入引腳46和輸入/輸出緩沖48。輸出緩沖48通過第一開關(guān)50連接到第一電壓源52。第一開關(guān)50可采用p型晶體管的形式。緩沖48亦通過第二開關(guān)54連接到第二電壓源56，其在此情況下是接地。第二開關(guān)54可采用n型晶體管的形式。第一電壓源52和第二電壓源56典型地分別表示第一和第二邏輯電平。
反相器58響應(yīng)于輸入引腳46。反相器58通過電阻器60和電容器62的串聯(lián)組合連接到輸出緩沖48。反相器58、電阻器60和電容器62形成積分器，其對(duì)輸入引腳46處可用的輸入信號(hào)進(jìn)行積分。
電路44亦包括第一控制開關(guān)64，其可由p型晶體管來實(shí)施。晶體管64具有被連接到晶體管50的控制端的漏端、被連接到電壓源52的源端和被連接到輸入引腳46的控制端。第二控制開關(guān)66被提供，其可由n型晶體管來實(shí)施。晶體管66具有被連接到晶體管54的控制端的漏端、被連接到接地的源端和被連接到輸入引腳46的控制端。此外，晶體管54的控制端通過電流宿(current sink)69連接于接地，而晶體管50的控制終通過電流宿(current sink)70連接到第一電壓源52。如以下將較完整描述的，第一控制開關(guān)64響應(yīng)于輸入信號(hào)以關(guān)斷第一開關(guān)50，而第二控制開關(guān)66響應(yīng)于輸入信號(hào)以關(guān)斷第二開關(guān)54。
完成了圖3的描述，可采用p型晶體管的形式的源跟蹤器72具有被連接于晶體管50的控制端的漏端、被連接于緩沖48的源端和被連接于電阻器60和電容器62之間的結(jié)點(diǎn)的控制端。可采用n型晶體管形式的源跟蹤器74具有被連接于晶體管54的控制端的源端、被連接于緩沖48的漏端和連接于電阻器60和電容器62之間的結(jié)的控制端。如以下較完整討論的，源跟蹤器72和74分別被用于將晶體管50和54接通。
在此公開的電路44在簡(jiǎn)單RC積分器電路的基礎(chǔ)上工作。通過消除基于傳統(tǒng)運(yùn)算放大器的積分器并取而代之以反相器，CMOS對(duì)的部件計(jì)數(shù)被大大減少。對(duì)于CMOS I/O電路，線性(并且因此對(duì)高增益運(yùn)算放大器的需要)不是必需的。然而，在需要大強(qiáng)度驅(qū)動(dòng)時(shí)，輸出裝置需要被控制以防止撬棍電流(crowbar current)。
如果我們假設(shè)低到高躍變?cè)谳斎胍_46處被接收，則晶體管66轉(zhuǎn)換為導(dǎo)通，從而對(duì)晶體管54的控制端放電并且由此禁止通過晶體管50、54的輸出對(duì)的任何撬棍電流。此外，反相器58的輸出使?fàn)顟B(tài)從高變成低，從而開始通過電阻器60對(duì)節(jié)點(diǎn)2放電。隨著節(jié)點(diǎn)2的電勢(shì)降低，晶體管72開始導(dǎo)通并對(duì)晶體管50的柵放電。晶體管50的柵到達(dá)一個(gè)點(diǎn)，此時(shí)晶體管50開始導(dǎo)通，由此將第一電壓源52連接到緩沖48。緩沖48采用這樣的電壓電勢(shì)，其等于第一電壓源52的電壓電勢(shì)減去晶體管50上的電壓降。這提高了電容器62的板之一的電勢(shì)，由此提供負(fù)反饋給節(jié)點(diǎn)2。因此，輸出48處的最大轉(zhuǎn)換速率成為電阻器60和電容器62的乘積。通過控制那些部件的值，轉(zhuǎn)換速率可被控制。
電路44的操作可被總結(jié)如下響應(yīng)于輸入信號(hào)邏輯電平的變化而關(guān)斷第一開關(guān)50和第二開關(guān)54之一，不管哪個(gè)是接通的；積分輸入信號(hào)；并且響應(yīng)于經(jīng)積分的輸入信號(hào)而接通第一開關(guān)50和第二開關(guān)54之一，不管哪個(gè)事先是關(guān)斷的。
通過用輸入信號(hào)來控制關(guān)斷時(shí)間并用經(jīng)積分的輸入信號(hào)來控制接通時(shí)間，關(guān)斷時(shí)間比接通時(shí)間突然并且發(fā)生得比接通時(shí)間快。通過確保在接通下一個(gè)晶體管之前關(guān)斷了接通的晶體管，撬棍電流被最小化或被消除。
本發(fā)明的可替換實(shí)施例在圖4中被說明。在適當(dāng)?shù)牡胤?，與圖3中相同的參考數(shù)字被用于圖4。除了給用戶提供了對(duì)轉(zhuǎn)換速率的附加控制以外，圖4的實(shí)施例基本上與圖3的實(shí)施例相同。除了反相器58和電阻器60被替換成從buf1到bufn的一系列緩沖器以外，圖4中說明的輸出電路76基本上與圖3中說明的電路44相同。緩沖器buf1到bufn表示根據(jù)被使能的緩沖器的個(gè)數(shù)來提供可變驅(qū)動(dòng)給節(jié)點(diǎn)2的電路。反饋/控制回路可被構(gòu)建成控制使能信號(hào)線以給出輸出處的預(yù)定且可控的轉(zhuǎn)換速率?？商鎿Q的是，緩沖器buf1到bufn可被替換成具有可變驅(qū)動(dòng)能力的模擬電路。本領(lǐng)域中的普通技術(shù)人員應(yīng)認(rèn)識(shí)到，這樣的模擬裝置等效于在圖4中說明的可編程裝置。
本發(fā)明提供了具有最小部件計(jì)數(shù)的簡(jiǎn)單電路，其使轉(zhuǎn)換速率能以特別適合于CMOS電路的方式被控制。如所討論的，操作的序列是使撬棍電流被減小或消除。此外，圖4的實(shí)施例使轉(zhuǎn)換速率能被編程以使其滿足工業(yè)或用戶規(guī)格。
圖5是諸如計(jì)算機(jī)系統(tǒng)的電子系統(tǒng)140的方塊圖，其結(jié)合了可包括本發(fā)明電路的類型的存儲(chǔ)器裝置142。系統(tǒng)140包括計(jì)算機(jī)電路144，其用于實(shí)施計(jì)算功能，如執(zhí)行軟件以實(shí)施所需的計(jì)算和任務(wù)。電路144典型地包括處理器146和被耦合于處理器146的存儲(chǔ)器裝置142。諸如鍵盤或鼠標(biāo)的一個(gè)或多個(gè)輸入裝置148被耦合于計(jì)算機(jī)電路144，并且允許操作者(未示出)向其手動(dòng)輸入數(shù)據(jù)。一個(gè)或多個(gè)輸出裝置150被耦合于計(jì)算機(jī)電路144以向操作者提供計(jì)算機(jī)電路144生成的數(shù)據(jù)。這樣的輸出裝置150的實(shí)例包括打印機(jī)和視頻顯示單元。一個(gè)或多個(gè)數(shù)據(jù)存儲(chǔ)裝置152被耦合于計(jì)算機(jī)電路144以在外部存儲(chǔ)介質(zhì)(未示出)上存儲(chǔ)數(shù)據(jù)或從其檢索數(shù)據(jù)。存儲(chǔ)裝置152和對(duì)應(yīng)的存儲(chǔ)介質(zhì)的實(shí)例包括接受硬盤和軟盤的驅(qū)動(dòng)、磁帶盒和光盤只讀存儲(chǔ)器(CD-ROM)。典型地，計(jì)算機(jī)電路144包括地址、數(shù)據(jù)、命令總線和時(shí)鐘線，其被分別耦合于存儲(chǔ)器裝置142的地址、數(shù)據(jù)、命令總線和時(shí)鐘線。
盡管已結(jié)合本發(fā)明的示例性實(shí)施例而描述了本發(fā)明，本領(lǐng)域的普通技術(shù)人員應(yīng)認(rèn)識(shí)到，許多修改和變化是可能的。這樣的修改和變化旨在處于本發(fā)明的范圍內(nèi)，該范圍僅由以下的權(quán)利要求來限制。
權(quán)利要求
1.一種電路，其響應(yīng)于其輸入處的輸入信號(hào)而產(chǎn)生其輸出處的輸出信號(hào)，包括第一開關(guān)，用于將輸出連接到第一電壓源；第二開關(guān)，用于將輸出連接到第二電壓源；積分器，其響應(yīng)于輸入信號(hào)，用于接通所述第一和第二開關(guān)；第一控制開關(guān)，其響應(yīng)于輸入信號(hào)，用于關(guān)斷第一開關(guān)；以及第二控制開關(guān)，其響應(yīng)于輸入信號(hào)，用于關(guān)斷第二開關(guān)。
2.權(quán)利要求1的電路，其中所述積分器包括響應(yīng)于輸入信號(hào)的反相器，以及被串聯(lián)連接于所述反相器和輸出之間的電阻器和電容器。
3.權(quán)利要求1的電路，其中所述積分器包括被串聯(lián)連接于輸入和輸出之間的可變驅(qū)動(dòng)電路和電容器。
4.權(quán)利要求2或3的電路，其中所述第一開關(guān)是n型晶體管和p型晶體管之一，并且其中所述第二開關(guān)是n型晶體管和p型晶體管之一，所述電路另外包括源跟蹤器，其包括一個(gè)晶體管，具有被連接于所述第一開關(guān)的控制端的一端、被連接于所述輸出的第二端以及被連接于所述電容器的控制端；所述電路另外包括第二源跟蹤器，其包括一個(gè)晶體管，具有被連接于所述第二開關(guān)的控制端的一端、被連接于所述輸出的第二端以及被連接于所述電容器的控制端。
5.權(quán)利要求3的電路，其中所述可變驅(qū)動(dòng)電路包括具有可編程輸出電流的電路。
6.一種驅(qū)動(dòng)電路，包括輸入，用于接收至少具有第一和第二邏輯電平的輸入信號(hào)；輸出緩沖；第一開關(guān)，用于將所述輸出緩沖連接到表示第一邏輯電平的第一電壓源；第二開關(guān)，用于將所述輸出緩沖連接到表示第二邏輯電平的第二電壓源；積分器，其響應(yīng)于輸入信號(hào)的邏輯電平而接通所述第一和第二開關(guān)之一；以及第一和第二控制開關(guān)，其響應(yīng)于輸入信號(hào)的邏輯電平而分別關(guān)斷所述第一和第二開關(guān)之一。
7.權(quán)利要求6的驅(qū)動(dòng)電路，其中所述積分器包括響應(yīng)于輸入信號(hào)的反相器，以及被串聯(lián)連接于所述反相器和所述輸出緩沖之間的電阻器和電容器。
8.權(quán)利要求7的驅(qū)動(dòng)電路，其中所述積分器包括被串聯(lián)連接于所述輸入和所述輸出塊之間的可變驅(qū)動(dòng)電路和電容器。
9.權(quán)利要求7或8的驅(qū)動(dòng)電路，其中所述第一開關(guān)是n型晶體管和p型晶體管之一，并且其中所述第二開關(guān)是n型晶體管和p型晶體管之一，所述電路另外包括源跟蹤器，其包括一個(gè)晶體管，具有被連接于所述第一開關(guān)的控制端的一端、被連接于所述輸出緩沖的第二端以及被連接于所述電容器的控制端；所述電路另外包括第二源跟蹤器，其包括一個(gè)晶體管，具有被連接于所述第二開關(guān)的控制端的一端、被連接于所述輸出緩沖的第二端以及被連接于所述電容器的控制端。
10.權(quán)利要求8的驅(qū)動(dòng)電路，其中所述可變驅(qū)動(dòng)電路包括具有可編程輸出電流的電路。
11.一種存儲(chǔ)器裝置，包括存儲(chǔ)器單元的陣列；多個(gè)緩沖；以及用于在所述存儲(chǔ)器單元的陣列和所述多個(gè)數(shù)據(jù)緩沖之間移動(dòng)信息的電路，所述電路包括多個(gè)驅(qū)動(dòng)器，每個(gè)為一個(gè)所述數(shù)據(jù)緩沖服務(wù)，每個(gè)驅(qū)動(dòng)器包括輸入，用于接收至少具有第一和第二邏輯電平的輸入信號(hào)；第一開關(guān)，用于將所述輸出緩沖連接到表示第一邏輯電平的第一電壓源；第二開關(guān)，用于將所述輸出緩沖連接到表示第二邏輯電平的第二電壓源；積分器，其響應(yīng)于輸入信號(hào)的邏輯電平而接通所述第一和第二開關(guān)之一；以及第一和第二控制開關(guān)，其響應(yīng)于輸入信號(hào)的邏輯電平而分別關(guān)斷所述第一和第二開關(guān)之一。
12.權(quán)利要求11的存儲(chǔ)器裝置，其中所述積分器包括響應(yīng)于輸入信號(hào)的反相器，以及被串聯(lián)連接于所述反相器和所述輸出緩沖之間的電阻器和電容器。
13.權(quán)利要求11的存儲(chǔ)器裝置，其中所述積分器包括被串聯(lián)連接于所述輸入和所述輸出緩沖之間的可變驅(qū)動(dòng)電路和電容器。
14.權(quán)利要求12或13的存儲(chǔ)器裝置，其中所述第一開關(guān)是n型晶體管和p型晶體管之一，并且其中所述第二開關(guān)是n型晶體管和p型晶體管之一，所述驅(qū)動(dòng)器另外包括源跟蹤器，其包括一個(gè)晶體管，具有被連接于所述第一開關(guān)的控制端的一端、被連接于所述輸出緩沖的第二端以及被連接于所述電容器的控制端；所述驅(qū)動(dòng)器另外包括第二源跟蹤器，其包括一個(gè)晶體管，具有被連接于所述第二開關(guān)的控制端的一端、被連接于所述輸出緩沖的第二端以及被連接于所述電容器的控制端。
15.權(quán)利要求13的存儲(chǔ)器裝置，其中所述可變驅(qū)動(dòng)電路包括具有可編程輸出電流的電路。
16.一種系統(tǒng)，包括處理器；被連接于所述處理器的存儲(chǔ)器裝置，所述存儲(chǔ)器裝置包括存儲(chǔ)器單元的陣列；多個(gè)緩沖；以及用于在所述存儲(chǔ)器單元的陣列和所述多個(gè)數(shù)據(jù)緩沖之間移動(dòng)信息的電路，所述電路包括多個(gè)驅(qū)動(dòng)器，每個(gè)為一個(gè)所述數(shù)據(jù)緩沖服務(wù)，每個(gè)驅(qū)動(dòng)器包括輸入，用于接收至少具有第一和第二邏輯電平的輸入信號(hào)；第一開關(guān)，用于將所述輸出緩沖連接到表示第一邏輯電平的第一電壓源；第二開關(guān)，用于將所述輸出緩沖連接到表示第二邏輯電平的第二電壓源；積分器，其響應(yīng)于輸入信號(hào)的邏輯電平而接通所述第一和第二開關(guān)之一；以及第一和第二控制開關(guān)，其響應(yīng)于輸入信號(hào)的邏輯電平而分別關(guān)斷所述第一和第二開關(guān)之一。
17.權(quán)利要求16的系統(tǒng)，其中所述積分器包括響應(yīng)于輸入信號(hào)的反相器，以及被串聯(lián)連接于所述反相器和所述輸出緩沖之間的電阻器和電容器。
18.權(quán)利要求16的系統(tǒng)，其中所述積分器包括被串聯(lián)連接于所述輸入和所述輸出緩沖之間的可變驅(qū)動(dòng)電路和電容器。
19.權(quán)利要求17或18的系統(tǒng)，其中所述第一開關(guān)是n型晶體管和p型晶體管之一，并且其中所述第二開關(guān)是n型晶體管和p型晶體管之一，所述驅(qū)動(dòng)器另外包括源跟蹤器，其包括一個(gè)晶體管，具有被連接于所述第一開關(guān)的控制端的一端、被連接于所述輸出緩沖的第二端以及被連接于所述電容器的控制端；所述驅(qū)動(dòng)器另外包括第二源跟蹤器，其包括一個(gè)晶體管，具有被連接于所述第二開關(guān)的控制端的一端、被連接于所述輸出緩沖的第二端以及被連接于所述電容器的控制端。
20.權(quán)利要求18的系統(tǒng)，其中所述可變驅(qū)動(dòng)電路包括具有可編程輸出電流的電路。
21.一種操作以下類型的輸出電路的方法，該輸出電路具有第一和第二開關(guān)，其響應(yīng)于輸入信號(hào)的邏輯電平而將第一和第二電壓源分別連接到輸出，所述方法包括積分輸入信號(hào)；響應(yīng)于輸入信號(hào)而關(guān)斷第一和第二開關(guān)之一；以及響應(yīng)于經(jīng)積分的輸入信號(hào)而接通第一和第二開關(guān)之一。
22.權(quán)利要求21的方法，其中關(guān)斷第一和第二開關(guān)的步驟比接通第一和第二開關(guān)的步驟進(jìn)行的快。
23.權(quán)利要求21的方法，其中接通第一和第二開關(guān)之一的所述步驟是在第一和第二開關(guān)均為關(guān)斷的時(shí)候進(jìn)行的。
24.權(quán)利要求21的方法，其中積分輸入信號(hào)的所述步驟包括用可編程的電流對(duì)電容器充電的步驟。
25.權(quán)利要求21的方法，其中積分輸入信號(hào)的所述步驟包括用可變電流對(duì)電容器充電的步驟。
26.一種操作以下類型的輸出電路的方法，該輸出電路具有第一和第二開關(guān)，其響應(yīng)于輸入信號(hào)的邏輯電平而將第一和第二電壓源分別連接到輸出，所述方法包括響應(yīng)于輸入信號(hào)邏輯電平的變化而關(guān)斷接通的第一和第二開關(guān)的一個(gè)；積分輸入信號(hào)；以及響應(yīng)于經(jīng)積分的輸入信號(hào)而接通先前關(guān)斷的第一和第二開關(guān)的一個(gè)。
27.權(quán)利要求26的方法，其中關(guān)斷步驟比接通步驟進(jìn)行的快。
28.權(quán)利要求26的方法，其中所述接通步驟是在第一和第二開關(guān)均為關(guān)斷的時(shí)候進(jìn)行的。
29.權(quán)利要求26的方法，其中積分輸入信號(hào)的所述步驟包括用可編程的電流對(duì)電容器充電的步驟。
30.權(quán)利要求26的方法，其中積分輸入信號(hào)的所述步驟包括用可變電流對(duì)電容器充電的步驟。
全文摘要
在一個(gè)實(shí)施例中，一種響應(yīng)于其輸入處的輸入信號(hào)而產(chǎn)生其輸出處的輸出信號(hào)的電路包括將輸出連接到第一電壓源的第一開關(guān)和將輸出連接到第二電壓源的第二開關(guān)。第一控制開關(guān)被提供以響應(yīng)于輸入信號(hào)的邏輯電平而關(guān)斷第一開關(guān)，而第二控制開關(guān)被提供以響應(yīng)于輸入信號(hào)的邏輯電平而關(guān)斷第二開關(guān)。積分器響應(yīng)于輸入信號(hào)以根據(jù)輸入信號(hào)的邏輯電平來接通第一和第二開關(guān)之一。一種操作這種電路的方法亦被公開。
文檔編號(hào)H03K17/16GK1529937SQ02814309
公開日2004年9月15日 申請(qǐng)日期2002年5月14日 優(yōu)先權(quán)日2001年5月23日
發(fā)明者K·S·亨特, K S 亨特 申請(qǐng)人:微米技術(shù)有限公司