專利名稱：降低用于超高頻數(shù)字波形合成的數(shù)字—時(shí)域轉(zhuǎn)換器的輸出電容的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及數(shù)字波形合成。更具體地說，本發(fā)明涉及數(shù)字-時(shí)域轉(zhuǎn)換。
背景技術(shù)：
有許多因素影響數(shù)字電路的工作頻率。這些因素包括環(huán)境條件(例如，供應(yīng)電壓和溫度)和實(shí)現(xiàn)數(shù)字電路的器件的電氣特性。在這些因素中，寄生電容是可能會(huì)降低開關(guān)頻率的重要的因素。
在許多應(yīng)用中，根據(jù)預(yù)定的模式合成數(shù)字波形是有用的。人們期望能夠以盡可能高的頻率合成數(shù)字波形。數(shù)字-時(shí)域轉(zhuǎn)換器(DTC)是用于數(shù)字波形合成(DWS)的基本構(gòu)塊。DTC性能受到固有地出現(xiàn)在它的輸出節(jié)點(diǎn)的很大的寄生電容的限制。該寄生電容限制了可以利用DWS來合成的最高頻率。
因此，需要有效的技術(shù)來降低DTC中的輸出電容。


通過下面對(duì)本發(fā)明的詳細(xì)描述，本發(fā)明的特征和優(yōu)點(diǎn)將變得更明顯，其中圖1是示出了系統(tǒng)的視圖，在該系統(tǒng)中，可以實(shí)現(xiàn)本發(fā)明的一個(gè)實(shí)施例。
圖2是圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的示于圖1的信號(hào)波形的時(shí)序圖。
圖3是圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的示于圖1的模式輸入的波形的時(shí)序圖。
圖4是圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的示于圖1的數(shù)字-時(shí)域轉(zhuǎn)換器的視圖。
圖5A是圖示了在本發(fā)明的一個(gè)實(shí)施例中使用的在沒有放大器電路的DTC的等效電路的視圖。
圖5B是圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有放大器電路的DTC的等效電路的視圖。
具體實(shí)施例方式
本發(fā)明是在用于數(shù)字波形合成(DWS)的數(shù)字-時(shí)域轉(zhuǎn)換器(DTC)中降低輸出電容的技術(shù)。本發(fā)明包括在DTC的輸出端使用放大器電路。放大器電路包括具有增益和反饋電阻器的放大器。輸出電容被降低了近似等于放大器的增益的量。放大器可以由反相器來實(shí)現(xiàn)，并且反饋電阻器可以由一種傳輸門電路來實(shí)現(xiàn)，該傳輸門電路具有在ON狀態(tài)(開啟狀態(tài))連接的n器件和p器件。
在下面描述中，為了解釋，闡述了很多具體細(xì)節(jié)，以便于充分理解本發(fā)明。但是，沒有這些具體細(xì)節(jié)也可以實(shí)施本發(fā)明，這對(duì)于本領(lǐng)域的技術(shù)人員來說是很明顯的。在另外一些例子里，用方框圖示出了公知的電氣結(jié)構(gòu)和電路，以免模糊了本發(fā)明的主要內(nèi)容。
圖1是示出了系統(tǒng)100的視圖，在系統(tǒng)100中，可以實(shí)現(xiàn)本發(fā)明的一個(gè)實(shí)施例。系統(tǒng)100包括同步延遲線(SDL)110、數(shù)字-時(shí)域轉(zhuǎn)換器(DTC)120和模式數(shù)據(jù)單元130。
SDL 110接收時(shí)鐘信號(hào)并生成N抽頭信號(hào)(tap signal)或定時(shí)脈沖，以Tp/N的間隔錯(cuò)開，其中Tp是時(shí)鐘周期。應(yīng)該注意到，使用SDL 110只是生成抽頭信號(hào)以滿足DWS的定時(shí)要求的一種方法?？梢允褂锰峁╊愃频某轭^信號(hào)的任何其他方法。這些方法的例子包括延遲鎖定環(huán)(delayed-lock loop，DLL)和鎖相環(huán)(PLL)方法。DTC 120將SDL抽頭信號(hào)與模式輸入結(jié)合以合成每個(gè)Tp/N間隔1比特的輸出波形。模式數(shù)據(jù)單元130向DTC 120提供輸入模式。模式數(shù)據(jù)單元130包括模式寄存器132、模式移位器134和模式數(shù)據(jù)生成器136。
模式數(shù)據(jù)生成器136在每個(gè)時(shí)鐘周期為合成產(chǎn)生新的N比特模式數(shù)據(jù)。模式移位器134通過將模式數(shù)據(jù)移位與相移量成比例的幾個(gè)比特，從而向合成波形引入了相移。所引入的相移的分辨率是Tp/N。左移位對(duì)應(yīng)于負(fù)相移，右移位對(duì)應(yīng)于正相移。以K作為要移位的比特?cái)?shù)目。以α作為相移的量。則相移量由以下式子給出 模式寄存器132存儲(chǔ)了來自模式移位器134的被移位的模式數(shù)據(jù)。模式寄存器132以合適的建立和保持時(shí)間來更新提供給DTC 120的模式數(shù)據(jù)，以由來自SDL 110的抽頭信號(hào)采樣。要被合成的模式一般每個(gè)時(shí)鐘都會(huì)改變，或者被來自模式數(shù)據(jù)生成器136的新的模式數(shù)據(jù)替代，或者被模式移位器134移位，或者通過這兩種方式來改變。當(dāng)模式改變時(shí)，它在參考時(shí)鐘周期的第一部分無效，并且可能被來自SDL 110的抽頭信號(hào)不正確地采樣。為了克服這種困難，模式寄存器132使用了延遲方案。該延遲方案圖示于圖3，將在后面描述。
圖2是圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的示于圖1的信號(hào)波形的時(shí)序圖。所述信號(hào)包括參考時(shí)鐘信號(hào)CLK、來自SDL 110的抽頭信號(hào)TAP
，來自模式寄存器132的同步模式輸入PI
，來自模式移位器134的移位模式數(shù)據(jù)SPD
，以及來自模式數(shù)據(jù)生成器136的原始模式數(shù)據(jù)PD
。
在該圖示的例子中，模式數(shù)據(jù)的比特?cái)?shù)目N為8。有8個(gè)來自SDL110的對(duì)應(yīng)的抽頭信號(hào)TAP
到TAP[7]。應(yīng)該注意，抽頭信號(hào)被分為3組。第一組，圖3中的組A，對(duì)應(yīng)于第一N/4個(gè)抽頭信號(hào)，即TAP
。第二組，圖3中的組B，對(duì)應(yīng)于中間N/2個(gè)抽頭信號(hào)，即TAP[2:5]。第三組，圖3中的組C，對(duì)應(yīng)于最后N/4個(gè)抽頭信號(hào)，即TAP[6:7]。第一和第三組中的抽頭信號(hào)在時(shí)鐘周期的中間被反斷言(de-assert)。中間組中的抽頭信號(hào)在時(shí)鐘周期的開始被反斷言。通過在時(shí)鐘周期的中間反斷言第一和第三組抽頭信號(hào)，可以獲得可靠的低和高時(shí)間，這將在后面示出。應(yīng)該注意到所述三個(gè)組之間的邊界是一種設(shè)計(jì)選擇。在其他實(shí)施例中，組的數(shù)目和分組方案可以改變。如圖3中所見，抽頭信號(hào)TAP
與對(duì)應(yīng)的模式輸入PI
被同步斷言，使得可以得到可靠的數(shù)據(jù)計(jì)時(shí)(dataclocking)。
模式數(shù)據(jù)PD
每個(gè)時(shí)鐘都會(huì)改變。在圖2所示的例子中，模式移位器134引入了對(duì)應(yīng)于135°相移的3比特左移位。模式寄存器132將移位模式數(shù)據(jù)SPD
延遲一個(gè)時(shí)鐘以提供模式輸入PI
。接著模式輸入比特被抽頭信號(hào)TAP
到TAP[7]采樣以生成作為合成波形的輸出信號(hào)。
圖3是圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的示于圖1的模式輸入的波形的時(shí)序圖。模式輸入比特PI
由模式數(shù)據(jù)生成器136提供，由模式移位器134移位(如果需要)，并由模式寄存器132同步。
模式輸入比特以3個(gè)組被模式寄存器132延遲A、B和C。組A包括較低的N/4個(gè)比特，即PI
。組B包括中間N/2個(gè)比特，即PI[2:5]。組C包括較高的N/4個(gè)比特，即PI[6:7]。組A中的輸入被延遲半個(gè)時(shí)鐘周期，使得它們名義上具有半個(gè)時(shí)鐘周期來穩(wěn)定，即在被較低的N/4個(gè)抽頭信號(hào)TAP
采樣之前，它們具有半個(gè)時(shí)鐘周期的建立時(shí)間，如圖3所示。另外，如圖3所示，組A中的輸入名義上具有距離抽頭信號(hào)TAP
四分之一時(shí)鐘周期的保持時(shí)間。類似地，組B和組C中的輸入分別被延遲整個(gè)時(shí)鐘周期和一個(gè)半時(shí)鐘周期，使得它們名義上分別具有到中間N/2個(gè)抽頭信號(hào)TAP[2:5]和較高的抽頭信號(hào)TAP[6:7]的四分之一時(shí)鐘周期的建立時(shí)間。另外，組B中的輸入名義上具有從抽頭信號(hào)TAP[2:5]的四分之一時(shí)鐘周期的保持時(shí)間，而組C中的輸入名義上具有從抽頭信號(hào)TAP[6:7]的半個(gè)時(shí)鐘周期的保持時(shí)間。
示于圖3的波形中的陰影區(qū)域指明了來自SDL 110的抽頭信號(hào)的近似的采樣點(diǎn)。如上面所討論的，在每種情況下，抽頭信號(hào)的正常的建立和保持時(shí)間包圍了所述陰影區(qū)域。
圖4是圖示了了根據(jù)本發(fā)明的一個(gè)實(shí)施例的示于圖1的數(shù)字-時(shí)域轉(zhuǎn)換器(DTC)120的視圖。DTC 120包括傳輸門陣列410、放大器電路430和選擇器440。
傳輸門陣列410從模式數(shù)據(jù)單元130(圖1)接收模式輸入PI
，以基于來自由選擇器440提供的N個(gè)選擇信號(hào)SEL
的一個(gè)活動(dòng)信號(hào)來將N個(gè)模式輸入中的一個(gè)模式輸入傳遞到電路輸出端。傳輸門陣列410包括N個(gè)傳輸門4200到420N-1。N個(gè)傳輸門4200到420N-1中的每一個(gè)都具有輸出端。N個(gè)傳輸門4200到420N-1的N個(gè)輸出端被連接到一起以形成電路輸出端。被連接的N個(gè)輸出端具有相等的輸出電容。
N個(gè)傳輸門4200到420N-1中的傳輸門420j包括n器件422j、p器件423j和反相器426j。n器件422j和p器件424j分別是n溝道金屬氧化物半導(dǎo)體(NMOS)和p溝道金屬氧化物半導(dǎo)體(PMOS)晶體管。它們?cè)诙它c(diǎn)427j和429j被連接在一起。所有傳輸門4200到420N-1的端點(diǎn)427j(j＝0，...，N-1)被連接在一起以提供電路輸出。端點(diǎn)429j通過反相器450j被連接到模式輸出端PI[j]。p器件424j具有被選擇信號(hào)SEL[j]控制的柵極。反相器426j被連接到p器件424j和n器件422j的柵極之間，使得當(dāng)p器件424j被開啟時(shí)，n器件422j也被開啟，形成在端點(diǎn)427j和端點(diǎn)429j之間的連接。類似地，當(dāng)p器件424j被控制選擇信號(hào)SEL[j]關(guān)閉時(shí)，n器件422j也被關(guān)閉，將端點(diǎn)427j與端點(diǎn)429j隔離。使用n器件和p器件二者作為傳輸門提供了從地到VCC供應(yīng)電壓電平的完全的電壓擺幅。
放大器電路430具有增益，并在電路輸出端被連接到N個(gè)傳輸門4200到420N-1以將輸出電容降低大約等于所述增益的量。放大器電路430生成DTC 120的輸出信號(hào)。放大器電路430包括n器件432、p器件434和反相器436。反相器436被連接到電路輸出端以生成輸出信號(hào)。n器件432和p器件434被連接到一起以形成反饋傳輸門。該反饋傳輸門跨越反相器436而被耦合以提供反饋電阻。n器件432和p器件434被設(shè)置在開啟狀態(tài)，例如n器件432的柵極被連接到供應(yīng)電壓VCC，p器件434的柵極被連接到地。
選擇器440基于來自同步延遲線110(圖1)的N個(gè)抽頭信號(hào)TAP
生成N個(gè)選擇信號(hào)SEL
。選擇器440包括N個(gè)級(jí)聯(lián)的邏輯電路4400到440N-1以生成N個(gè)選擇信號(hào)SEL
當(dāng)中的至多一個(gè)活動(dòng)信號(hào)。換句話說，選擇器440在同一時(shí)間至多激活N個(gè)選擇信號(hào)SEL
中的一個(gè)。每個(gè)邏輯電路440j包括反相器442j和NAND門(與非門)444j。反相器442j的輸入被連接到抽頭信號(hào)TAP[j+1]。最后的反相器442N-1的輸入被連接到抽頭信號(hào)TAP
。參考示于圖2的抽頭信號(hào)的波形，當(dāng)抽頭信號(hào)TAP[j]上升時(shí)，下一個(gè)抽頭信號(hào)TAP[j+1]在等于Tp/N的時(shí)間段上保持為低。這個(gè)事實(shí)以及N個(gè)邏輯電路4400到440N-1的連接方式允許在任何Tp/N的時(shí)間段內(nèi)至多有一個(gè)選擇信號(hào)是活動(dòng)的。
當(dāng)抽頭信號(hào)TAP[j]上升時(shí)，對(duì)應(yīng)的選擇信號(hào)SEL[j]下降，從而開啟或激活傳輸門420j。在該時(shí)間，其他選擇信號(hào)為高，從而關(guān)閉其他傳輸門。因此，只有模式輸入PI
中的輸入比特PI[j]被選擇以傳送到電路輸出端，它被反相器436反相，而成為合成輸出信號(hào)。因?yàn)樵谕粫r(shí)間傳輸門陣列410中只有一個(gè)傳輸門被開啟或激活，所以在同一時(shí)間只有一個(gè)模式輸入比特被選擇。
放大器電路430可以將輸出電容降低大約等于由反相器436提供的增益的量。因?yàn)檩敵鲂盘?hào)的頻率取決于輸出電容，所以輸出電容的降低引起工作頻率提高?；诰哂泻筒痪哂蟹糯笃麟娐?30的DTC 120的等效電路的分析可以用于示出放大器電路430如何降低輸出電容。
圖5A是圖示了在本發(fā)明的一個(gè)實(shí)施例中使用的沒有放大器電路的DTC的等效電路500的視圖。等效電路500包括電阻器510和電容器520。
電阻器510具有電阻R，其表示在激活的模式輸入比特PI[j]上的傳輸門420j(圖4)和輸入反相器450j的內(nèi)部電阻的結(jié)合的串聯(lián)電阻。激活的模式輸入比特PI[j]是對(duì)應(yīng)于最后上升的SDL抽頭信號(hào)的比特。所有其他的比特在那時(shí)被禁止(de-activate)。輸入反相器450j的輸出端被連接到電源VCC或地VSS，這取決于在它的輸入端的邏輯電平。
注意，圖5A所示的信號(hào)IN(輸入)不對(duì)應(yīng)于DTC 120(圖1)的輸入，而是對(duì)應(yīng)于一個(gè)饋送信號(hào)，反相器450j將激活的傳輸門420j連接到該饋送信號(hào)。
電容器520具有電容C，它是DTC 120中所有的傳輸門4200到420N-1的結(jié)合的寄生電容。該寄生電容由以下部分構(gòu)成連接到電路輸出端的源/漏節(jié)點(diǎn)和器件的柵極之間的柵極電容部分、連接到電路輸出端的源/漏節(jié)點(diǎn)的擴(kuò)散電容、以及電路輸出端上的互連電容。
電阻器510和電容器520在輸入端形成低通濾波器。該低通濾波器具有與濾波器的時(shí)間常數(shù)RC成比例的過渡時(shí)間T。DTC 120中的傳輸門4200到420N-1的數(shù)目越大，等效電容C就越大，從而，過渡時(shí)間T’就越大。
等效電路500的轉(zhuǎn)移函數(shù)是簡(jiǎn)單的單極點(diǎn)低通濾波器的轉(zhuǎn)移函數(shù)，由如下式子給出Vout(s)Vin(s)=11+sRC----(2)]]>圖5B是圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有放大器電路430的DTC的等效電路525的視圖。等效電路525包括電阻器530和電容器540、放大器550和反饋電阻器560。
電阻器530具有電阻R1，其表示激活的傳輸門和對(duì)應(yīng)的驅(qū)動(dòng)該傳輸門的反相器的結(jié)合的串聯(lián)電阻。電阻器530對(duì)應(yīng)于圖5A中的電阻器510。電容器540等效于圖5A中的電容器520，并且具有電容C。放大器550提供負(fù)增益-A。反饋電阻器560具有電阻R2。
等效電路525的轉(zhuǎn)移函數(shù)由如下式子給出Vout(s)Vin(s)=-T(1+(1+T)A)(1+sR2(C/A)1+(1+T)A)----(3)]]>其中T＝R2/R1通過假定R1≈R2＝R并且A＞＞1，可以將等式(3)簡(jiǎn)化。簡(jiǎn)化的轉(zhuǎn)移函數(shù)變?yōu)閂out(s)Vin(s)=-11+sRCA----(4)]]>比較等式(4)和等式(1)，示出了等效電路525與等效電路500相比，輸出信號(hào)上的有效電容降低了因子A，即放大器增益。因此，具有放大器電路430的DTC的有效帶寬近似為沒有放大器電路的DTC的有效帶寬的A倍。通過使用放大器電路430，有可能合成這樣的波形，其頻率顯著高于由沒有放大器電路的現(xiàn)有技術(shù)的DTC合成的波形的頻率。
增益A的負(fù)號(hào)是由于具有負(fù)增益的放大器引起的反相。該反相可以通過在DTC后增加反相器或通過將對(duì)DTC的模式輸入PI
反相來反過來。
放大器550對(duì)應(yīng)于圖4所示的反相器436。反饋電阻器560對(duì)應(yīng)于圖4所示的放大器電路430中的n器件432和p器件434形成的反饋傳輸門。
在實(shí)踐中，放大器的增益A一般大約在5到10的量級(jí)。因此，假定A＞＞1可能不完全準(zhǔn)確。雖然如此，使用該技術(shù)還是顯著降低了輸出電容。由于這個(gè)有點(diǎn)低的值A(chǔ)，輸出擺幅可能不在整個(gè)0到VCC的范圍。但是，通過在DTC的輸出端連接簡(jiǎn)單的邏輯門(例如另一個(gè)反相器)可以容易地將輸出擺幅恢復(fù)到整個(gè)0到VCC的范圍。可以通過變化圖4中的傳輸門陣列410中的傳輸門和反饋傳輸門432和434的大小，來調(diào)整電阻R1和R2。
雖然已經(jīng)參照所圖示的實(shí)施例描述了本發(fā)明，但是該描述不應(yīng)被解釋為限制的意思。可以對(duì)所圖示的實(shí)施例以及其他實(shí)施例做出各種其他修改，都被認(rèn)為落在本發(fā)明的技術(shù)構(gòu)思和范圍內(nèi)，這對(duì)本領(lǐng)域技術(shù)人員是清楚的。
權(quán)利要求
1.一種裝置，包括具有N個(gè)輸出端的N個(gè)傳輸門，用來基于來自N個(gè)選擇信號(hào)的一個(gè)活動(dòng)信號(hào)，將N個(gè)模式輸入中的一個(gè)模式輸入傳遞到第一輸出端，所述N個(gè)輸出端被連接到一起以形成所述第一輸出端，并具有輸出電容；和放大器電路，具有增益，并在所述第一輸出端被耦合到所述N個(gè)傳輸門，以將所述輸出電容降低大約等于所述增益的量，所述放大器電路生成輸出信號(hào)。
2.如權(quán)利要求1所述的裝置，其中所述N個(gè)傳輸門中的每個(gè)都包括第一器件和第二器件，在第一和第二端點(diǎn)被耦合到一起，以在所述第一端點(diǎn)提供所述第一輸出端，并在所述第二端點(diǎn)接收所述N個(gè)模式輸入中的每一個(gè)，所述第一和第二器件分別具有第一和第二門，所述第一門被所述N個(gè)選擇信號(hào)中的一個(gè)所控制。
3.如權(quán)利要求2所述的裝置，其中所述N個(gè)傳輸門中的每一個(gè)還包括反相器，連接在所述第一和第二門之間，用于在所述第一器件被所述N個(gè)選擇信號(hào)中的所述一個(gè)選擇信號(hào)開啟時(shí)，開啟所述第二器件。
4.如權(quán)利要求3所述的裝置，其中在所述第一器件被所述N個(gè)選擇信號(hào)中的所述一個(gè)選擇信號(hào)關(guān)閉時(shí)，所述反相器關(guān)閉所述第二器件。
5.如權(quán)利要求2所述的裝置，其中所述第一和第二器件分別是p型器件和n型器件。
6.如權(quán)利要求1所述的裝置，其中在同一時(shí)間所述N個(gè)選擇信號(hào)中的至多一個(gè)是活動(dòng)的。
7.如權(quán)利要求6所述的裝置，其中在等于Tp/N的時(shí)間段內(nèi)，所述N個(gè)選擇信號(hào)中的至多一個(gè)是活動(dòng)的，其中Tp是參考時(shí)鐘周期。
8.如權(quán)利要求1所述的裝置，其中所述放大器電路包括反相器，耦合到所述第一輸出端以生成所述輸出信號(hào)；和反饋傳輸門，跨越所述反相器而被耦合，以提供反饋電阻。
9.如權(quán)利要求8所述的裝置，其中所述反饋傳輸門包括n型器件和p型器件，被耦合到一起以形成具有反饋電阻的反饋電阻器，所述n型和p型器件中的每個(gè)都處于開啟狀態(tài)。
10.如權(quán)利要求1所述的裝置，還包括選擇器，用于基于來自同步延遲線的N個(gè)抽頭信號(hào)，生成所述N個(gè)選擇信號(hào)。
11.如權(quán)利要求10所述的裝置，其中所述選擇器包括N個(gè)級(jí)聯(lián)的邏輯電路，用于生成所述N個(gè)選擇信號(hào)中的至多一個(gè)活動(dòng)信號(hào)。
12.一種方法，包括通過使用具有N個(gè)輸出端的N個(gè)傳輸門，基于來自N個(gè)選擇信號(hào)的一個(gè)活動(dòng)信號(hào)來將N個(gè)模式輸入中的一個(gè)模式輸入傳遞到第一輸出端，所述N個(gè)輸出端被連接到一起以形成所述第一輸出端，并具有輸出電容；以及通過使用具有增益的放大器電路，將所述輸出電容降低大約等于所述增益的量，所述放大器電路生成輸出信號(hào)。
13.如權(quán)利要求12所述的方法，其中所述傳遞步驟包括在第一端點(diǎn)提供所述第一輸出端；以及由第一器件和第二器件在第二端點(diǎn)接收所述N個(gè)模式輸入中的每一個(gè)，所述第一和第二器件分別具有第一和第二門，所述第一門被所述N個(gè)選擇信號(hào)中的一個(gè)所控制。
14.如權(quán)利要求13所述的方法，其中所述傳遞動(dòng)作還包括通過使用連接在所述第一和第二門之間的反相器，在所述第一器件被所述N個(gè)選擇信號(hào)中的所述一個(gè)選擇信號(hào)開啟時(shí)，開啟所述第二器件。
15.如權(quán)利要求14所述的方法，其中傳遞動(dòng)作還包括通過使用所述反相器，在所述第一器件被所述N個(gè)選擇信號(hào)中的所述一個(gè)選擇信號(hào)關(guān)閉時(shí)，關(guān)閉所述第二器件。
16.如權(quán)利要求13所述的方法，其中由所述第一和第二器件進(jìn)行的接收動(dòng)作包括分別由p型和n型器件接收。
17.如權(quán)利要求12所述的方法，其中所述傳遞動(dòng)作包括在同一時(shí)間激活所述N個(gè)選擇信號(hào)中的至多一個(gè)。
18.如權(quán)利要求17所述的方法，其中激活所述N個(gè)選擇信號(hào)中的至多一個(gè)的動(dòng)作包括，在等于Tp/N的時(shí)間段內(nèi)，激活所述N個(gè)選擇信號(hào)中的至多一個(gè)，其中Tp是參考時(shí)鐘周期。
19.如權(quán)利要求12所述的方法，其中所述降低所述輸出電容的步驟包括生成所述輸出信號(hào)；以及由反饋傳輸門提供反饋電阻。
20.如權(quán)利要求19所述的方法，其中所述提供所述反饋電阻的步驟包括由連接到一起的n型器件和p型器件形成具有所述反饋電阻的反饋電阻器，所述n型和p型器件中的每一個(gè)都處于開啟狀態(tài)。
21.如權(quán)利要求12所述的方法，還包括由選擇器基于來自同步延遲線的N個(gè)抽頭信號(hào)，生成所述N個(gè)選擇信號(hào)。
22.如權(quán)利要求21所述的方法，其中所述生成動(dòng)作包括由N個(gè)級(jí)聯(lián)的邏輯電路生成所述N個(gè)選擇信號(hào)中的至多一個(gè)活動(dòng)信號(hào)。
23.一種電路，包括同步延遲線，用于響應(yīng)于參考信號(hào)，生成N個(gè)抽頭信號(hào)；模式生成器，用于生成N個(gè)模式輸入；和數(shù)字-時(shí)域轉(zhuǎn)換器，耦合到所述同步延遲線和所述模式生成器，以從所述N個(gè)抽頭信號(hào)生成輸出信號(hào)，所述輸出信號(hào)被所述N個(gè)模式輸入同步，所述數(shù)字-時(shí)域轉(zhuǎn)換器包括具有N個(gè)輸出端的N個(gè)傳輸門，用于基于來自N個(gè)選擇信號(hào)的一個(gè)活動(dòng)信號(hào)，將所述N個(gè)模式輸入中的一個(gè)模式輸入傳遞到第一輸出端，所述N個(gè)輸出端被連接到一起以形成第一輸出端，并具有輸出電容；和放大器電路，具有增益，并在所述第一輸出端被耦合到所述N個(gè)傳輸門，以將所述輸出電容降低大約等于所述增益的量，所述放大器電路生成輸出信號(hào)。
24.如權(quán)利要求23所述的系統(tǒng)，其中所述N個(gè)傳輸門中的每一個(gè)都包括第一器件和第二器件，在第一和第二端點(diǎn)被耦合到一起，以在所述第一端點(diǎn)提供所述第一輸出端，并在所述第二端點(diǎn)接收所述N個(gè)模式輸入中的每一個(gè)，所述第一和第二器件分別具有第一和第二門，所述第一門被所述N個(gè)選擇信號(hào)中的一個(gè)所控制。
25.如權(quán)利要求24所述的系統(tǒng)，其中所述N個(gè)傳輸門中的每一個(gè)都還包括反相器，連接在所述第一和第二門之間，用于在所述第一器件被所述N個(gè)選擇信號(hào)中的所述一個(gè)選擇信號(hào)開啟時(shí)，開啟所述第二器件。
26.如權(quán)利要求25所述的系統(tǒng)，其中在所述第一器件被所述N個(gè)選擇信號(hào)中的所述一個(gè)選擇信號(hào)關(guān)閉時(shí)，所述反相器關(guān)閉所述第二器件。
27.如權(quán)利要求24所述的系統(tǒng)，其中所述第一和第二器件分別是p型和n型器件。
28.如權(quán)利要求23所述的系統(tǒng)，其中在同一時(shí)間所述N個(gè)選擇信號(hào)中的至多一個(gè)是活動(dòng)的。
29.如權(quán)利要求28所述的系統(tǒng)，其中在等于Tp/N的時(shí)間段內(nèi)，所述N個(gè)選擇信號(hào)中的至多一個(gè)是活動(dòng)的，其中Tp是參考時(shí)鐘周期。
30.如權(quán)利要求23所述的系統(tǒng)，其中所述放大器電路包括反相器，耦合到所述第一輸出端以生成所述輸出信號(hào)；和反饋傳輸門，跨越所述反相器而被耦合，以提供反饋電阻。
31.如權(quán)利要求30所述的系統(tǒng)，其中所述反饋傳輸門包括n型器件和p型器件，連接到一起以形成具有所述反饋電阻的反饋電阻器，所述n型和p型器件中的每一個(gè)都處于開啟狀態(tài)。
32.如權(quán)利要求23所述的系統(tǒng)，其中所述數(shù)字-時(shí)域轉(zhuǎn)換器還包括選擇器，用于基于來自所述同步延遲線的所述N個(gè)抽頭信號(hào)，生成所述N個(gè)選擇信號(hào)。
33.如權(quán)利要求32所述的系統(tǒng)，其中所述選擇器包括N個(gè)級(jí)聯(lián)的邏輯電路，用于生成所述N個(gè)選擇信號(hào)中的至多一個(gè)活動(dòng)信號(hào)。
全文摘要
本發(fā)明公開了將XML文檔轉(zhuǎn)換為HTML文檔，使得該HTML文檔追溯到原始的XML文檔的方法和系統(tǒng)。接收者將轉(zhuǎn)換后的XML文檔作為HTML文檔來觀看，接著對(duì)HTML文檔作出修改(160)。在該HTML文檔被追溯時(shí)，由接收者作出的修改被結(jié)合到該HTML文檔中。
文檔編號(hào)H03M1/82GK1568465SQ02820363
公開日2005年1月19日 申請(qǐng)日期2002年10月17日 優(yōu)先權(quán)日2001年10月19日
發(fā)明者梅爾文·巴澤斯 申請(qǐng)人:英特爾公司