專利名稱：改進(jìn)型差分方式變遷編碼的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及一種總線數(shù)據(jù)傳輸系統(tǒng)，更具體地說，本發(fā)明涉及一種使用差分方式變遷編碼(Transitioal Coding)的方法和設(shè)備。
背景技術(shù)：
當(dāng)今，微芯片中可用電路密度和速度的顯著提高反過來要求相應(yīng)地提高片上操作能力和性能。然而，這種提高使得它們本身開始產(chǎn)生某些其他問題，例如，傳統(tǒng)數(shù)據(jù)總線技術(shù)的性能。越來越難以提供非常高的片下(off chip)輸入帶寬和輸出帶寬(即，數(shù)據(jù)傳輸?shù)轿⑿酒?，或者將?shù)據(jù)傳輸?shù)轿⑿酒?，因?yàn)樗鼈冃枰行Ю眠@種顯著提高的片上操作能力。
這種困境的一種解決方案是采用更寬的總線數(shù)據(jù)通路。然而，這種方法要求增加總線數(shù)據(jù)驅(qū)動(dòng)器電路的數(shù)量，對芯片設(shè)計(jì)師產(chǎn)生了其他問題。根據(jù)給定總線周期內(nèi)傳輸?shù)臄?shù)據(jù)模式與在前總線周期內(nèi)傳輸?shù)臄?shù)據(jù)模式如何不同，可以要求在所有數(shù)據(jù)總線驅(qū)動(dòng)器與非數(shù)據(jù)總線驅(qū)動(dòng)器之間的任意位置改變其各數(shù)據(jù)總線導(dǎo)線的電壓電平。由于每條數(shù)據(jù)總線導(dǎo)線可以具有顯著負(fù)載電容，所以，可能存在顯著的對總峰值驅(qū)動(dòng)器電流需要(如果所有驅(qū)動(dòng)器試圖同時(shí)、迅速改變其總線導(dǎo)線的電壓電平)，以及這種驅(qū)動(dòng)器電流需要從一個(gè)總線周期到下一個(gè)總線周期的顯著變化(例如，如果在一個(gè)周期內(nèi)進(jìn)行所有轉(zhuǎn)換，而在下一個(gè)周期內(nèi)不進(jìn)行轉(zhuǎn)換)。愈來愈難以對大量的這種驅(qū)動(dòng)器電路提供足夠的功率分配，因?yàn)槠想娫吹碾姼泻碗娮枰约梆佀退鼈兊慕拥鼐W(wǎng)產(chǎn)生顯著的動(dòng)態(tài)總線數(shù)據(jù)相關(guān)電壓漂移。因此，這些經(jīng)常作為噪聲耦合到芯片上的其他電路中。
該問題的一種解決方法是采用驅(qū)動(dòng)器電路，該驅(qū)動(dòng)器電路被設(shè)計(jì)用于限制轉(zhuǎn)換速率，即，限制它們多么快速改變其相關(guān)數(shù)據(jù)總線導(dǎo)線負(fù)載的電壓。另一種解決方法是，“交錯(cuò)”運(yùn)行驅(qū)動(dòng)器電路，因此，它們不是在同一瞬間全部試圖改變其相關(guān)數(shù)據(jù)總線導(dǎo)線。這兩種方法均有效，但是，代價(jià)是總線周期時(shí)間變長，而且數(shù)據(jù)傳輸速率變低。
另一種方法是差分傳輸，在差分傳輸中，對每個(gè)數(shù)據(jù)總線位線采用兩條導(dǎo)線。然后，恒流流入一個(gè)驅(qū)動(dòng)器電路通路或另一個(gè)驅(qū)動(dòng)器電路通路以產(chǎn)生差分信號。這樣驅(qū)動(dòng)器通常會(huì)在片上導(dǎo)致低的接地網(wǎng)和供電網(wǎng)瞬態(tài)變化，同時(shí)在接收器芯片上具有改進(jìn)的噪聲抗擾性，因?yàn)橹挥袃蓚€(gè)數(shù)據(jù)總線位線電壓電平之間的差值對于差分接收器重要。這樣反過來使得可以在總線導(dǎo)線上使用低電壓信號電平擺動(dòng)，而低電壓信號電平擺動(dòng)降低了給定電容性總線負(fù)載的片上驅(qū)動(dòng)器電流需要。還可以降低數(shù)據(jù)總線導(dǎo)線內(nèi)的耦合噪聲，它是發(fā)射的電磁輻射。為了將這種技術(shù)與單端型總線區(qū)別開，通常，將這種技術(shù)稱為LVDS(低壓差分信號電平)，單端型總線的一條導(dǎo)線用于發(fā)送每個(gè)數(shù)據(jù)位，其所采用的電壓電平通常與邏輯電路使用的電壓電平相同。
通常，在芯片內(nèi)進(jìn)行總線連接時(shí)采用后一種技術(shù)，而且根據(jù)要求的速度以及數(shù)據(jù)總線導(dǎo)線呈現(xiàn)的距離/負(fù)載電容，在芯片之間進(jìn)行傳輸時(shí)采用單端方法或者LVDS方法。
第6,304,933號美國專利對單端技術(shù)進(jìn)行了進(jìn)一步改進(jìn)，將這種技術(shù)稱為“變遷編碼”。在本發(fā)明中，通過激活或者停用4條總線導(dǎo)線之一發(fā)送數(shù)據(jù)，4條總線導(dǎo)線之一的每個(gè)變遷(transition)表示唯一的2位二進(jìn)制值。與傳統(tǒng)單端方法相比，結(jié)果是驅(qū)動(dòng)器電流需要的變化減小，因?yàn)槿绻米鱾鹘y(tǒng)單端數(shù)據(jù)總線的一部分，與通過同樣的4條導(dǎo)線從0到4的并行導(dǎo)線的任何位置變遷相比，這兩個(gè)連續(xù)的單導(dǎo)線變遷始終要求發(fā)送4位信息。此外，該變遷自供時(shí)鐘，并因此可以更快，特別是在片上環(huán)境下。
然而，即使在采用LVDS技術(shù)時(shí)，提供足夠數(shù)據(jù)傳輸速率要求的逐漸增寬的總線數(shù)據(jù)通路所需的驅(qū)動(dòng)器電路的數(shù)量仍存在嚴(yán)重的片上同時(shí)轉(zhuǎn)接問題。總線系統(tǒng)的設(shè)計(jì)必須能夠在每個(gè)總線周期將反數(shù)據(jù)模式轉(zhuǎn)移為前數(shù)據(jù)模式。因此，對于每個(gè)周期，所有數(shù)據(jù)線均可以或者均不可以被變遷，而且可以以與其相鄰數(shù)據(jù)線相反的方向，差分驅(qū)動(dòng)其中的一些數(shù)據(jù)線，從而提高信號線間的有效負(fù)載電容。
因?yàn)檫@種變遷引起的轉(zhuǎn)接總線導(dǎo)線數(shù)量的變化通常會(huì)對接收編碼數(shù)據(jù)產(chǎn)生不利條件，其原因如下導(dǎo)線之間的交叉耦合、地電源電壓的變化、噪聲尖峰、電磁輻射等。
因此，需要一種用于通過總線差分傳輸數(shù)據(jù)、克服傳統(tǒng)系統(tǒng)的局限性的方法和設(shè)備。

發(fā)明內(nèi)容
本發(fā)明提供了一種用于差分總線的差分變遷編碼方法。將總線劃分為一個(gè)或者多個(gè)由4條總線導(dǎo)線構(gòu)成的組，其中的一半構(gòu)成斷言總線導(dǎo)線集，而且其中的一半構(gòu)成去斷言總線導(dǎo)線集。變遷編碼方法進(jìn)一步包括，通過去斷言斷言集中的一條總線導(dǎo)線并斷言去斷言集中的一條總線導(dǎo)線，通過差分驅(qū)動(dòng)兩條總線導(dǎo)線，傳送數(shù)據(jù)。


為了更全面理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在，請結(jié)合附圖參考以下所做的詳細(xì)說明，附圖包括圖1示出適于采用差分方式變遷編碼方法的總線系統(tǒng)的原理圖；圖2示出采用差分編碼方法的接收器的系統(tǒng)級原理圖；圖3A示出可以采用差分變遷編碼方法的差分接收器電路的原理圖；圖3B示出可以采用差分變遷編碼方法的控制邏輯和狀態(tài)寄存器的原理圖；圖3C示出狀態(tài)移位解碼邏輯的原理圖；
圖3D示出狀態(tài)編碼邏輯的原理圖；圖3E示出數(shù)據(jù)轉(zhuǎn)換邏輯的原理圖；圖4示出采用差分方式變遷編碼方法的流程圖；以及圖5示出各種邏輯塊之間的邏輯時(shí)序圖以及它們是如何互相相關(guān)的。
具體實(shí)施例方式
為了透徹理解本發(fā)明，在以下的討論中，將對許多具體細(xì)節(jié)進(jìn)行說明。然而，本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員明白，沒有這些具體細(xì)節(jié)，也可以實(shí)現(xiàn)本發(fā)明。為了不因?yàn)椴槐匾募?xì)節(jié)影響理解本發(fā)明，在其他例子中，以原理圖或方框圖的方式示出眾所周知的部件。此外，通常省略說明關(guān)于網(wǎng)絡(luò)通信、電磁信令技術(shù)等的細(xì)節(jié)內(nèi)容，因?yàn)檫@些細(xì)節(jié)內(nèi)容對于全面理解本發(fā)明并非必要，而且可以認(rèn)為相關(guān)技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員了解這些細(xì)節(jié)內(nèi)容。
還請注意，除非另有說明，可以以硬件或軟件的方式，或者微處理器執(zhí)行固件，或者以它們的某種組合方式實(shí)現(xiàn)在此描述的所有功能。在一個(gè)實(shí)施例中，采用為了實(shí)現(xiàn)這些功能被編碼的專用集成邏輯電路。在其他實(shí)施例中，除非另有說明，根據(jù)諸如計(jì)算機(jī)程序代碼的代碼、軟件，和/或被編碼執(zhí)行這些功能的集成電路，利用諸如計(jì)算機(jī)或電子數(shù)據(jù)處理器的處理器實(shí)現(xiàn)各功能。
參考圖1，參考編號100通常表示差分總線系統(tǒng)。系統(tǒng)100適于接收輸入到發(fā)送器110的輸入數(shù)據(jù)。發(fā)送器110包括差分編碼電路120、數(shù)據(jù)通路130、140以及總線驅(qū)動(dòng)器150、160。差分編碼電路120可以包括硬件專用邏輯電路、軟件、微處理器執(zhí)行固件等?？偩€驅(qū)動(dòng)器150連接到一組總線導(dǎo)線(bus line)163，而總線驅(qū)動(dòng)器160連接到一組總線導(dǎo)線165。這兩組總線導(dǎo)線163、165均連接到數(shù)據(jù)總線接收器180。通過到發(fā)送器110的控制線170，數(shù)據(jù)總線接收器180與數(shù)據(jù)總線發(fā)送器110交換控制線信息。數(shù)據(jù)總線接收器180接收差分編碼并將解碼數(shù)據(jù)作為輸出數(shù)據(jù)輸出。盡管圖3A至3E所示的數(shù)據(jù)總線接收器180包括邏輯單元，但是本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員明白，數(shù)據(jù)總線接收器180還可以包括硬件專用邏輯電路、軟件、微處理器執(zhí)行固件等，而且本發(fā)明并不局限于特定實(shí)施例。
將總線導(dǎo)線劃分為一個(gè)或者多個(gè)組，在另一個(gè)實(shí)施例中，將其劃分為第一總線導(dǎo)線組163和第二總線導(dǎo)線組165。根據(jù)功能將每個(gè)總線導(dǎo)線組劃分為兩個(gè)集。第一斷言集(asserted set)僅包括一半該組總線導(dǎo)線，而第二去斷言集包括剩余的該組總線導(dǎo)線。通常，斷言總線導(dǎo)線具有“1”或“高”電壓輸出，而去斷言(de-asserted)總線導(dǎo)線具有“0”或“低”電壓?？梢岳枚M(jìn)制字段或其值表示總線導(dǎo)線組的狀態(tài)。換句話說，4線組導(dǎo)線可以是表示值“3”的“0，0，1，1”等。
在確定兩集總線導(dǎo)線后，系統(tǒng)100執(zhí)行數(shù)據(jù)總線傳輸(transfer)周期。通常，總線傳輸周期包括差分總線系統(tǒng)100變遷并斷言(即，使電壓變高)被事先去斷言的、該集總線導(dǎo)線中的一個(gè)成員。數(shù)據(jù)總線傳輸周期還包括系統(tǒng)100去斷言斷言集中的一個(gè)成員，并大致同時(shí)斷言去斷言集中的一個(gè)成員，從而互相交換每集中的一個(gè)成員。系統(tǒng)100采用的編碼規(guī)則是，每組中應(yīng)該始終存在一半斷言總線導(dǎo)線和一半去斷言總線導(dǎo)線。在另一個(gè)實(shí)施例中，總線導(dǎo)線組包括6條總線導(dǎo)線。在又一個(gè)實(shí)施例中，系統(tǒng)100包括多個(gè)組。
例如，在四線組中，在去斷言集中有兩個(gè)可能總線導(dǎo)線，在斷言集中有兩個(gè)可能總線導(dǎo)線。在總線數(shù)據(jù)傳輸周期中，斷言去斷言集中的一條總線導(dǎo)線，而去斷言斷言集中的一條總線導(dǎo)線。因此，總共有4種獨(dú)立方式可以從該組的任意給定狀態(tài)變遷到四線組的任意其他容許狀態(tài)。因此，每個(gè)唯一變遷均將2位信息的分組{(00)；(01)；(10)；(11)}發(fā)送到接收器。
例如，在四線組中，始終存在兩條被斷言的總線導(dǎo)線和兩條被去斷言的總線導(dǎo)線。將斷言導(dǎo)線表示為“1”，而將去斷言導(dǎo)線表示為“0”，容許狀態(tài)是(0，0，1，1)；(0，1，0，1)；(0，1，1，0)；(1，0，0，1)；(1，0，1，0)；以及(1，1，0，0)。在下一個(gè)總線數(shù)據(jù)傳輸周期中，每集中的一個(gè)成員(即，斷言總線導(dǎo)線集和去斷言總線導(dǎo)線集)將分別從去斷言狀態(tài)變?yōu)閿嘌誀顟B(tài)，并從斷言狀態(tài)變?yōu)槿嘌誀顟B(tài)。從一種狀態(tài)到另一種狀態(tài)(例如，從(0，1，0，1)狀態(tài)到(0，1，1，0)狀態(tài))的唯一變遷與諸如“0 1”的2位二進(jìn)制值相關(guān)。從(1，1，0，0)狀態(tài)變?yōu)?0，1，0，1)狀態(tài)與“00”的二進(jìn)制值相關(guān)。從發(fā)送器110傳送到接收器180的該值包含改變各種狀態(tài)的功能而非僅包含改變新狀態(tài)本身的功能。
在圖1中，在數(shù)據(jù)總線發(fā)送器接收輸入數(shù)據(jù)時(shí)，差分編碼電路120首先獲得該輸入數(shù)據(jù)，差分編碼電路120還存取每組總線導(dǎo)線163、165的變遷前狀態(tài)。根據(jù)輸入數(shù)據(jù)和傳輸前狀態(tài)，電路120確定總線導(dǎo)線組163和165的變遷后狀態(tài)。然后，通過到總線驅(qū)動(dòng)器150、160的數(shù)據(jù)通路130、140，電路120斷言和去斷言適于下一個(gè)總線數(shù)據(jù)傳輸周期的、每組163和165中的適當(dāng)總線導(dǎo)線對。
總線接收器180接收總線導(dǎo)線組163和165。然后，總線接收器180將該總線導(dǎo)線上的電壓與該組中的其他總線導(dǎo)線上的電壓進(jìn)行比較，并將先前數(shù)據(jù)總線周期的狀態(tài)(即，斷言總線導(dǎo)線與去斷言總線導(dǎo)線)進(jìn)行比較。根據(jù)總線導(dǎo)線組163的變遷前狀態(tài)和變遷后狀態(tài)，對數(shù)據(jù)總線接收器180解碼的數(shù)據(jù)輸出進(jìn)行解碼。在另一個(gè)實(shí)施例中，利用控制線170通知編碼電路120，接收器對多個(gè)例如通過總線導(dǎo)線組163和165接收的二位數(shù)據(jù)分組進(jìn)行了解碼。
以下是示出四線制狀態(tài)變遷的一個(gè)實(shí)施例的表。組中的第一總線導(dǎo)線是總線導(dǎo)線“0”，而最后總線導(dǎo)線是導(dǎo)線“3”。
表1編碼的實(shí)例狀態(tài)映射


在一個(gè)實(shí)施例中，數(shù)據(jù)總線接收器180將總線導(dǎo)線組中各總線導(dǎo)線之間的差進(jìn)行比較，而非將電壓與該例如5伏的更低閾值電壓進(jìn)行比較，以表示斷言導(dǎo)線和任意低閾值電壓，例如地線或0.5伏，或者某個(gè)其他低電壓。因此，數(shù)據(jù)總線接收器180具有改進(jìn)的電壓峰值抗擾性以及與高共模抑制比有關(guān)的其他優(yōu)點(diǎn)。在系統(tǒng)100的一個(gè)實(shí)施例中，測量并補(bǔ)償非對稱斷言時(shí)間和非對稱去斷言時(shí)間的信號傳播。系統(tǒng)100可以位于集成電路芯片的外部或內(nèi)部。
現(xiàn)在，參考圖2，圖2示出采用變遷編碼的接收器的系統(tǒng)級圖。通常，接收器180通過總線導(dǎo)線組163接收差分編碼數(shù)據(jù)。將差分編碼數(shù)據(jù)輸入到差分接收器電路210。變遷接收器電路210將總線導(dǎo)線組163的各輸入總線導(dǎo)線的電壓電平進(jìn)行比較。
然后，將這些總線導(dǎo)線電壓比較值輸入到解碼變遷邏輯230。解碼變遷邏輯230還獲取存儲(chǔ)在狀態(tài)寄存器220內(nèi)的變遷前狀態(tài)作為輸入。解碼變遷邏輯230確定是否已經(jīng)從存儲(chǔ)在狀態(tài)寄存器220內(nèi)的變遷前狀態(tài)變遷到變遷后狀態(tài)。
如果解碼變遷邏輯230確定沒有進(jìn)行新的變遷，則解碼變遷邏輯不輸出新信號。然而，如果解碼變遷邏輯230確實(shí)確定發(fā)生了狀態(tài)變遷，則解碼變遷邏輯230將具體變遷通知解碼狀態(tài)邏輯240和解碼數(shù)據(jù)邏輯250。在另一個(gè)實(shí)施例中，解碼變遷邏輯230從解碼狀態(tài)邏輯240接收狀態(tài)時(shí)鐘信號。
在解碼狀態(tài)邏輯240內(nèi)，解碼并確定從變遷前狀態(tài)到變遷后狀態(tài)的具體變遷。換句話說，解碼變遷邏輯230確定諸如(0，0，1，1)、(0，0，1，0)等的變遷后狀態(tài)。然后，將該變遷后狀態(tài)輸入到狀態(tài)寄存器220，而且該變遷后狀態(tài)現(xiàn)在是存儲(chǔ)的系統(tǒng)狀態(tài)，利用該存儲(chǔ)的系統(tǒng)狀態(tài)比較其他變遷。在解碼數(shù)據(jù)邏輯250內(nèi)，將系統(tǒng)狀態(tài)變遷解碼為其相應(yīng)的“00”、“01”、“10”或“11”數(shù)據(jù)分組。
接收器200對總線導(dǎo)線組163中各總線導(dǎo)線的變遷進(jìn)行的解碼包括異步轉(zhuǎn)換。數(shù)據(jù)總線接收器180處理數(shù)據(jù)的速度可以與數(shù)據(jù)總線發(fā)送器110發(fā)送該數(shù)據(jù)的速度一樣快。換句話說，在每次進(jìn)行必要的兩個(gè)變遷(即，每集的一個(gè)電壓斷言和一個(gè)電壓去斷言)時(shí)，接收器180本身復(fù)位，并準(zhǔn)備好接收下一個(gè)斷言和去斷言。在另一個(gè)實(shí)施例中，在多個(gè)總線導(dǎo)線163和165全部被解碼時(shí)，可以利用控制線270將信號發(fā)送到數(shù)據(jù)總線發(fā)送器160。
通常，圖3A至3E分別示出數(shù)據(jù)總線接收器180、差分接收器210、狀態(tài)寄存器220、解碼變遷邏輯230、解碼狀態(tài)邏輯240以及解碼數(shù)據(jù)邏輯250的各級。
現(xiàn)在，參考圖3A，差分接收器210包括差分放大器302、304、306、308、310和312。如本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員所理解的，如果差分放大器的非倒相輸入高于倒相輸入，則差分放大器輸出“高”比較信號。如果非倒相輸入低于倒相輸入，則該差分放大器輸出“低”比較信號。
通常，包括總線導(dǎo)線0、總線導(dǎo)線1、總線導(dǎo)線2以及總線導(dǎo)線3的總線導(dǎo)線組163的全部4條導(dǎo)線被路由選擇到正確的差分放大器。由于每個(gè)差分放大器均具有倒相輸出和非倒相輸出，所以各差分放大器將總線導(dǎo)線的所有功能組合進(jìn)行功能上的比較。例如，如果總線導(dǎo)線狀態(tài)從(0，0，1，1)變?yōu)?0，1，0，1)，則總線導(dǎo)線1現(xiàn)在的電壓高于總線導(dǎo)線3的電壓，而此前，總線導(dǎo)線3的電壓高于總線導(dǎo)線1的電壓。
例如，在所示的實(shí)施例中，差分放大器302將總線導(dǎo)線0與總線導(dǎo)線1進(jìn)行比較。如果總線導(dǎo)線0的電壓高于總線導(dǎo)線1的電壓，則差分放大器302輸出正信號。如果總線導(dǎo)線1的電壓低于總線導(dǎo)線0的電壓，則差分放大器305輸出負(fù)信號。根據(jù)總線導(dǎo)線輸入的各種組合，其他差分放大器304、306、308、310以及312進(jìn)行類似的比較。為了驅(qū)動(dòng)組163、165的各總線導(dǎo)線，數(shù)據(jù)總線發(fā)送器110具有類似的邏輯。
差分放大器302、304、306、308以及310輸出的值表示諸如總線導(dǎo)線“0”的第一總線導(dǎo)線是否高于諸如總線導(dǎo)線“1”的第二總線導(dǎo)線，其利用等式“+＝導(dǎo)線0＞1”表示。倒相器314、315、316、317、318、319將該值倒相，以確定第二總線導(dǎo)線是否高于第一總線導(dǎo)線，其利用等式“+＝導(dǎo)線1＞0”表示。接收器180的差分接收器電路210既輸出倒相差分信號，又輸出非倒相差分信號。
現(xiàn)在，參考圖3B，圖3B示出位于狀態(tài)寄存器220中的、差分變遷編碼可以采用的控制邏輯和狀態(tài)寄存器。在圖3B中，將設(shè)置“3”(0011)、“5”(0101)、“6”(0110)、“9”(1001)、“A”(1010)以及“C”(1100)的標(biāo)記輸入到NOR(或非)門320、322、324、326、328、330，每個(gè)NOR門具有唯一的設(shè)置。通常，在數(shù)據(jù)總線接收器180從變遷前差分輸入狀態(tài)變遷為變遷后狀態(tài)時(shí)，發(fā)生設(shè)置(set)。然后，在之后的總線數(shù)據(jù)傳輸周期，該新狀態(tài)，即變遷后狀態(tài)變成變遷前輸入狀態(tài)。在圖3B中，對于任意設(shè)置函數(shù)(set function)，如果為真，所示“設(shè)置”為負(fù)，如果為假，則為正，從而對于給定的NOR門，每一個(gè)NOR門具有反相輸入從而將“負(fù)”真轉(zhuǎn)換為正真。
負(fù)加電復(fù)位輸入通過倒相器連接到NOR門320的輸入端。通常，負(fù)加電復(fù)位輸入包括，在總線接收器180第一次接通電源時(shí)的缺省狀態(tài)，或復(fù)位狀態(tài)。本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員明白，還可以將其他NOR門連接到其他NOR門322、324、326、328和330。無論將加電復(fù)位連接到哪個(gè)NOR門，這都是缺省狀態(tài)，而且被數(shù)據(jù)總線發(fā)送器110所知。
在進(jìn)行加電或者復(fù)位時(shí)(POR)，如果對NOR門320輸入信號，則NOR門320的輸入端首先倒相該信號。因此，NOR門的輸出為正，并將“+＝狀態(tài)3”定義為正。
將“3”、“5”等的“-＝先設(shè)置(set early)”信號分別從解碼狀態(tài)邏輯250饋送到NOR門331。NOR/NAND(與非)門對320/324、322/335、324/336、326/337、328/338以及300/339構(gòu)成6個(gè)狀態(tài)鎖存器，一次設(shè)置其中的一個(gè)狀態(tài)鎖存器，以建立6個(gè)狀態(tài)“3”、“5”、“6”、“9”、“A”或“C”的一個(gè)狀態(tài)。從這些鎖存器的中間接點(diǎn)(NOR門與NAND門之間)取出正有效狀態(tài)信號。本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員明白，以這樣的方式使用NOR/NAND對可以創(chuàng)建“優(yōu)先設(shè)置鎖存器”(overriding setlatch)，在該“優(yōu)先設(shè)置鎖存器”中，對于鎖存器中間接點(diǎn)的正輸出，位于NOR門輸入端的負(fù)設(shè)置信號優(yōu)先于(override)位于NAND門輸入端的負(fù)復(fù)位。
在POR條件下，NAND門334至339接收負(fù)輸入，NOR門320也如此。適當(dāng)復(fù)位間隔之后，清除這些輸入，僅保留“狀態(tài)3”鎖存器設(shè)置。在圖3B中，通常，斷言6個(gè)“-＝先設(shè)置n”信號，然后斷言各“-＝之后設(shè)置n”。前者(在通過NOR門331和倒相器332的延遲之后)將復(fù)位施加到所有6個(gè)鎖存器。然而，假定“-＝-＝先設(shè)置n”信號與“-＝之后設(shè)置n”信號之間的延遲足夠長，則“-＝之后設(shè)置n”還將優(yōu)先設(shè)置施加到對應(yīng)于下一個(gè)門的6個(gè)鎖存器之一。
參考圖5，圖5示出各種邏輯塊之間的邏輯時(shí)序圖并利用表示下一個(gè)變遷的曲線箭頭示出它們?nèi)绾位ハ嘞嚓P(guān)。如圖5所示，如果所有的邏輯門具有同樣的單位時(shí)間延遲，則延遲塊372、375、378、381、384和387均具有4個(gè)時(shí)間單位的延遲，而且該邏輯的初始狀態(tài)為狀態(tài)“3”鎖存器設(shè)置，其中總線導(dǎo)線0和1為負(fù)，而總線導(dǎo)線2和3為正。
如果差分變遷到達(dá)總線導(dǎo)線1和2，以致總線導(dǎo)線1變?yōu)檎?，而總線導(dǎo)線2變?yōu)樨?fù)，則圖3A所示的接收器308對此進(jìn)行檢測，而且其輸出“+＝導(dǎo)線＞2”將變?yōu)檎?。在此以及在后續(xù)段落中描述的所有信號定時(shí)均指從此瞬間開始的延遲。在1個(gè)時(shí)間單位的延遲之后，圖3C所示的NAND 341的輸出“-＝3到5”變?yōu)樨?fù)，因?yàn)樗钠渌斎搿?＝狀態(tài)3”也為正。然后，在通過圖3D所示的NOR門373和倒相器374的另外2個(gè)延遲之后，“-＝先設(shè)置5”信號為負(fù)。這就是從基準(zhǔn)瞬間開始的3個(gè)時(shí)間單位的延遲。從基準(zhǔn)瞬間開始的7個(gè)時(shí)間單位延遲，“-＝之后設(shè)置5”信號為負(fù)。在通過圖3B所示塊331和332的另外2個(gè)延遲之后，332的輸出為負(fù)(從基準(zhǔn)瞬間開始的5個(gè)時(shí)間單位延遲)，將復(fù)位信號施加到所有狀態(tài)鎖存器。這樣，在通過塊334和320的另外2個(gè)延遲(從基準(zhǔn)瞬間開始的7個(gè)時(shí)間單位延遲)之后，將使圖3B所示狀態(tài)鎖存器“3”的“+＝狀態(tài)3”輸出為負(fù)。這樣就完成了清除初始狀態(tài)“3”。
然而，如果改由“-＝之后設(shè)置5”信號(從基準(zhǔn)瞬間開始的7個(gè)時(shí)間單位延遲到達(dá)圖3B所示NOR門332的)設(shè)置狀態(tài)“5”鎖存器，則在另一個(gè)單位延遲(從基準(zhǔn)瞬間開始的8個(gè)時(shí)間單位延遲)之后，該鎖存器的塊322的“+＝狀態(tài)5”輸出變?yōu)檎?。一旦?＝狀態(tài)3”信號變?yōu)樨?fù)，則在通過圖3C所示的塊341的另外1個(gè)延遲(從基準(zhǔn)瞬間開始的8個(gè)時(shí)間單位延遲)之后，“-＝3到5”信號變?yōu)檎疫@樣反過來會(huì)導(dǎo)致圖3D所示的塊374輸出的“-＝先設(shè)置5”信號在從基準(zhǔn)瞬間開始的10個(gè)時(shí)間單位延遲為正。這樣，在檢測從初始狀態(tài)“3”到“5”狀態(tài)的變遷過程中，就完成了運(yùn)行該狀態(tài)邏輯，而且狀態(tài)邏輯保留靜態(tài)，直到新變遷到達(dá)輸入總線導(dǎo)線。對其他可能狀態(tài)變遷，應(yīng)用類似的定時(shí)條件。
現(xiàn)在，參考圖3C，圖3C示出多個(gè)NAND門陣列。NAND門的每個(gè)陣列340、345、350、360、365和370與狀態(tài)相關(guān)，而且在鎖存圖3B所示的狀態(tài)時(shí)，它們有效。例如，如果鎖存狀態(tài)“3”，則NAND陣列340的NAND 341、342、343和344有效。如果鎖存狀態(tài)“6”，則NAND陣列350的NAND 351、352、353和354有效。
在圖3C中，差分放大器302、304、306、308、310和312的各種組合的輸出用作各種NAND門陣列340、345、350、360、365和370的各NAND的輸入。每個(gè)差分輸出表示一個(gè)狀態(tài)到另一個(gè)狀態(tài)的變化。例如，如果狀態(tài)是狀態(tài)“3”，則NAND陣列340有效。如果差分信號是總線導(dǎo)線1現(xiàn)在高于導(dǎo)線2，則這表示(0，0、1、1)總線導(dǎo)線邏輯電平到(0，1，0，1)總線導(dǎo)線邏輯電平的變遷，而且表示從“狀態(tài)3”變?yōu)椤盃顟B(tài)5”，并且NAND門341有效。如果改由差分輸入表示總線導(dǎo)線0現(xiàn)在高于總線導(dǎo)線3，則這表示從(0，0，1，1)變?yōu)?1，0，1，0)，而且表示從狀態(tài)“3”變?yōu)闋顟B(tài)“A”，并NAND門344有效。
在圖3C中示出了狀態(tài)的容許變遷。將圖3C所示的所有NAND門的輸出傳送到圖3D和3E所示的解碼邏輯。在圖3C所示的實(shí)施例中，在其邏輯輸出為負(fù)時(shí)，NAND門有效。
現(xiàn)在，參考圖3D，圖3D示出在圖3C產(chǎn)生的總線導(dǎo)線變遷的狀態(tài)解碼邏輯。每個(gè)NOR門370、373、376、379、382和385與最終變遷狀態(tài)相關(guān)。例如，NOR 370接收以狀態(tài)“3”結(jié)束的所有可能的狀態(tài)變遷，NOR 373接收以狀態(tài)“5”結(jié)束的所有狀態(tài)變遷，等等。因此，如果存在到狀態(tài)“3”的變遷，則NOR門370輸出正信號。如果存在到狀態(tài)“5”的變遷，則NOR門373為正，等等。利用其相應(yīng)的倒相器，即倒相器371、374、377、380、383和386，倒相每個(gè)NOR門370、373、376、379，382和385的輸出。這樣產(chǎn)生“-＝先設(shè)置”信號。延遲單元372、375、378、381、384和387進(jìn)一步對各信號進(jìn)行延遲。在一個(gè)實(shí)施例中，延遲單元包括事件數(shù)量的倒相器。饋送“-＝先設(shè)置”信號和“-＝之后設(shè)置(set late)”信號，并對圖3B所示的狀態(tài)鎖存器的設(shè)置/復(fù)位進(jìn)行控制。
現(xiàn)在，參考圖3E，圖3E示出將狀態(tài)變遷轉(zhuǎn)換為圖3B所示6個(gè)狀態(tài)鎖存器的可識別的2位數(shù)據(jù)分組。圖3E示出4個(gè)NOR門390、393、395和397。根據(jù)表1，容許狀態(tài)變遷表示2位數(shù)據(jù)的變遷。在圖3E中，從“3到5”、“5到3”、“6到3”、“9到3”、“A到3”或“C到5”的任意變遷代表傳輸2位數(shù)據(jù)“00”，因?yàn)閷τ谶@些事件中的任意一個(gè)事情，NOR門390將為正。從“3到6”、“5到6”、“6到5”、“9到5”、“A到6”或“C到6”的任意變遷代表傳輸2位數(shù)據(jù)“01”，因?yàn)閷τ谶@些事件中的任意一個(gè)事情，NOR門393將為正。將類似邏輯施加到NOR門395和397的輸入端。這些變遷是作為數(shù)據(jù)輸出的輸出，它是數(shù)據(jù)輸入的再現(xiàn)。
圖4示出數(shù)據(jù)總線系統(tǒng)可以執(zhí)行的各步驟的流程圖。在步驟410，數(shù)據(jù)總線發(fā)送器110和DB接收器180至少將總線導(dǎo)線劃分為一個(gè)至少具有4條總線導(dǎo)線的總線組163。在另一個(gè)實(shí)施例中，總線導(dǎo)線是偶數(shù)。對數(shù)據(jù)總線發(fā)送器160和數(shù)據(jù)總線接收器180進(jìn)行配置以對同一個(gè)總線導(dǎo)線集和組進(jìn)行發(fā)送和接收。在一個(gè)實(shí)施例中，數(shù)據(jù)總線發(fā)送器110和數(shù)據(jù)總線接收器180通過控制線170發(fā)送配置信息。
在步驟420，數(shù)據(jù)總線發(fā)送器110將總線導(dǎo)線組163、165初始化為6個(gè)容許狀態(tài)(0，0，1，1)、(0，1，0，1)、(0，1，1，0)、(1，0，0，1)、(1，0，1，0)或(1，1，0，0)中的任意一個(gè)狀態(tài)。在另一個(gè)實(shí)施例中，解碼變遷邏輯290將數(shù)據(jù)總線接收器180初始化為狀態(tài)(0，0，1，1)。該初始化狀態(tài)也被狀態(tài)鎖存器290捕獲。
在步驟430，通過數(shù)據(jù)輸入，數(shù)據(jù)總線發(fā)送器130接收要差分編碼并要通過第一和第二總線導(dǎo)線組163、165傳送的數(shù)據(jù)。在步驟440，根據(jù)總線導(dǎo)線組163的各總線導(dǎo)線的當(dāng)前狀態(tài)和新輸入數(shù)據(jù)，差分編碼電路120確定哪條總線導(dǎo)線將被變遷，每對斷言和去斷言總線導(dǎo)線一個(gè)變遷。在一個(gè)實(shí)施例中，表1示出這種判定。本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員明白，差分編碼電路120可以包括硬件、軟件、固件等。
在步驟450，數(shù)據(jù)總線發(fā)送器110利用差分方式通過總線導(dǎo)線組163傳送編碼數(shù)據(jù)。在步驟455，數(shù)據(jù)總線接收器180接收總線導(dǎo)線組163，總線導(dǎo)線組163既包括變遷總線導(dǎo)線，又包括非變遷總線導(dǎo)線。然后，利用正確差分放大器、NAND門、去復(fù)用器等，數(shù)據(jù)總線接收器180解碼被發(fā)送器110編碼的數(shù)據(jù)。
在步驟460，方法400確定是否還存在要被DB發(fā)送器110編碼的數(shù)據(jù)。如果還存在，則方法400重新執(zhí)行步驟430，而且DB發(fā)送器110接收要差分編碼和傳送的信息。如果不存在要差分編碼的信息，則方法400在步驟470停止。
顯然，本發(fā)明可以取多種形式，而且可以具有多種實(shí)施例。例如，盡管已經(jīng)公開了采用邏輯電路進(jìn)行變遷編碼，但是本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員明白，在本發(fā)明范圍內(nèi)，可以采用硬件、軟件、固件等。因此，在本發(fā)明的實(shí)質(zhì)范圍內(nèi)，可以對上述內(nèi)容做許多變化。盡管參考本發(fā)明的特定優(yōu)選實(shí)施例對本發(fā)明進(jìn)行了描述，但是應(yīng)當(dāng)注意，就其性質(zhì)來說，所公開的實(shí)施例是說明性的，而非限制性的，并且可以設(shè)想對上述公開進(jìn)行廣泛變化、修改、改變以及替換，在某些例子中，可以采用本發(fā)明的一些特征，而不相應(yīng)采用其他特征?？梢哉J(rèn)為，對于研究了對實(shí)施例所做的上述描述的、本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員，許多這種變化和修改是顯而易見和希望的。因此，廣義地和以與本發(fā)明的范圍一致的方式理解后附權(quán)利要求是適當(dāng)?shù)摹?br> 權(quán)利要求
1.一種用于差分總線的差分變遷編碼方法，該方法包括將總線劃分為一個(gè)或者多個(gè)總線導(dǎo)線組，每個(gè)總線導(dǎo)線組包括4條總線導(dǎo)線；在總線數(shù)據(jù)傳輸期間，斷言集中一半的總線導(dǎo)線，從而確定斷言總線導(dǎo)線集和去斷言總線導(dǎo)線集；以及通過去斷言斷言集中的至少一個(gè)總線導(dǎo)線和斷言去斷言集中的至少一個(gè)總線導(dǎo)線，通過差分驅(qū)動(dòng)兩條總線導(dǎo)線，傳送數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的方法，其中劃分步驟包括一個(gè)或者多個(gè)總線導(dǎo)線組，每個(gè)總線導(dǎo)線組包括6條總線導(dǎo)線。
3.根據(jù)權(quán)利要求1所述的方法，其中傳送步驟包括異步傳送。
4.根據(jù)權(quán)利要求1所述的方法，該方法進(jìn)一步包括接收組中的總線導(dǎo)線的步驟。
5.根據(jù)權(quán)利要求4所述的方法，該方法進(jìn)一步包括解碼組中的總線導(dǎo)線的步驟。
6.根據(jù)權(quán)利要求5所述的方法，該方法進(jìn)一步包括利用時(shí)鐘觸發(fā)信號接收多個(gè)總線導(dǎo)線組的變遷的步驟。
7.根據(jù)權(quán)利要求1所述的方法，其中利用微處理器計(jì)算斷言步驟。
8.一種差分變遷解碼差分總線系統(tǒng)，該系統(tǒng)包括差分總線，包括至少具有4條總線導(dǎo)線的組；總線發(fā)送器，可以用于斷言處于高電壓的一半總線導(dǎo)線和處于低電壓的一半總線導(dǎo)線，從而確定斷言總線導(dǎo)線集和去斷言總線導(dǎo)線集；通過去斷言斷言集中的一條總線導(dǎo)線并斷言去斷言集中的一條總線導(dǎo)線，通過差分驅(qū)動(dòng)兩條總線導(dǎo)線，每集一條總線導(dǎo)線，該總線發(fā)送器還可以用于傳送數(shù)據(jù)；以及總線接收器，可以用于接收總線導(dǎo)線組并用于在總線數(shù)據(jù)傳輸周期之后解碼獲得的信息。
9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中各總線導(dǎo)線包含在電纜內(nèi)。
10.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中總線發(fā)送器和總線接收器還適于利用信號傳播來測量并補(bǔ)償非對稱斷言時(shí)間和非對稱去斷言時(shí)間。
11.一種差分變遷編碼差分總線系統(tǒng)，該系統(tǒng)包括總線發(fā)送器，包括含有4條總線導(dǎo)線的組；總線發(fā)送器，可以用于斷言處于高電壓的一半總線導(dǎo)線和處于低電壓的一半總線導(dǎo)線，從而確定斷言總線導(dǎo)線集和去斷言總線導(dǎo)線集；以及其中通過去斷言斷言集中的一條總線導(dǎo)線并斷言去斷言集中的一條總線導(dǎo)線，通過差分驅(qū)動(dòng)兩條總線導(dǎo)線，每集一條總線導(dǎo)線，該總線發(fā)送器還可以用于傳送數(shù)據(jù)。
12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中差分總線包括6條總線導(dǎo)線。
13.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中至少部分差分總線在集成電路芯片的內(nèi)部。
14.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中至少部分總線位于集成電路芯片的外部。
15.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中以異步方式進(jìn)行數(shù)據(jù)傳送。
16.根據(jù)權(quán)利要求11所述的系統(tǒng)，該系統(tǒng)進(jìn)一步包括一條連接的總線。
17.根據(jù)權(quán)利要求11所述的系統(tǒng)，該系統(tǒng)進(jìn)一步包括4個(gè)或者更多個(gè)連接到4個(gè)或者更多個(gè)AND門的差分放大器，其中差分放大器在功能上連接到總線發(fā)送器的傳送信號。
18.根據(jù)權(quán)利要求11所述的系統(tǒng)，該系統(tǒng)進(jìn)一步包括連接到傳送數(shù)據(jù)的狀態(tài)鎖存器。
19.根據(jù)權(quán)利要求18所述的系統(tǒng)，其中狀態(tài)鎖存器適于傳送信號。
20.一種計(jì)算機(jī)程序產(chǎn)品，該計(jì)算機(jī)程序產(chǎn)品具有在其上記錄了計(jì)算機(jī)程序的介質(zhì)，該計(jì)算機(jī)程序包括計(jì)算機(jī)代碼，用于將總線劃分為一個(gè)或者多個(gè)總線導(dǎo)線組，每個(gè)總線導(dǎo)線組包括4條總線導(dǎo)線；計(jì)算機(jī)代碼，在總線數(shù)據(jù)傳輸期間，斷言集中的一半總線導(dǎo)線，從而確定斷言總線導(dǎo)線集和去斷言總線導(dǎo)線集；計(jì)算機(jī)代碼，用于通過去斷言斷言集中的至少一條總線導(dǎo)線并斷言去斷言集中的至少一條總線導(dǎo)線，通過差分驅(qū)動(dòng)兩條總線導(dǎo)線，傳送數(shù)據(jù)。
21.一種用于對差分總線進(jìn)行差分變遷編碼的處理器，該處理器包括計(jì)算機(jī)程序，該計(jì)算機(jī)程序包括計(jì)算機(jī)代碼，用于將總線劃分為一個(gè)或者多個(gè)總線導(dǎo)線組，每個(gè)總線導(dǎo)線組包括4條總線導(dǎo)線；計(jì)算機(jī)代碼，在總線數(shù)據(jù)傳輸期間，斷言集中的一半總線導(dǎo)線，從而確定斷言總線導(dǎo)線集和去斷言總線導(dǎo)線集；計(jì)算機(jī)代碼，用于通過去斷言斷言集中的一條總線導(dǎo)線并斷言去斷言集中的一條總線導(dǎo)線，通過差分驅(qū)動(dòng)兩條總線導(dǎo)線，傳送數(shù)據(jù)。
全文摘要
本發(fā)明提供了一種對差分總線進(jìn)行差分變遷編碼的方法。使用差分變遷編碼的方法包括，將差分總線劃分為一個(gè)或者多個(gè)由4條總線導(dǎo)線構(gòu)成的組。使用差分總線的方法還包括，在總線數(shù)據(jù)傳輸期間，斷言集中的一半總線導(dǎo)線，從而確定斷言總線導(dǎo)線集和去斷言總線導(dǎo)線集。該方法和系統(tǒng)進(jìn)一步包括，通過去斷言斷言集中的一條總線導(dǎo)線并斷言去斷言集中的一條總線導(dǎo)線，通過差分驅(qū)動(dòng)兩條總線導(dǎo)線，傳送數(shù)據(jù)。
文檔編號H03M7/20GK1492640SQ03155799
公開日2004年4月28日 申請日期2003年9月3日 優(yōu)先權(quán)日2002年9月12日
發(fā)明者戴維·J·克拉夫特, 查爾斯·R·約翰斯, R 約翰斯, 戴維 J 克拉夫特 申請人:國際商業(yè)機(jī)器公司