專利名稱：可變?cè)鲆娣糯笃鞯闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及供電纜調(diào)制解調(diào)器的調(diào)諧器中使用的可變?cè)鲆娣糯笃?，更具體地說，涉及能夠在增益衰減時(shí)改善失真特性(IIP3)的可變?cè)鲆娣糯笃鳌?br> 背景技術(shù)：
為了滿足近年來對(duì)寬帶因特網(wǎng)連接設(shè)備的不斷增長(zhǎng)的需求，已經(jīng)提供了各種電纜調(diào)制解調(diào)器，可經(jīng)由CATV將其連接到因特網(wǎng)。如同其它電子設(shè)備一樣，一直期望減小電纜調(diào)制解調(diào)器設(shè)備的大小。為了減小電纜調(diào)制解調(diào)器設(shè)備的大小，必然需要減小供電纜調(diào)制解調(diào)器設(shè)備中使用的調(diào)諧器。雖然因?yàn)檎{(diào)諧器由分立部件組成而在減小這種調(diào)諧器的大小的工作中存在限制，但是近年來，由于先進(jìn)的電路集成技術(shù)，已經(jīng)可以大大減小調(diào)諧器的大小。
供電纜調(diào)制解調(diào)器應(yīng)用中使用的大多數(shù)調(diào)諧器IC采用雙變頻超外差接收配置。附圖的圖8是雙變頻超外差接收的調(diào)諧器的框圖。在圖8中，調(diào)諧器具有天線101；可變?cè)鲆娣糯笃?02，用于放大CATV信號(hào)；第一壓控振蕩器103，用于以取決于加到其上的控制電壓的頻率在本地振蕩；第一混頻器104，用于將從可變?cè)鲆娣糯笃?02輸出的CATV信號(hào)與來自第一壓控振蕩器103的輸出信號(hào)相乘以便頻率變換，從而輸出頻率對(duì)應(yīng)于相乘信號(hào)之間的差的第一中頻信號(hào)；帶通濾波器105，用于僅讓給定頻帶中的信號(hào)通過，以便提取期望信道中的中頻信號(hào)，從而選擇一個(gè)臺(tái)；第二壓控振蕩器106，用于以取決于加到其上的控制電壓的頻率在本地振蕩；第二混頻器107，用于將從帶通濾波器105輸出的第一中頻信號(hào)與來自第二壓控振蕩器106的輸出信號(hào)相乘以便頻率變換，從而輸出頻率對(duì)應(yīng)于相乘信號(hào)之間的差的第二中頻信號(hào)；以及中頻信號(hào)放大器108，用于放大從第二混頻器107輸出的第二中頻信號(hào)并且輸出放大的第二中頻信號(hào)作為調(diào)諧器輸出信號(hào)。
以下簡(jiǎn)要描述調(diào)諧器的工作和特性。
可變?cè)鲆娣糯笃?02放大從天線101輸入的頻率為100MHz的CATV信號(hào)，并將該信號(hào)發(fā)送到第一混頻器104。為第一混頻器104提供CATV信號(hào)和從第一壓控振蕩器103輸出的頻率為1300MHz的本地振蕩信號(hào)，第一混頻器104執(zhí)行頻率變換以輸出頻率為1200MHz的第一中頻信號(hào)。帶通濾波器105讓頻率接近1200MHz的信號(hào)通過，從而提取期望信道中的第一中頻信號(hào)。為第二混頻器107提供頻率為1200MHz的第一中頻信號(hào)和例如從第二壓控振蕩器106輸出的頻率為1156MHz的本地振蕩信號(hào)，第二混頻器107執(zhí)行頻率變換，從而輸出頻率為44MHz的第二中頻信號(hào)。中頻信號(hào)放大器108將提供給它的第二中頻信號(hào)放大并輸出放大的第二中頻信號(hào)作為調(diào)諧器輸出信號(hào)。作為在CATV系統(tǒng)調(diào)諧器中實(shí)際采用的頻率的示例給出上述CATV信號(hào)、第一中頻信號(hào)、第二中頻信號(hào)等的頻率。
執(zhí)行上述頻率變換的調(diào)諧器具有從-70到+30dBm的輸入信號(hào)電平。由于將最大130個(gè)波的信號(hào)輸入調(diào)諧器，第一級(jí)的可變?cè)鲆娣糯笃?02需要具有10dB的增益、6dB的噪聲指數(shù)、40dB的最大衰減電平、最大增益處+15dBm的三次輸入截取點(diǎn)(下文中稱為“IIP3”)，已衰減增益(-15dB)處+30dBm的IIP3。因此，當(dāng)增益降低時(shí)，在可變?cè)鲆娣糯笃?02上強(qiáng)加更嚴(yán)格的失真要求。
具有加在其上的這種失真要求的可變?cè)鲆娣糯笃靼p極型晶體管和雙柵極場(chǎng)效應(yīng)晶體管(下文中稱為“雙柵極FET”)。以下將描述雙柵極FET的操作。圖9是包括雙柵極FET的可變?cè)鲆娣糯笃鞯碾娐穲D。在圖9中，可變?cè)鲆娣糯笃骶哂械谝籉ET 111；第二FET112，與第一FET 111級(jí)聯(lián)；電壓源113；地電平114；信號(hào)輸入端115；電阻116，連接到第一FET 111的柵極G1，用于將合適的偏壓加到輸入信號(hào)上；電壓源117，用于施加合適的偏壓；可變電壓源118，連接到第二FET 112的柵極G2；負(fù)載電阻119，用于提取輸出信號(hào)；以及信號(hào)輸出端120?？赏ㄟ^使用電阻將來自電壓源113的電壓分壓來提供電壓源117。
在上述構(gòu)造的雙柵極FET中，將輸入信號(hào)加到第一FET 111的柵極G1，從第二FET 112的漏極產(chǎn)生輸出信號(hào)。通過改變加到第二FET 112的柵極T2的電壓來控制可變?cè)鲆娣糯笃鞯脑鲆?。例如，?dāng)加到第二FET 112的柵極G2的電壓降低時(shí)，第二FET 112的源極電壓降低，降低了第一FET 111的漏極-源極電壓Vds。當(dāng)漏極-源極電壓Vds變得更低時(shí)，第一FET 111的跨導(dǎo)gm變得更小，導(dǎo)致增益降低。相反，當(dāng)加到第二FET 112的柵極G2的電壓增加時(shí)，增益增加。即使用NPN晶體管代替增益控制FET 112，可變?cè)鲆娣糯笃饕惨耘c上述相同的方式工作。在日本公開特許公報(bào)No.2002-176371(段落0010，圖1)中公開了包括雙柵極FET的可變?cè)鲆娣糯笃鳌?br> 以下將描述關(guān)于包括圖9中所示的雙柵極FET的可變?cè)鲆娣糯笃鞯脑鲆?、噪聲等的特性。附圖的圖10是平面圖，示出在集成電路(IC)上形成的FET的一般布置。在圖10中，Lg表示柵極長(zhǎng)度，Wg表示柵極寬度。附圖的圖11是曲線圖，示出柵極寬度、增益和噪聲指數(shù)之間的關(guān)系。在圖11中，PG表示增益，NF表示噪聲指數(shù)。附圖的圖12是曲線圖，示出增益衰減和IIP3之間的關(guān)系。在圖12中，增益衰減和IIP3之間的關(guān)系表現(xiàn)為不同的圖案，取決于用作參數(shù)的柵極寬度。從圖11和圖12可以看出，當(dāng)柵極寬度Wg增大時(shí)，增益PG增大，噪聲指數(shù)NF減小，增加了噪聲特性。然而，當(dāng)IIP3降低時(shí)引起失真特性。為了滿足當(dāng)增益為最大值時(shí)對(duì)PG和NF特性的要求，有必要使用Wg＝20(μm)的FET，然而，這種FET無法滿足當(dāng)增益衰減時(shí)對(duì)IIP3特性的要求。為了滿足當(dāng)增益衰減時(shí)對(duì)IIP3特性的要求，有必要使用Wg＝5(μm)的FET，該FET降低PG和NF特性。這意味著，在提高PG和NF特性的嘗試和提高IIP3特性的嘗試之間，存在折衷，并且難以獲得同時(shí)滿足對(duì)PG和NF特性的要求以及對(duì)IIP3特性的要求的可變?cè)鲆娣糯笃鳌?br> 已經(jīng)實(shí)現(xiàn)了本發(fā)明以解決以上問題。本發(fā)明的一個(gè)目的是提供一種可變?cè)鲆娣糯笃?，它能夠在增益衰減時(shí)改善失真特性IIP3，而不會(huì)降低在增益為最大值時(shí)關(guān)于增益PG和噪聲指數(shù)NF的特性。
發(fā)明公開根據(jù)本發(fā)明的一種可變?cè)鲆娣糯笃靼ǘ鄠€(gè)雙柵極FET和多個(gè)電壓控制裝置，所述雙柵極FET具有第一FET，其各個(gè)柵極用于接收輸入信號(hào)；第二FET，其各個(gè)源極分別連接到第一FET的漏極，第一FET的各個(gè)源極彼此相連，第二FET的各個(gè)漏極彼此相連，所述多個(gè)電壓控制裝置連接到第二FET的各個(gè)柵極，用于將柵極電壓分別施加到其上。
根據(jù)本發(fā)明的一種可變?cè)鲆娣糯笃靼ǘ鄠€(gè)可變?cè)鲆娣糯笤投鄠€(gè)電壓控制裝置，所述可變?cè)鲆娣糯笤哂蠪ET，其各個(gè)柵極用于接收輸入信號(hào)；雙極型晶體管，其各個(gè)發(fā)射極分別連接到FET的漏極，F(xiàn)ET的各個(gè)源極彼此相連，雙極型晶體管的各個(gè)集電極彼此相連，所述多個(gè)電壓控制裝置連接到雙極型晶體管的各個(gè)基極，用于將基極電壓分別施加到其上。
在根據(jù)本發(fā)明的可變?cè)鲆娣糯笃髦校糜诮邮蛰斎胄盘?hào)的FET具有基本相同的電特性。
在根據(jù)本發(fā)明的可變?cè)鲆娣糯笃髦?，用于接收輸入信?hào)的FET中的至少一個(gè)FET的電特性與用于接收輸入信號(hào)的FET中的其它一個(gè)或多個(gè)FET的電特性不同。
根據(jù)本發(fā)明的可變?cè)鲆娣糯笃骶哂惺剐盘?hào)輸入部分和信號(hào)輸出部分互連的電壓反饋通路。
根據(jù)本發(fā)明的可變?cè)鲆娣糯笃靼ǘ鄠€(gè)第一雙柵極FET、多個(gè)第二雙柵極FET和多個(gè)電壓控制裝置，所述第一雙柵極FET具有各個(gè)柵極用于接收輸入信號(hào)的第一FET以及各個(gè)源極分別連接到第一FET的漏極的第二FET，第一FET的各個(gè)源極彼此相連，第二FET的各個(gè)漏極彼此相連，所述第二雙柵極FET具有各個(gè)柵極用于接收反相輸入信號(hào)的第三FET以及各個(gè)源極分別連接到第三FET的漏極的第四FET，第三FET的各個(gè)源極彼此相連，第四FET的各個(gè)漏極彼此相連，所述多個(gè)電壓控制裝置連接到第二FET的各個(gè)柵極和第四FET的各個(gè)柵極，用于將柵極電壓分別施加到其上。第一雙柵極FET的數(shù)量、第二雙柵極FET的數(shù)量和電壓控制裝置的數(shù)量彼此相等。


圖1是電路圖，示出根據(jù)本發(fā)明的第一實(shí)施例的可變?cè)鲆娣糯笃鞯牟贾?；圖2是說明控制柵極控制電壓的過程的圖表；圖3是示出絕對(duì)增益和IIP3之間關(guān)系的圖表；圖4是說明控制柵極控制電壓的另一個(gè)過程的圖表；圖5是電路圖，示出根據(jù)本發(fā)明的第一實(shí)施例的修改的可變?cè)鲆娣糯笃鞯牟贾?；圖6是電路圖，示出根據(jù)本發(fā)明的第二實(shí)施例的可變?cè)鲆娣糯笃鞯牟贾?；圖7是電路圖，示出根據(jù)本發(fā)明的第三實(shí)施例的可變?cè)鲆娣糯笃鞯牟贾?；圖8是雙變頻超外差接收的調(diào)諧器的框圖；圖9是電路圖，示出采用雙柵極FET的可變?cè)鲆娣糯笃鞯牟贾?；圖10是平面圖，示出在集成電路上形成的FET的一般布置；圖11是示出柵極寬度、增益和噪聲指數(shù)之間關(guān)系的圖表；圖12是示出增益衰減和IIP3之間關(guān)系的圖表。
實(shí)施本發(fā)明的最佳方式下面參照附圖來描述本發(fā)明的實(shí)施例。為了闡明描述的實(shí)施例的元件和要求保護(hù)的發(fā)明的元件之間的對(duì)應(yīng)關(guān)系，在對(duì)本發(fā)明實(shí)施例的以下描述中，將與描述的實(shí)施例的元件對(duì)應(yīng)的要求保護(hù)的發(fā)明的元件置于描述的實(shí)施例的元件后的圓括號(hào)中。
第一實(shí)施例圖1是電路圖，示出根據(jù)本發(fā)明的第一實(shí)施例的可變?cè)鲆娣糯笃鞯牟贾?。在圖1中，可變?cè)鲆娣糯笃骶哂须妷涸?；地電平2；信號(hào)輸入端(信號(hào)輸入部分)3；電阻4，其連接到信號(hào)輸入端3，用于將合適的偏壓加到輸入信號(hào)上；電壓源5，用于施加合適的偏壓；FET(第一FET)6，其柵極連接到信號(hào)輸入端3，源極連接到地電平2；FET(第二FET)7，其源極連接到FET 6的漏極；FET(第一FET)8，其柵極連接到信號(hào)輸入端3，源極連接到地電平2；FET(第二FET)9，其源極連接到FET 8的漏極；負(fù)載電阻10，其一端同時(shí)連接到FET 7的漏極和FET 9的漏極，另一端連接到電壓源1，用于提取輸出信號(hào)；可變電壓源11；控制電壓發(fā)生電路12，它連接到FET 7的柵極、FET9的柵極和可變電壓源11，用于獨(dú)立控制加到FET 7的柵極的電壓和加到FET 9的柵極的電壓；信號(hào)輸出端(信號(hào)輸出部分)13，它連接到FET 7的漏極和FET 9的漏極。可變電壓源11和控制電壓發(fā)生電路12共同組成第一電壓控制裝置，用于控制加到FET 7的柵極的電壓?？勺冸妷涸?1和控制電壓發(fā)生電路12也共同組成第二電壓控制裝置，用于獨(dú)立于第一電壓控制裝置來控制加到FET 9的柵極的電壓。在本實(shí)施例中，F(xiàn)ET 6的柵極寬度和FET 8的柵極寬度等于10(μm)。
以下描述可變?cè)鲆娣糯笃鞯墓ぷ鳌?br> 假設(shè)用Vagc表示可變電壓源11的電壓，用Vcon1表示加到FET7的柵極的柵極控制電壓，用Vcon2表示加到FET 9的柵極的柵極控制電壓。首先，將在下文中描述控制圖1所示可變?cè)鲆娣糯笃鞯臇艠O的過程，其中柵極控制電壓Vcon1和柵極控制電壓Vcon2彼此相等。如果具有相同電特性的FET彼此并聯(lián)連接，那么它們具有與柵極寬度是其兩倍的FET相同的電特性。因此，當(dāng)由相同電壓控制FET時(shí)，提供圖12所示曲線Wg＝20(μm)所指示的IIP3特性。總體上，PG特性和NF特性也與Wg＝20(μm)時(shí)給出的那些特性基本相同。因此，PG＝10dB，NF＝6dB，IIP3＝19dBm(當(dāng)增益為最大值時(shí))，并且IIP3＝25dBm(當(dāng)增益衰減15dB時(shí))。
以下描述控制可變?cè)鲆娣糯笃鞯臇艠O的過程，其中獨(dú)立(分開)控制柵極控制電壓Vcon1和柵極控制電壓Vcon2。圖2是說明控制柵極控制電壓的過程的圖表，圖3是示出絕對(duì)增益和IIP3之間關(guān)系的圖表。給出圖3作為圖12中所示曲線圖的修改，該修改是通過將IIP3特性的水平軸所表示的變量從增益衰減變?yōu)榻^對(duì)增益來進(jìn)行的。當(dāng)如圖2所示控制柵極控制電壓Vcon1和柵極控制電壓Vcon2時(shí)，由于當(dāng)增益為最大值時(shí)將最大柵極電壓加到FET 7和FET 9的柵極，總體上，獲得與當(dāng)Wg＝20(μm)時(shí)給出的特性基本相同的特性。因此，PG＝10dB，NF＝6dB，IIP3＝19dBm。當(dāng)增益衰減15dB、Vcon2＝0(即加到FET 9的柵極的柵極電壓為0)時(shí)，由FET 8和FET 9構(gòu)成的雙柵極FET截止。關(guān)于IIP3特性，在圖3中的曲線Wg＝10(μm)上獲得與-5dB的絕對(duì)增益對(duì)應(yīng)的31dBm的IIIP3值。即，當(dāng)增益為最大值時(shí)獲得的PG特性和NF特性為當(dāng)Wg＝20(μm)時(shí)給出的特性，當(dāng)增益衰減時(shí)獲得的IIP3特性為當(dāng)Wg＝10(μm)時(shí)給出的特性。
根據(jù)如上所述的第一實(shí)施例，可變?cè)鲆娣糯笃骶哂邪ㄓ糜诮邮蛰斎胄盘?hào)的FET 6和與FET 6級(jí)聯(lián)的FET 7的雙柵極FET；包括用于接收輸入信號(hào)的FET 8和與FET 8級(jí)聯(lián)的FET 9的雙柵極FET；第一電壓控制裝置，用于控制加到FET 7的柵極的柵極控制電壓Vcon1；以及第二電壓控制裝置，用于獨(dú)立于第一電壓控制裝置來控制加到FET 9的柵極的柵極控制電壓Vcon2，F(xiàn)ET 6和FET 8的各個(gè)源極彼此相連，F(xiàn)ET 7和FET 9的各個(gè)漏極彼此相連，用于提取輸出信號(hào)。因此，當(dāng)由第一電壓控制裝置和第二電壓控制裝置適當(dāng)控制柵極控制電壓Vcon1和柵極控制電壓Vcon2時(shí)，滿足增益為最大值時(shí)對(duì)PG特性和NF特性的要求，并且滿足增益衰減時(shí)對(duì)IIP3特性的要求。
在第一實(shí)施例中，彼此并聯(lián)連接的雙柵極FET的數(shù)量是2。然而，可將三個(gè)或三個(gè)以上雙柵極FET彼此并聯(lián)連接以總體上提供可變?cè)鲆娣糯笃?。根?jù)這樣的修改，在每個(gè)雙柵極FET中，分開地控制連接到用作第二FET的FET的各個(gè)柵極的電壓控制裝置，如同上述FET 7和FET 9一樣，以適合的組合施加?xùn)艠O控制電壓，用于改善可變?cè)鲆娣糯笃鞯奶匦浴?br> 在第一實(shí)施例中，如圖2所示，在分開的電壓變化范圍內(nèi)控制柵極控制電壓Vcon1和柵極控制電壓Vcon2。特別地，在柵極控制電壓Vcon1達(dá)到最大值以后，柵極控制電壓Vcon2增大，或者在柵極控制電壓Vcon2變?yōu)榱阋院?，柵極控制電壓Vcon1降低。然而，用于根據(jù)本發(fā)明的可變?cè)鲆娣糯笃鞯臇艠O控制過程并不局限于以上過程。相反，可以在重疊的電壓變化范圍內(nèi)控制柵極控制電壓Vcon1和柵極控制電壓Vcon2。圖4說明控制柵極控制電壓的另一個(gè)過程。在圖4中，如同第一實(shí)施例一樣，在柵極控制電壓Vcon1的變化和柵極控制電壓Vcon2的變化之間提供一定的延時(shí)，用于改善增益衰減時(shí)的失真特性IIP3，而不損害當(dāng)增益為最大值時(shí)關(guān)于增益PG和噪聲指數(shù)NF的特性。上述重疊的電壓變化范圍使可變電壓源11的電壓Vagc和增益衰減在某種程度上彼此線性相關(guān)，用于使控制增益容易，并降低當(dāng)增益衰減大約2dB時(shí)的IIP3退化。
在第一實(shí)施例中，由于相同的柵極長(zhǎng)度和相同的柵極寬度，F(xiàn)ET 6和FET 8具有相同的電特性，然而，F(xiàn)ET 6和FET 8可具有不同的電特性。例如，可以改變柵極長(zhǎng)度Lg和柵極寬度Wg以便用不同的配置構(gòu)成FET 6和FET 8，用于進(jìn)一步改善增益衰減時(shí)的IIP3。此外，雖然在第一實(shí)施例中用于控制柵極控制電壓Vcon1的第一電壓控制裝置和用于控制柵極控制電壓Vcon2的第二電壓控制裝置可獨(dú)立地工作，但是在實(shí)現(xiàn)上述操作和優(yōu)點(diǎn)的限度內(nèi)，可使這些電壓控制裝置在某種程度上彼此相關(guān)。彼此相關(guān)的電壓控制裝置可以減少用于簡(jiǎn)化總體布置的控制參數(shù)。
以下描述第一實(shí)施例的修改。
圖5是電路圖，示出根據(jù)本發(fā)明的第一實(shí)施例的修改的可變?cè)鲆娣糯笃鞯牟贾?。圖5中與圖1中相同的那些標(biāo)號(hào)表示相同或?qū)?yīng)的部分，以下不再描述。可變?cè)鲆娣糯笃骶哂蠳PN晶體管(雙極型晶體管)21，其發(fā)射極連接到FET 6的漏極；NPN晶體管(雙極型晶體管)22，其發(fā)射極連接到FET 8的漏極；可變電壓源(電壓控制裝置)23，連接到NPN晶體管21的基極，用于控制加到其基極的電壓Vcon1；以及可變電壓源(電壓控制裝置)24，連接到NPN晶體管22的基極，用于控制加到其基極的電壓Vcon2。如同圖1所示的可變?cè)鲆娣糯笃饕粯?，NPN晶體管21和NPN晶體管22各自的集電極彼此相連。級(jí)聯(lián)的FET 6和NPN晶體管21以及級(jí)聯(lián)的FET 8和NPN晶體管22構(gòu)成要求保護(hù)的各個(gè)可變?cè)鲆娣糯笤??？勺冊(cè)鲆娣糯笤?duì)應(yīng)于圖1所示的可變?cè)鲆娣糯笃髦械碾p柵極FET。圖5所示的可變?cè)鲆娣糯笃鞯墓ぷ骱蛨D1所示的可變?cè)鲆娣糯笃鞯墓ぷ飨嗤?，以下不再描述。由于雙極型晶體管和用于接收輸入信號(hào)的FET級(jí)聯(lián)，從FET的漏極所看到的FET的阻抗降低，因此由AC信號(hào)引起的FET的漏極-源極電壓Vds的變化減小，改善了輸出信號(hào)的失真特性。
第二實(shí)施例圖6是電路圖，示出根據(jù)本發(fā)明的第二實(shí)施例的可變?cè)鲆娣糯笃鞯牟贾?。圖6中與圖1中相同的標(biāo)號(hào)表示相同或?qū)?yīng)的部分，以下不再描述?？勺?cè)鲆娣糯笃骶哂锌勺冸妷涸?電壓控制裝置)31，連接到FET 7的柵極用于控制加到其柵極的電壓Vcon1；可變電壓源(電壓控制裝置)32，連接到FET 9的柵極用于控制加到其柵極的電壓Vcon2；電阻33，插在信號(hào)輸出端13與信號(hào)輸入端3之間；以及電阻34，插在信號(hào)輸入端3和地電平2之間。這樣通過電阻33將電壓反饋通路連接在信號(hào)輸出端13和信號(hào)輸入端3之間，用于施加電壓反饋柵極偏置，從而抑制由FET的制造公差所引起的漏極電流的變化，以便穩(wěn)定電路工作。
第三實(shí)施例圖7是電路圖，示出根據(jù)本發(fā)明的第三實(shí)施例的可變?cè)鲆娣糯笃鞯牟贾?。在圖7中，可變?cè)鲆娣糯笃骶哂须妷涸?1；地電平42；第一信號(hào)輸入端43；第二信號(hào)輸入端44，用于輸入反相信號(hào)，該信號(hào)是輸入到第一信號(hào)輸入端43的信號(hào)的反相形式；電阻45，連接到第一信號(hào)輸入端43，用于將合適的偏壓加到輸入信號(hào)上；電阻46，連接到第二信號(hào)輸入端44，用于將合適的偏壓加到反相輸入信號(hào)上；電壓源47，連接到電阻45和電阻46，用于施加合適的偏壓；FET(第一FET)48，其柵極連接到第一信號(hào)輸入端43，源極連接到地電平42；FET(第二FET)49，其源極連接到FET 48的漏極；FET(第一FET)50，其柵極連接到第一信號(hào)輸入端43，源極連接到地電平42；FET(第二FET)51，其源極連接到FET 50的漏極；負(fù)載電阻52，其一端同時(shí)連接到FET 49的漏極和FET 51的漏極，另一端連接到電壓源41，用于提取輸出信號(hào)；信號(hào)輸出端53，其連接到FET 49的漏極和FET 51的漏極；FET(第三FET)54，其柵極連接到第二信號(hào)輸入端44，源極連接到地電平42；FET(第四FET)55，其源極連接到FET 54的漏極；FET(第三FET)56，其柵極連接到第二信號(hào)輸入端44，源極連接到地電平42；FET(第四FET)57，其源極連接到FET 56的漏極；負(fù)載電阻58，其一端同時(shí)連接到FET 55的漏極和FET 57的漏極，另一端連接到電壓源41，用于提取反相輸出信號(hào)；信號(hào)輸出端59，其連接到FET 55的漏極和FET 57的漏極；第一可變電壓源(電壓控制裝置)60，其連接到FET 49的柵極和FET 55的柵極，用于控制加到其柵極的電壓Vcon1；以及第二可變電壓源(電壓控制裝置)61，其連接到FET 51的柵極和FET 57的柵極，用于控制加到其柵極的電壓Vcon2。
如FET 48的第一FET和如與FET 48級(jí)聯(lián)的FET 49的第二FET共同構(gòu)成第一雙柵極FET，用作可變柵極放大元件，用于放大輸入信號(hào)。如FET 54的第三FET和如與FET 54級(jí)聯(lián)的FET 55的第四FET共同構(gòu)成第二雙柵極FET，用作可變柵極放大元件，用于放大反相輸入信號(hào)。從圖7所示的電路圖可看出，第一雙柵極FET的數(shù)量和第二雙柵極FET的數(shù)量彼此相同，以便提供輸入信號(hào)和輸出信號(hào)之間的平衡。提供如可變電壓源60、61的電壓控制裝置，其數(shù)量等于第一雙柵極FET和第二雙柵極FET的數(shù)量，并將相同的柵極電壓加到第二FET和第四FET，例如與FET 49和FET 55一樣，第二FET和第四FET彼此相關(guān)聯(lián)。為了提供輸入信號(hào)和輸出信號(hào)之間的平衡，F(xiàn)ET 48、FET 50、FET 54和FET 56(這些FET的柵極被提供有輸入信號(hào))具有基本相同的電特性，并且FET 49、FET 51、FET 55和FET57(這些FET的柵極被提供有控制電壓)也具有基本相同的電特性。
采用以上布置，由FET 48、49、50、51和可變電壓源60、61構(gòu)成的用于放大輸入信號(hào)的可變?cè)鲆娣糯笃?，以及由FET 54、55、56、57和可變電壓源60、61構(gòu)成的用于放大反相輸入信號(hào)的可變?cè)鲆娣糯笃骺稍谠鲆婵刂品秶鷥?nèi)提供相同的柵極。因此，可將平衡信號(hào)輸入到可變?cè)鲆娣糯笃饕约皬目勺冊(cè)鲆娣糯笃鬏敵銎胶庑盘?hào)，用于改善二階失真并消除共模噪聲。
根據(jù)上述第一到第三實(shí)施例的可變?cè)鲆娣糯笃鞑⒉幌拗票景l(fā)明，而僅僅是說明性的。本發(fā)明的技術(shù)范圍由權(quán)利要求的范圍確定，可以在權(quán)利要求所定義的技術(shù)范圍內(nèi)作出不同的設(shè)計(jì)改變。例如，雖然在以上實(shí)施例中采用NMOS晶體管作為FET，但是由于與上述相同的優(yōu)點(diǎn)，也可采用PMOS晶體管作為FET。
根據(jù)本發(fā)明，如上所述，由于多個(gè)雙柵極FET彼此并聯(lián)連接，其中每個(gè)雙柵極FET具有柵極用于接收輸入信號(hào)的第一FET和與第一FET級(jí)聯(lián)的第二FET，并且可從對(duì)應(yīng)的電壓控制裝置將電壓分開地加到第二FET，通過適當(dāng)控制各個(gè)電壓控制裝置所施加的柵極控制電壓，可以改善增益衰減時(shí)的失真特性IIP3，而不損害當(dāng)增益為最大值時(shí)的增益和噪聲指數(shù)。
根據(jù)本發(fā)明，由于多個(gè)可變?cè)鲆娣糯笤舜瞬⒙?lián)連接，其中每個(gè)可變?cè)鲆娣糯笤艠O用于接收輸入信號(hào)的FET和與FET級(jí)聯(lián)的雙極型晶體管，并且可從對(duì)應(yīng)的電壓控制裝置將電壓分開地加到雙極型晶體管，通過適當(dāng)控制各個(gè)電壓控制裝置所施加的基極控制電壓，可改善增益衰減時(shí)的失真特性IIP3，而不損害當(dāng)增益為最大值時(shí)的增益和噪聲指數(shù)。由于雙極型晶體管與用于接收輸入信號(hào)的FET級(jí)聯(lián)，從FET的漏極看見的FET的阻抗降低，因此由AC信號(hào)引起的FET的漏極-源極電壓Vds的變化減小，使得輸出信號(hào)的失真特性得以改善。
根據(jù)本發(fā)明，由于用于接收輸入信號(hào)的各FET具有基本相同的電特性，雙柵極FET的關(guān)于PG、NF和IIP3的特性隨電壓控制裝置輸出的電壓的改變而一致地改變。由于可以容易地識(shí)別根據(jù)從電壓控制裝置輸出的控制電壓的各種組合的電路特性，可容易地執(zhí)行可變?cè)鲆婵刂啤?br> 根據(jù)本發(fā)明，由于用于接收輸入信號(hào)的FET中的至少一個(gè)具有與用于接收輸入信號(hào)的FET中的其它一個(gè)或多個(gè)的電特性不同的電特性，因此，可進(jìn)一步改善增益衰減時(shí)的失真特性IIP3。
根據(jù)本發(fā)明，由于可變?cè)鲆娣糯笃骶哂惺剐盘?hào)輸入部分和信號(hào)輸出部分互連的電壓反饋通路，所以為穩(wěn)定的電路工作抑制了由FET的制造公差引起的漏極電流的變化。
根據(jù)本發(fā)明，由于多個(gè)第一雙柵極FET(每個(gè)包括柵極用于接收輸入信號(hào)的第一FET和與第一FET級(jí)聯(lián)的第二FET)彼此并聯(lián)連接，多個(gè)第二雙柵極FET(每個(gè)包括柵極用于接收反相輸入信號(hào)的第三FET和與第三FET級(jí)聯(lián)的第四FET)彼此并聯(lián)，并且可從對(duì)應(yīng)的電壓控制裝置將各電壓分開地加到第二FET的柵極和第四FET的柵極，第二FET和第四FET彼此相關(guān)聯(lián)，所以由第一雙柵極FET構(gòu)成的用于放大輸入信號(hào)的可變?cè)鲆娣糯笃骱陀傻诙p柵極FET構(gòu)成的用于放大反相輸入信號(hào)的可變?cè)鲆娣糯笃髟谠鲆婵刂品秶鷥?nèi)具有相同的增益。因此，可將平衡信號(hào)輸入可變?cè)鲆娣糯笃饕约皬目勺冊(cè)鲆娣糯笃鬏敵銎胶庑盘?hào)，以便改善二階失真并消除共模噪聲。
權(quán)利要求
1.一種可變?cè)鲆娣糯笃?，包括多個(gè)雙柵極FET，所述雙柵極FET具有各個(gè)柵極用于接收輸入信號(hào)的第一FET和各個(gè)源極分別連接到所述第一FET的漏極的第二FET，所述第一FET的各個(gè)源極彼此相連，所述第二FET的各個(gè)漏極彼此相連；以及多個(gè)電壓控制裝置，它們連接到所述第二FET的各個(gè)柵極，用于將柵極電壓分別施加到其上。
2.一種可變?cè)鲆娣糯笃鳎ǘ鄠€(gè)可變?cè)鲆娣糯笤?，所述可變?cè)鲆娣糯笤哂懈鱾€(gè)柵極用于接收輸入信號(hào)的FET和各個(gè)發(fā)射極分別連接到所述FET的漏極的雙極型晶體管，所述FET的各個(gè)源極彼此相連，所述雙極型晶體管的各個(gè)集電極彼此相連；以及多個(gè)電壓控制裝置，它們連接到所述雙極型晶體管的各個(gè)基極，用于將基極電壓分別施加到其上。
3.如權(quán)利要求1或2所述的可變?cè)鲆娣糯笃?，其特征在于用于接收所述輸入信?hào)的所述FET具有基本相同的電特性。
4.如權(quán)利要求1或2所述的可變?cè)鲆娣糯笃鳎涮卣髟谟谟糜诮邮账鲚斎胄盘?hào)的所述FET中的至少一個(gè)具有與用于接收所述輸入信號(hào)的所述FET中的其它一個(gè)或多個(gè)的電特性不同的電特性。
5.如權(quán)利要求1或2所述的可變?cè)鲆娣糯笃?，其特征在于還包括使信號(hào)輸入部分和信號(hào)輸出部分互連的電壓反饋通路。
6.一種可變?cè)鲆娣糯笃?，包括多個(gè)第一雙柵極FET，所述第一雙柵極FET具有各個(gè)柵極用于接收輸入信號(hào)的第一FET和各個(gè)源極分別連接到所述第一FET的漏極的第二FET，所述第一FET的各個(gè)源極彼此相連，所述第二FET的各個(gè)漏極彼此相連；多個(gè)第二雙柵極FET，所述第二雙柵極FET具有各個(gè)柵極用于接收反相輸入信號(hào)的第三FET和各個(gè)源極分別連接到所述第三FET的漏極的第四FET，所述第三FET的各個(gè)源極彼此相連，所述第四FET的各個(gè)漏極彼此相連；以及多個(gè)電壓控制裝置，它們連接到所述第二FET的各個(gè)柵極和所述第四FET的各個(gè)柵極，用于將柵極電壓分別施加到其上；其中所述第一雙柵極FET的數(shù)量、所述第二雙柵極FET的數(shù)量以及所述電壓控制裝置的數(shù)量彼此相等。
全文摘要
一種可變?cè)鲆娣糯笃骺筛纳圃鲆嫠p時(shí)的失真特性(IIP3)而不損害最大增益時(shí)關(guān)于增益PG和噪聲指數(shù)NF的特性。在該可變?cè)鲆娣糯笃髦?，多個(gè)雙柵極型FET并聯(lián)連接。每個(gè)雙柵極型FET由柵極接收輸入信號(hào)的第一FET(6、8)和與第一FET(6、8)級(jí)聯(lián)的第二FET(7、9)構(gòu)成。該放大器以這樣的方式配置可從電壓控制裝置將柵極控制電壓(Vcon1、Vcon2)施加到每個(gè)雙柵極型FET的第二FET(7、9)。
文檔編號(hào)H03G3/10GK1682439SQ0382192
公開日2005年10月12日 申請(qǐng)日期2003年9月10日 優(yōu)先權(quán)日2002年9月18日
發(fā)明者大谷晃一, 佐久間剛 申請(qǐng)人:索尼株式會(huì)社