一種運算放大器的制造方法
專利名稱:一種運算放大器的制造方法
【專利摘要】本實用新型公開了一種運算放大器，包括依次連接的第一級放大模塊、第二級放大模塊、第三級放大模塊，與第二級放大模塊連接的使用兩個差分對的共模反饋模塊DIFF CMFB電路，以及與第三級放大模塊連接的開關電容共模反饋模塊CAP CMFB電路。本實用新型通過雙極型晶體管和CMOS晶體管的BiCMOS工藝實現(xiàn)，既具有雙極型電路部分的低輸入阻抗和高增益，又具有CMOS電路部分的低功耗和高集成度，因此提高了放大器的增益，減小了信號主通路上的寄生電容，提高了整個運放電路的速度，從而提高了ADC電路的速度和穩(wěn)定性。
【專利說明】
一種運算放大器
技術領域
[0001]本實用新型屬于集成電路技術領域，涉及一種運算放大器，具體涉及一種應用于高速高精度的流水線式ADC中的高速高增益的運算放大器。
【背景技術】
[0002]模數(shù)轉換器(Analog to Digital Circuit，ADC)是混合信號系統(tǒng)中重要的組成部分，流水線式ADC在精度、速度和功耗之間的折中優(yōu)勢使其在高分辨率和無線通信領域中得到了廣泛的應用。目前，采樣電容電路的噪聲、比較器的帶寬和各級負載電容都會影響流水線ADC提高速度，但對流水線ADC速度影響最大的是采樣保持電路的運算放大器和各級余量運算放大器的帶寬。ADC系統(tǒng)中速度和精度主要由運算放大器的建立特性決定，而要提高運放建立速度則要求其帶寬高，要提高運放建立精度高則要求其直流增益大。因此要提升流水線式ADC的速度，其關鍵點在于研究和設計一種高速高增益運算放大器。
[0003]常規(guī)的運算放大器多采用傳統(tǒng)的CMOS工藝，但該工藝由于MOS晶體管的本征增益較低，因此導致了現(xiàn)有的運算放大器難以實現(xiàn)高增益。
【實用新型內(nèi)容】
[0004]為解決上述問題，本實用新型公開了一種采用BiCMOS工藝設計的運算放大器，既具有雙極型電路部分的低輸入阻抗和高增益，又具有CMOS電路部分的低功耗和高集成度。
[0005]為了達到上述目的，本實用新型提供如下技術方案:
[0006]—種運算放大器，包括依次連接的第一級放大模塊、第二級放大模塊、第三級放大模塊，與第二級放大模塊連接的使用兩個差分對的共模反饋模塊DIFF CMFB電路，以及與第三級放大模塊連接的開關電容共模反饋模塊CAP CMFB電路;所述第一級放大模塊用于提高整個運放的輸入阻抗，所述第二級放大模塊用于提高電流源阻抗，所述第三級放大模塊提高運算放大器的輸出擺幅，所述DIFF CMFB電路用于檢測二個輸出端的共模電平并調(diào)節(jié)放大器的偏差電流，所述CAP CMFB用于穩(wěn)定共模電壓;所述第二級放大電路包括兩個并聯(lián)的尾電流管，其中一個尾電流管柵極接偏置電壓，另一個尾電流管柵極接DIFF CMFB電路，通過共模反饋調(diào)節(jié)。
[0007]作為優(yōu)選，所述第二級放大模塊包括第二負載，以及作為輸入管的第一輸入對管Ql和第二輸入對管Q2;所述Ql的基極與第一中間節(jié)點V11相連接，其發(fā)射極接電流管匪7和匪8的漏極，其集電極接至共源共柵管匪9的源極和第一輔助運放BN的ncasin_n端；所述Q2的基極與第二中間節(jié)點V12相連接，其發(fā)射極接電流管NM7和NM8的漏極，其集電極接至共源共柵管NMlO的源極和第一輔助運放BN的ncasin_p端;所述共源共柵管匪9的柵極接至BN的ncasout_p，漏極接第三中間節(jié)點V21;所述共源共柵管NMlO的柵極接至BN的ncasout_n，漏極接第四中間節(jié)點V22;所述電流管NM7的柵極接偏置電壓vb3，源極接地;所述電流管NM8的柵極接使用兩個差分對的共模反饋模塊DIFF CMFB的cmfb端，源極接地;所述第二負載連接在電源和第三中間節(jié)點V21和第四中間節(jié)點V22之間。
[0008]作為優(yōu)選，所述第一輔助運放BN包括作為輸入管的第一MOS管PM21，作為輸入管的第二MOS管PM22，作為電流管的PM23和PM24，作為分流器件的MOS管PM25和PM26，PM27，作為共源共柵管的匪21和匪22，以及電流管匪23和匪24;所述PM21的柵極接ncasin_r^^，源極接至A點，漏極接至折疊點xn;所述PM22的柵極接11(^^11_?端，源極接至A點，漏極接至折疊點yn ；所述PM27的柵極接偏置電壓vnb I，源極接電源;所述匪21、匪22的柵極接vnb2，其中匪21的源極接匪23的漏極，漏極接ncasout_p端，NM22的源極接NM24的漏極，漏極接ncasout_n端;所述NM23、NM24的柵極接偏置電壓vnb3，源極接地;所述PM23和PM24的柵極接vnbl，源級接電源，其中PM23的漏極接ncasout_p端，PM24的漏極接ncasout_r^;所述PM25和PM26的柵極接偏置電壓vnc，源級接至A點，漏極接地。
[0009]作為優(yōu)選，所述第二負載為共源共柵結構，包括第二輔助運放BP。
[0010]作為優(yōu)選，所述第二負載包括?15、？16、？17、？18和第二輔助運放8?電路，所述卩15和PM6的柵極共同連接至偏置電壓vb2，源極共同連接至電源，PM5的漏極連接BP的peasin_η端；所述ΡΜ6的漏極連接至BP的口038；[1^端；所述ΡΜ7的柵極連接至BP的口0380111:_口端，源極接至pcasin_r^^，漏極接至第三中間節(jié)點V21 ；所述PM8的柵極連接至BP的pcasout_n端，源極接至BP的，漏極接至第四中間節(jié)點V22。
[0011]作為優(yōu)選，所述BP電路包括作為輸入管的第一MOS管匪31，作為輸入管的第二 MOS管匪32，電流管匪33，作為分流器件的MOS管匪35和匪36，電流管PM31和PM32，作為共源共柵管的PM33和PM34 ；所述匪31的柵極接peasin_r^^，源極接至B點，漏極接至折疊點xp ；所述匪32柵極接？(^&11_?端，源極接至B點，漏極接至折疊點yp;所述匪33的柵極接偏置電壓vnb3，源極接地；所述PM33、PM34的柵極接vpb2，其中PM33的源級接至折疊點xp，漏極接pcasout_p端；PM34的源極接至折疊點yp，漏極接pcasout_r^i|;所述NM37和NM34的柵極接vpb3，源極接地;所述PM31和PM32的柵極接偏置電壓vpb I，源極接電源；所述匪35和匪36的柵極接偏置電壓vpc，源級接至B點，漏極接電源。
[0012]作為優(yōu)選，所述第一級放大模塊包括第一負載，以及作為輸入管的第一MOS管匪I和第二 MOS管NM2;所述NMl的柵極連接至反向輸入端vin_n，其源極接電流管NM3的漏極;所述匪2的柵極連接至正向輸入端vin_p，其源極接電流管匪3的漏極;所述匪3的柵極接偏置電壓端vbl，源極接地;所述第一負載連接在電源和第一中間節(jié)點Vn、第二中間節(jié)點Vi2之間。
[0013]作為優(yōu)選，所述第三級放大模塊包括第三負載，以及作為輸入管的匪11和匪12;所述匪11的柵極接至第三中間節(jié)點V21，源極接電流管NM13和NM14的漏極，漏極接至正向輸出端vout_p;所述匪12的柵極接至第四中間節(jié)點V22，源極接電流管匪13和匪14的漏極，漏極接至反向輸出端vout_n;所述電流管NM13的柵極接vb4，源極接地;所述電流管NM14的柵極接電容共模反饋模塊CAP CMFB的vb5端，源極接地;所述第三負載連接在電源和正向輸出端和反向輸出端之間。
[0014]作為優(yōu)選，所述DIFF CMFB電路包括由PM1UPM12和PM13、PM14組成的兩個源耦合對，以及采用二極管連接的MOS管匪44、匪45、匪46，PM3和PM4;所述PMll的柵極接至第三中間節(jié)點V21，源極接PM3的漏極，漏極接至NM44的漏極或柵極；所述PM12的柵極接共模輸出電壓Vcm，源極接PM3的漏極，漏極接至匪45的漏極或柵極；所述PM13的柵極接共模輸出電壓Vcm，源極接PM4的漏極，漏極接至NM45的漏極或柵極；PM14的柵極接至第四中間節(jié)點V22，源極接PM4的漏極，漏極接至匪46的漏極或柵極；PM3、PM4的柵極接偏置電壓vb2，源極接電源。
[0015]所述CAP CMFB電路包括電容C1~C4，開關S1~S6;所述電容Cl的下端與電容C2的上端相連，電容Cl的上端分別與開關SI的左端和開關S4的右端相連；電容C2的下端分別與開關S3的左端和開關S6的右端相連；電容C3的下端與開關S5的左端相連，電容C3上端與S4的左端相連；電容C4的上端與電容C3的下端相連，電容C4的下端與開關S6的左端相連;開關SI的右端接標準共模電壓Vine;開關S2的左端接C2的上端，右端接輸出信號Vcsbias;開關S3的右端接標準共模電壓Vinc;開關S4的左端接輸入信號vout_n;開關S5的左端接偏置電壓Vcms，右端接電容C2的上端;開關S6的左端接輸入信號vout_p。
[0016]與現(xiàn)有技術相比，本實用新型具有如下優(yōu)點和有益效果:
[0017]本實用新型通過雙極型晶體管和CMOS晶體管的BiCMOS工藝實現(xiàn)，既提高了放大器的增益，又減小了信號主通路上的寄生電容，提高了整個運放電路的速度，從而提高了 ADC電路的速度和穩(wěn)定性。
【附圖說明】
[0018]圖1為本實用新型提供的運算放大器的結構示意圖。
[0019]圖2為運算放大器中第一輔助運放BN電路結構示意圖。
[0020]圖3為運算放大器中第二輔助運放BP電路結構示意圖。
[0021 ]圖4為運算放大器中使用兩個差分對的共模反饋的結構示意圖。
[0022]圖5是運算放大器中開關電容共模反饋的結構示意圖。
【具體實施方式】
[0023]以下將結合具體實施例對本實用新型提供的技術方案進行詳細說明，應理解下述【具體實施方式】僅用于說明本實用新型而不用于限制本實用新型的范圍。
[0024]如圖1所示，本實用新型提供的運算放大器由三級放大模塊和兩個共模反饋模塊構成，其中第一級放大模塊是以二極管連接的MOS為負載的差動對，用來提高整個運放的輸入阻抗;第二級放大模塊主體采用套筒式增益提高共源共柵結構，包含BN和BP兩個折疊式共源共柵結構輔助運放，用來提高電流源的阻抗，進而提高整個運算放大器的小信號增益；第三級放大模塊是電流源負載的差動對，提高整個運算放大器的輸出擺幅。在高增益放大器中，輸出共模電平對器件的特性和適配相當敏感，而且不能通過差動反饋來達到穩(wěn)定，因此，必須增加共模反饋網(wǎng)絡來檢測二個輸出端的共模電平，并有根據(jù)地調(diào)節(jié)放大器的偏差電流，本實用新型使用兩個差分對的共模反饋電路結構。
[°°25] 具體的說，運算放大器的具體結構包括正向輸入端vin_p、反向輸入端vin_n、正向輸出端vout_p&及反向輸出端vout_n，三級放大模塊包括第一級放大模塊、第二級放大模塊、第三級放大模塊，兩個共模反饋電路包括使用兩個差分對的共模反饋模塊DIFF CMFB電路和開關電容共模反饋模塊CAP CMFB電路。
[0026]其中，第一級放大模塊包括第一負載，以及作為輸入管的第一MOS管匪I和第二MOS管匪2。匪I的柵極連接至反向輸入端vin_n，其源極接電流管匪3的漏極；匪2的柵極連接至正向輸入端vin_p，其源極接電流管NM3的漏極;匪3的柵極接偏置電壓端vbl，源極接地。而第一負載連接在電源和第一中間節(jié)點Vn、第二中間節(jié)點V12之間，包括匪4和匪5，第一負載采用二極管連接的MOS為負載的差動對，用來提高輸入阻抗。
[0027]第二級放大模塊包括第二負載，以及作為輸入管的第一BJT管Ql和第二 BJT管Q2，也可以采用MOS管取代BJT管來作為第二級放大模塊的第一輸入對管和第二輸入對管，MOS管與其他部件的連接方式與BJT管相同。Ql的基極與第一中間節(jié)點V11相連接，其發(fā)射極接電流管匪7和匪8的漏極，其集電極接至共源共柵管匪9的源極和第一輔助運放BN的ncasin_n端；Q2的基極與第二中間節(jié)點V12相連接，其發(fā)射極接電流管NM7和匪8的漏極，其集電極接至共源共柵管NMlO的源極和第一輔助運放BN的ncasin_p端;共源共柵管匪9的柵極接至BN的ncasout_p，漏極接第三中間節(jié)點V21 ；共源共柵管匪10的柵極接至BN的ncasout_n，漏極接第四中間節(jié)點V22;電流管NM7的柵極接偏置電壓vb3，源極接地；電流管NM8的柵極接使用兩個差分對的共模反饋模塊DIFF CMFB的cmfb端，源極接地。第二級放大模塊中，兩個尾電流管匪7和匪8并聯(lián)，增強了共模反饋模塊的驅動能力。作為優(yōu)選，第一和第二 BJT管均為NPN管，與MOS管相比，BJT管具有更高的跨導，因此使運算放大器的增益更高；而BN的輸入對管需采用PMOS管，因為BN的輸入對管工作在較低的共模電壓下，能夠提供最大的輸出擺幅，從而提高整個運算放大器的增益。
[0028]第一輔助運放BN的具體結構如圖2所示，其中，作為輸入管的第一MOS管PM21的柵極接ncasin_r^^，源極接至A點，漏極接至折疊點xn;作為輸入管的第二MOS管PM22的柵極接ncas ;[11_口端，源極接至A點，漏極接至折疊點yn ； PM27的柵極接偏置電壓vnb I，源極接電源，漏極接至A點；作為共源共柵管的匪21、NM22的柵極接vnb2，其中匪21的源極接匪23的漏極，漏極接ncasout_p端，NM22的源極接NM24的漏極，漏極接ncasout_n端;作為電流管的NM23、匪24的柵極接偏置電壓vnb3，源極接地;作為電流管的PM23和PM24的柵極接vnbl，源級接電源，其中PM23的漏極接ncasout_p端，PM24的漏極接ncasout_r^i|。作為分流器件的MOS管PM25和PM26的柵極接偏置電壓vnc，源級接至A點，漏極接地。
[0029]第二負載連接在電源和第三中間節(jié)點V21和第四中間節(jié)點V22之間。具體的說，如圖1所示，第二負載為共源共柵結構，同時使用第二輔助運放BP來提高增益，其中PM5和PM6的柵極共同連接至偏置電壓vb2，源極共同連接至電源，PM5的漏極連接BP的pcasin_n端；PM6的漏極連接至BP的pcasin_p端;PM7的柵極連接至BP的口0380111:_口端，源極接至pcasin_n端，漏極接至第三中間節(jié)點V21 ； PM8的柵極連接至BP的pcasout_r^^，源極接至PM6的漏極?(^&11_?端，漏極接至第四中間節(jié)點V22。第二輔助運放BP的輸入對管需采用匪OS管，因為BP的輸入對管工作在較高的共模電壓下，能夠提供最大的輸出擺幅，從而提升整個運放的增益。
[0030]第二輔助運放BP電路的結構如圖3所示，其中，作為輸入管的第一MOS管匪31的柵極接pCasin_r^^，源極接至B點，漏極接至折疊點xp;作為輸入管的第二MOS管匪32柵極接
，源極接至B點，漏極接至折疊點yp ；電流管的匪33的柵極接偏置電壓vnb3，源極接地，漏極接至B點；作為共源共柵管的PM33、PM34的柵極接vpb2，其中PM33的源級接至折疊點XP，漏極接口0380111:_口端;PM34的源極接至折疊點yp，漏極接pcasout_r^i|;電流管匪37和匪34的柵極接vpb3，源極接地；電流管PM31和PM32的柵極接偏置電壓vpb I，源極接電源。作為分流器件的MOS管NM35和NM36的柵極接偏置電壓vpc，源級接至B點，漏極接電源。
[0031 ]第三級放大模塊包括第三負載，以及作為輸入管的NMl I和NM12 AMl I的柵極接至第三中間節(jié)點V21，源極接電流管匪13和匪14的漏極，漏極接至正向輸出端；匪12的柵極接至第四中間節(jié)點V22，源極接電流管匪13和匪14的漏極，漏極接至反向輸出端；電流管匪13的柵極接vb4，源極接地；電流管匪14的柵極接電容共模反饋模塊CAP CMFB的vb5端，源極接地。第三負載包括PM9和PMl O，第三負載連接在電源和正向輸出端和反向輸出端之間。
[0032]使用兩個差分對的共模反饋模塊DIFFCMFB電路分別連接到第三輸出節(jié)點V21、第四輸出節(jié)點V22和匪8的柵極。如圖4所示，DIFF CMFB電路中，共模反饋電路的重要單元之一——?111、？112和?113、？114組成兩個源耦合對，一起檢測共模輸出電壓。？111的柵極接至第三中間節(jié)點V21，源極接PM3的漏極，漏極接至采用二極管連接的MOS管匪44的漏極(或柵極)；PM12的柵極接共模輸出電壓Vcm，源極接PM3的漏極，漏極接至采用二極管連接的MOS管匪45的漏極(或柵極)；PM13的柵極接共模輸出電壓Vcm，源極接PM4的漏極，漏極接至采用二極管連接的MOS管NM45的漏極(或柵極)；PM14的柵極接至第四中間節(jié)點V22，源極接PM4的漏極，漏極接至采用二極管連接的MOS管NM46的漏極(或柵極)；PM3、PM4的柵極接偏置電壓vb2，源極接電源。
[0033]DIFF CMFB電路的原理如下:
[0034]圖4中PMll?PM14都是匹配的。源耦合對PM11-PM12和PM13-PM14—起檢測共模輸出電壓和產(chǎn)生一個與Voc和Vcm的差成比例的輸出，其中Voc=(V21+ V22)/2。首先假設耦合對的差分輸入V21-Vcm和V22-Vcm足夠小以便可以進行小信號分析。再假設這些耦合對的共模增益為零。在這種情況下，PM12和PM13的漏極電流為:
[0035]I2=-1o-gml2*(V21-Vcm)/2，其中 I2 是 PM12 的漏極電流，gml:^PM12 的跨導；
[0036]13=-1『gml3*(V22-Vcm)/2，其中I3是PM13的漏極電流，gml3是PM13的跨導；
[0037]由于gml2=gml3，故NM45的漏極電流:
[0038]Icms=-12-13= 1+ gmi2[(V21+V22V2- Vcm]= 1+ gmi2(Voc_Vcm)，其中Icms是NM45的漏極電流。
[0039]式Icms = 1+ gmi2 (Voc-Vcm)表明通過NM45的電流包括直流電流1加上一個與Vo c-Vcm成比例的項。
[0040]電流Icms被第二級放大器中電流管匪8鏡像來產(chǎn)生運算放大器的尾電流，這個電流控制了共模輸出電壓。
[0041 ]開關電容共模反饋模塊CAP CMFB電路分別連接到正向輸出端vout_p、反向輸出端vout_n和匪14的柵極。如圖5所示，開關電容共模反饋模塊主要包括電容C1~C4，開關SI?S6，偏置電壓Vcms，標準共模電壓Vine，輸入信號vout_p、vout_n，輸出信號Vcsbias。其中，電容Cl的下端與電容C2的上端相連，電容Cl的上端與開關SI的左端相連；電容C2的上端與電容Cl的下端相連，電容C2的下端與開關S3的左端相連；電容C3的下端與開關S5的左端相連，電容C3上端與S4的左端相連；電容C4的上端與電容C3的下端相連，電容C4的下端與開關S6的左端相連;開關SI的左端接電容Cl的上端，右端接標準共模電壓Vinc;開關S2的左端接C2的上端，右端接輸出信號Vcsbias;開關S3的左端接C2的下端，右端接標準共模電壓Vinc;開關S4的左端接輸入信號vout_n，右端接電容Cl的上端;開關S5的左端接偏置電壓Vcms，右端接電容C2的上端;開關S6的左端接輸入信號vout_p，右端接電容C2的下端。
[0042]需要說明的是，本實用新型中各個模塊中各部件之間的連接關系、選擇的具體元件也可以根據(jù)需要進行改變。
[0043]本實用新型方案所公開的技術手段不僅限于上述實施方式所公開的技術手段，還包括由以上技術特征任意組合所組成的技術方案。應當指出，對于本技術領域的普通技術人員來說，在不脫離本實用新型原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也視為本實用新型實用新型的保護范圍。
【主權項】
1.一種運算放大器，其特征在于:包括依次連接的第一級放大模塊、第二級放大模塊、第三級放大模塊，與第二級放大模塊連接的使用兩個差分對的共模反饋模塊DIFF CMFB電路，以及與第三級放大模塊連接的開關電容共模反饋模塊CAP CMFB電路;所述第一級放大模塊用于提高整個運放的輸入阻抗，所述第二級放大模塊用于提高電流源阻抗，所述第三級放大模塊提高運算放大器的輸出擺幅，所述DIFF CMFB電路用于檢測二個輸出端的共模電平并調(diào)節(jié)放大器的偏差電流，所述CAP CMFB用于穩(wěn)定共模電壓;所述第二級放大電路包括兩個并聯(lián)的尾電流管，其中一個尾電流管柵極接偏置電壓，另一個尾電流管柵極接DIFFCMFB電路，通過共模反饋調(diào)節(jié)。2.根據(jù)權利要求1所述的運算放大器，其特征在于:所述第二級放大模塊包括第二負載，以及作為輸入管的第一輸入對管Ql和第二輸入對管Q2;所述Ql的基極與第一中間節(jié)點Vn相連接，其發(fā)射極接電流管NM7和NM8的漏極，其集電極接至共源共柵管NM9的源極和第一輔助運放BN的ncasin_n端；所述Q2的基極與第二中間節(jié)點Vi2相連接，其發(fā)射極接電流管匪7和匪8的漏極，其集電極接至共源共柵管匪10的源極和第一輔助運放BN的ncasin_p端；所述共源共柵管匪9的柵極接至BN的ncaSOut_p，漏極接第三中間節(jié)點V21;所述共源共柵管匪1的柵極接至BN的ncasou t_n，漏極接第四中間節(jié)點V22;所述電流管NM7的柵極接偏置電壓vb3，源極接地;所述電流管NM8的柵極接使用兩個差分對的共模反饋模塊DIFF CMFB的cmfb端，源極接地;所述第二負載連接在電源和第三中間節(jié)點V21和第四中間節(jié)點V22之間。3.根據(jù)權利要求2所述的運算放大器，其特征在于:所述第一輔助運放BN包括作為輸入管的第一 MOS管PM21，作為輸入管的第二 MOS管PM22，作為電流管的PM23和PM24，作為分流器件的MOS管PM25和PM26，PM27，作為共源共柵管的NM21和匪22，以及電流管匪23和匪24;所述PM21的柵極接ncasin_r^^，源極接至A點，漏極接至折疊點xn ；所述PM22的柵極接ncasin_P端，源極接至A點，漏極接至折疊點yn;所述PM27的柵極接偏置電壓vnbl，源極接電源;所述匪21、匪22的柵極接vnb2，其中匪21的源極接匪23的漏極，漏極接1?^80此_?端，匪22的源極接匪24的漏極，漏極接ncasout_r^^;所述匪23、匪24的柵極接偏置電壓vnb3，源極接地;所述PM23和PM24的柵極接vnbl，源級接電源，其中PM23的漏極接ncasout_p端，PM24的漏極接ncasout_r^iU/f述PM25和PM26的柵極接偏置電壓vnc，源級接至A點，漏極接地。4.根據(jù)權利要求2或3所述的運算放大器，其特征在于:所述第二負載為共源共柵結構，包括第二輔助運放BP。5.根據(jù)權利要求4所述的運算放大器，其特征在于:所述第二負載包括PM5、PM6、PM7、PM8和第二輔助運放BP電路，所述PM5和PM6的柵極共同連接至偏置電壓vb2，源極共同連接至電源，PM5的漏極連接BP的pcasin_n端；所述PM6的漏極連接至BP的pcasin_p端；所述PM7的柵極連接至BP的口0380111:_口端，源極接至pcasin_r^i|，漏極接至第三中間節(jié)點V21 ；所述PM8的柵極連接至BP的pcasout_r^i|，源極接至BP的，漏極接至第四中間節(jié)點V22o6.根據(jù)權利要求5所述的運算放大器，其特征在于:所述BP電路包括作為輸入管的第一MOS管匪31，作為輸入管的第二MOS管匪32，電流管匪33、匪34、匪37，作為分流器件的MOS管NM35和NM36，電流管PM31和PM32，作為共源共柵管的PM33和PM34;所述NM31的柵極接pcasin_r^^，源極接至B點，漏極接至折疊點xp;所述匪32柵極接，源極接至B點，漏極接至折疊點yp;所述匪33的柵極接偏置電壓vnb3，源極接地;所述PM33、PM34的柵極接vpb2，其中PM33的源級接至折疊點xp，漏極接口0380111:_口端;PM34的源極接至折疊點yp，漏極接pcasout_n端;所述匪37和NM34的柵極接vpb3，源極接地;所述PM31和PM32的柵極接偏置電壓vpb I，源極接電源;所述匪35和匪36的柵極接偏置電壓vpc，源級接至B點，漏極接電源。7.根據(jù)權利要求1或2所述的運算放大器，其特征在于:所述第一級放大模塊包括第一負載，以及作為輸入管的第一 MOS管匪I和第二 MOS管匪2;所述匪I的柵極連接至反向輸入端vin_n，其源極接電流管匪3的漏極;所述匪2的柵極連接至正向輸入端vin_p，其源極接電流管NM3的漏極;所述NM3的柵極接偏置電壓端vbl，源極接地;所述第一負載連接在電源和第一中間節(jié)點Vn、第二中間節(jié)點V12之間。8.根據(jù)權利要求1或2所述的運算放大器，其特征在于:所述第三級放大模塊包括第三負載，以及作為輸入管的匪11和匪12;所述匪11的柵極接至第三中間節(jié)點V21，源極接電流管匪13和匪14的漏極，漏極接至正向輸出端vout_p ；所述NM12的柵極接至第四中間節(jié)點V22，源極接電流管匪13和匪14的漏極，漏極接至反向輸出端vout_n;所述電流管匪13的柵極接vb4，源極接地;所述電流管NM14的柵極接電容共模反饋模塊CAP CMFB的vb5端，源極接地；所述第三負載連接在電源和正向輸出端和反向輸出端之間。9.根據(jù)權利要求1或2所述的運算放大器，其特征在于:所述DIFFCMFB電路包括由卩111、？112和?113、？114組成的兩個源耦合對，以及采用二極管連接的顯3管NM44、NM45、NM46，PM3和PM4;所述PMl I的柵極接至第三中間節(jié)點V21，源極接PM3的漏極，漏極接至NM44的漏極或柵極；所述PMl2的柵極接共模輸出電壓Vcm，源極接PM3的漏極，漏極接至匪45的漏極或柵極；所述PM13的柵極接共模輸出電壓Vcm，源極接PM4的漏極，漏極接至NM45的漏極或柵極；PM14的柵極接至第四中間節(jié)點V22，源極接PM4的漏極，漏極接至匪46的漏極或柵極；PM3、PM4的柵極接偏置電壓vb2，源極接電源。10.根據(jù)權利要求1或2所述的運算放大器，其特征在于:所述CAPCMFB電路包括電容Cl?C4，開關S1~S6;所述電容Cl的下端與電容C2的上端相連，電容Cl的上端分別與開關SI的左端和開關S4的右端相連；電容C2的下端分別與開關S3的左端和開關S6的右端相連；電容C3的下端與開關S5的左端相連，電容C3上端與S4的左端相連；電容C4的上端與電容C3的下端相連，電容C4的下端與開關S6的左端相連;開關SI的右端接標準共模電壓Vine;開關S2的左端接C2的上端，右端接輸出信號Vcsbias;開關S3的右端接標準共模電壓Vine;開關S4的左端接輸入信號vout_n;開關S5的左端接偏置電壓Vcms，右端接電容C2的上端;開關S6的左端接輸入信號vout_p。
【文檔編號】H03F3/16GK205725662SQ201620235776
【公開日】2016年11月23日
【申請日】2016年3月25日
【發(fā)明人】趙莉, 黃晶, 只生武
【申請人】南京德睿智芯電子科技有限公司
【專利摘要】本實用新型公開了一種運算放大器，包括依次連接的第一級放大模塊、第二級放大模塊、第三級放大模塊，與第二級放大模塊連接的使用兩個差分對的共模反饋模塊DIFF CMFB電路，以及與第三級放大模塊連接的開關電容共模反饋模塊CAP CMFB電路。本實用新型通過雙極型晶體管和CMOS晶體管的BiCMOS工藝實現(xiàn)，既具有雙極型電路部分的低輸入阻抗和高增益，又具有CMOS電路部分的低功耗和高集成度，因此提高了放大器的增益，減小了信號主通路上的寄生電容，提高了整個運放電路的速度，從而提高了ADC電路的速度和穩(wěn)定性。
【專利說明】
一種運算放大器
技術領域
[0001]本實用新型屬于集成電路技術領域，涉及一種運算放大器，具體涉及一種應用于高速高精度的流水線式ADC中的高速高增益的運算放大器。
【背景技術】
[0002]模數(shù)轉換器(Analog to Digital Circuit，ADC)是混合信號系統(tǒng)中重要的組成部分，流水線式ADC在精度、速度和功耗之間的折中優(yōu)勢使其在高分辨率和無線通信領域中得到了廣泛的應用。目前，采樣電容電路的噪聲、比較器的帶寬和各級負載電容都會影響流水線ADC提高速度，但對流水線ADC速度影響最大的是采樣保持電路的運算放大器和各級余量運算放大器的帶寬。ADC系統(tǒng)中速度和精度主要由運算放大器的建立特性決定，而要提高運放建立速度則要求其帶寬高，要提高運放建立精度高則要求其直流增益大。因此要提升流水線式ADC的速度，其關鍵點在于研究和設計一種高速高增益運算放大器。
[0003]常規(guī)的運算放大器多采用傳統(tǒng)的CMOS工藝，但該工藝由于MOS晶體管的本征增益較低，因此導致了現(xiàn)有的運算放大器難以實現(xiàn)高增益。
【實用新型內(nèi)容】
[0004]為解決上述問題，本實用新型公開了一種采用BiCMOS工藝設計的運算放大器，既具有雙極型電路部分的低輸入阻抗和高增益，又具有CMOS電路部分的低功耗和高集成度。
[0005]為了達到上述目的，本實用新型提供如下技術方案:
[0006]—種運算放大器，包括依次連接的第一級放大模塊、第二級放大模塊、第三級放大模塊，與第二級放大模塊連接的使用兩個差分對的共模反饋模塊DIFF CMFB電路，以及與第三級放大模塊連接的開關電容共模反饋模塊CAP CMFB電路;所述第一級放大模塊用于提高整個運放的輸入阻抗，所述第二級放大模塊用于提高電流源阻抗，所述第三級放大模塊提高運算放大器的輸出擺幅，所述DIFF CMFB電路用于檢測二個輸出端的共模電平并調(diào)節(jié)放大器的偏差電流，所述CAP CMFB用于穩(wěn)定共模電壓;所述第二級放大電路包括兩個并聯(lián)的尾電流管，其中一個尾電流管柵極接偏置電壓，另一個尾電流管柵極接DIFF CMFB電路，通過共模反饋調(diào)節(jié)。
[0007]作為優(yōu)選，所述第二級放大模塊包括第二負載，以及作為輸入管的第一輸入對管Ql和第二輸入對管Q2;所述Ql的基極與第一中間節(jié)點V11相連接，其發(fā)射極接電流管匪7和匪8的漏極，其集電極接至共源共柵管匪9的源極和第一輔助運放BN的ncasin_n端；所述Q2的基極與第二中間節(jié)點V12相連接，其發(fā)射極接電流管NM7和NM8的漏極，其集電極接至共源共柵管NMlO的源極和第一輔助運放BN的ncasin_p端;所述共源共柵管匪9的柵極接至BN的ncasout_p，漏極接第三中間節(jié)點V21;所述共源共柵管NMlO的柵極接至BN的ncasout_n，漏極接第四中間節(jié)點V22;所述電流管NM7的柵極接偏置電壓vb3，源極接地;所述電流管NM8的柵極接使用兩個差分對的共模反饋模塊DIFF CMFB的cmfb端，源極接地;所述第二負載連接在電源和第三中間節(jié)點V21和第四中間節(jié)點V22之間。
[0008]作為優(yōu)選，所述第一輔助運放BN包括作為輸入管的第一MOS管PM21，作為輸入管的第二MOS管PM22，作為電流管的PM23和PM24，作為分流器件的MOS管PM25和PM26，PM27，作為共源共柵管的匪21和匪22，以及電流管匪23和匪24;所述PM21的柵極接ncasin_r^^，源極接至A點，漏極接至折疊點xn;所述PM22的柵極接11(^^11_?端，源極接至A點，漏極接至折疊點yn ；所述PM27的柵極接偏置電壓vnb I，源極接電源;所述匪21、匪22的柵極接vnb2，其中匪21的源極接匪23的漏極，漏極接ncasout_p端，NM22的源極接NM24的漏極，漏極接ncasout_n端;所述NM23、NM24的柵極接偏置電壓vnb3，源極接地;所述PM23和PM24的柵極接vnbl，源級接電源，其中PM23的漏極接ncasout_p端，PM24的漏極接ncasout_r^;所述PM25和PM26的柵極接偏置電壓vnc，源級接至A點，漏極接地。
[0009]作為優(yōu)選，所述第二負載為共源共柵結構，包括第二輔助運放BP。
[0010]作為優(yōu)選，所述第二負載包括?15、？16、？17、？18和第二輔助運放8?電路，所述卩15和PM6的柵極共同連接至偏置電壓vb2，源極共同連接至電源，PM5的漏極連接BP的peasin_η端；所述ΡΜ6的漏極連接至BP的口038；[1^端；所述ΡΜ7的柵極連接至BP的口0380111:_口端，源極接至pcasin_r^^，漏極接至第三中間節(jié)點V21 ；所述PM8的柵極連接至BP的pcasout_n端，源極接至BP的，漏極接至第四中間節(jié)點V22。
[0011]作為優(yōu)選，所述BP電路包括作為輸入管的第一MOS管匪31，作為輸入管的第二 MOS管匪32，電流管匪33，作為分流器件的MOS管匪35和匪36，電流管PM31和PM32，作為共源共柵管的PM33和PM34 ；所述匪31的柵極接peasin_r^^，源極接至B點，漏極接至折疊點xp ；所述匪32柵極接？(^&11_?端，源極接至B點，漏極接至折疊點yp;所述匪33的柵極接偏置電壓vnb3，源極接地；所述PM33、PM34的柵極接vpb2，其中PM33的源級接至折疊點xp，漏極接pcasout_p端；PM34的源極接至折疊點yp，漏極接pcasout_r^i|;所述NM37和NM34的柵極接vpb3，源極接地;所述PM31和PM32的柵極接偏置電壓vpb I，源極接電源；所述匪35和匪36的柵極接偏置電壓vpc，源級接至B點，漏極接電源。
[0012]作為優(yōu)選，所述第一級放大模塊包括第一負載，以及作為輸入管的第一MOS管匪I和第二 MOS管NM2;所述NMl的柵極連接至反向輸入端vin_n，其源極接電流管NM3的漏極;所述匪2的柵極連接至正向輸入端vin_p，其源極接電流管匪3的漏極;所述匪3的柵極接偏置電壓端vbl，源極接地;所述第一負載連接在電源和第一中間節(jié)點Vn、第二中間節(jié)點Vi2之間。
[0013]作為優(yōu)選，所述第三級放大模塊包括第三負載，以及作為輸入管的匪11和匪12;所述匪11的柵極接至第三中間節(jié)點V21，源極接電流管NM13和NM14的漏極，漏極接至正向輸出端vout_p;所述匪12的柵極接至第四中間節(jié)點V22，源極接電流管匪13和匪14的漏極，漏極接至反向輸出端vout_n;所述電流管NM13的柵極接vb4，源極接地;所述電流管NM14的柵極接電容共模反饋模塊CAP CMFB的vb5端，源極接地;所述第三負載連接在電源和正向輸出端和反向輸出端之間。
[0014]作為優(yōu)選，所述DIFF CMFB電路包括由PM1UPM12和PM13、PM14組成的兩個源耦合對，以及采用二極管連接的MOS管匪44、匪45、匪46，PM3和PM4;所述PMll的柵極接至第三中間節(jié)點V21，源極接PM3的漏極，漏極接至NM44的漏極或柵極；所述PM12的柵極接共模輸出電壓Vcm，源極接PM3的漏極，漏極接至匪45的漏極或柵極；所述PM13的柵極接共模輸出電壓Vcm，源極接PM4的漏極，漏極接至NM45的漏極或柵極；PM14的柵極接至第四中間節(jié)點V22，源極接PM4的漏極，漏極接至匪46的漏極或柵極；PM3、PM4的柵極接偏置電壓vb2，源極接電源。
[0015]所述CAP CMFB電路包括電容C1~C4，開關S1~S6;所述電容Cl的下端與電容C2的上端相連，電容Cl的上端分別與開關SI的左端和開關S4的右端相連；電容C2的下端分別與開關S3的左端和開關S6的右端相連；電容C3的下端與開關S5的左端相連，電容C3上端與S4的左端相連；電容C4的上端與電容C3的下端相連，電容C4的下端與開關S6的左端相連;開關SI的右端接標準共模電壓Vine;開關S2的左端接C2的上端，右端接輸出信號Vcsbias;開關S3的右端接標準共模電壓Vinc;開關S4的左端接輸入信號vout_n;開關S5的左端接偏置電壓Vcms，右端接電容C2的上端;開關S6的左端接輸入信號vout_p。
[0016]與現(xiàn)有技術相比，本實用新型具有如下優(yōu)點和有益效果:
[0017]本實用新型通過雙極型晶體管和CMOS晶體管的BiCMOS工藝實現(xiàn)，既提高了放大器的增益，又減小了信號主通路上的寄生電容，提高了整個運放電路的速度，從而提高了 ADC電路的速度和穩(wěn)定性。
【附圖說明】
[0018]圖1為本實用新型提供的運算放大器的結構示意圖。
[0019]圖2為運算放大器中第一輔助運放BN電路結構示意圖。
[0020]圖3為運算放大器中第二輔助運放BP電路結構示意圖。
[0021 ]圖4為運算放大器中使用兩個差分對的共模反饋的結構示意圖。
[0022]圖5是運算放大器中開關電容共模反饋的結構示意圖。
【具體實施方式】
[0023]以下將結合具體實施例對本實用新型提供的技術方案進行詳細說明，應理解下述【具體實施方式】僅用于說明本實用新型而不用于限制本實用新型的范圍。
[0024]如圖1所示，本實用新型提供的運算放大器由三級放大模塊和兩個共模反饋模塊構成，其中第一級放大模塊是以二極管連接的MOS為負載的差動對，用來提高整個運放的輸入阻抗;第二級放大模塊主體采用套筒式增益提高共源共柵結構，包含BN和BP兩個折疊式共源共柵結構輔助運放，用來提高電流源的阻抗，進而提高整個運算放大器的小信號增益；第三級放大模塊是電流源負載的差動對，提高整個運算放大器的輸出擺幅。在高增益放大器中，輸出共模電平對器件的特性和適配相當敏感，而且不能通過差動反饋來達到穩(wěn)定，因此，必須增加共模反饋網(wǎng)絡來檢測二個輸出端的共模電平，并有根據(jù)地調(diào)節(jié)放大器的偏差電流，本實用新型使用兩個差分對的共模反饋電路結構。
[°°25] 具體的說，運算放大器的具體結構包括正向輸入端vin_p、反向輸入端vin_n、正向輸出端vout_p&及反向輸出端vout_n，三級放大模塊包括第一級放大模塊、第二級放大模塊、第三級放大模塊，兩個共模反饋電路包括使用兩個差分對的共模反饋模塊DIFF CMFB電路和開關電容共模反饋模塊CAP CMFB電路。
[0026]其中，第一級放大模塊包括第一負載，以及作為輸入管的第一MOS管匪I和第二MOS管匪2。匪I的柵極連接至反向輸入端vin_n，其源極接電流管匪3的漏極；匪2的柵極連接至正向輸入端vin_p，其源極接電流管NM3的漏極;匪3的柵極接偏置電壓端vbl，源極接地。而第一負載連接在電源和第一中間節(jié)點Vn、第二中間節(jié)點V12之間，包括匪4和匪5，第一負載采用二極管連接的MOS為負載的差動對，用來提高輸入阻抗。
[0027]第二級放大模塊包括第二負載，以及作為輸入管的第一BJT管Ql和第二 BJT管Q2，也可以采用MOS管取代BJT管來作為第二級放大模塊的第一輸入對管和第二輸入對管，MOS管與其他部件的連接方式與BJT管相同。Ql的基極與第一中間節(jié)點V11相連接，其發(fā)射極接電流管匪7和匪8的漏極，其集電極接至共源共柵管匪9的源極和第一輔助運放BN的ncasin_n端；Q2的基極與第二中間節(jié)點V12相連接，其發(fā)射極接電流管NM7和匪8的漏極，其集電極接至共源共柵管NMlO的源極和第一輔助運放BN的ncasin_p端;共源共柵管匪9的柵極接至BN的ncasout_p，漏極接第三中間節(jié)點V21 ；共源共柵管匪10的柵極接至BN的ncasout_n，漏極接第四中間節(jié)點V22;電流管NM7的柵極接偏置電壓vb3，源極接地；電流管NM8的柵極接使用兩個差分對的共模反饋模塊DIFF CMFB的cmfb端，源極接地。第二級放大模塊中，兩個尾電流管匪7和匪8并聯(lián)，增強了共模反饋模塊的驅動能力。作為優(yōu)選，第一和第二 BJT管均為NPN管，與MOS管相比，BJT管具有更高的跨導，因此使運算放大器的增益更高；而BN的輸入對管需采用PMOS管，因為BN的輸入對管工作在較低的共模電壓下，能夠提供最大的輸出擺幅，從而提高整個運算放大器的增益。
[0028]第一輔助運放BN的具體結構如圖2所示，其中，作為輸入管的第一MOS管PM21的柵極接ncasin_r^^，源極接至A點，漏極接至折疊點xn;作為輸入管的第二MOS管PM22的柵極接ncas ;[11_口端，源極接至A點，漏極接至折疊點yn ； PM27的柵極接偏置電壓vnb I，源極接電源，漏極接至A點；作為共源共柵管的匪21、NM22的柵極接vnb2，其中匪21的源極接匪23的漏極，漏極接ncasout_p端，NM22的源極接NM24的漏極，漏極接ncasout_n端;作為電流管的NM23、匪24的柵極接偏置電壓vnb3，源極接地;作為電流管的PM23和PM24的柵極接vnbl，源級接電源，其中PM23的漏極接ncasout_p端，PM24的漏極接ncasout_r^i|。作為分流器件的MOS管PM25和PM26的柵極接偏置電壓vnc，源級接至A點，漏極接地。
[0029]第二負載連接在電源和第三中間節(jié)點V21和第四中間節(jié)點V22之間。具體的說，如圖1所示，第二負載為共源共柵結構，同時使用第二輔助運放BP來提高增益，其中PM5和PM6的柵極共同連接至偏置電壓vb2，源極共同連接至電源，PM5的漏極連接BP的pcasin_n端；PM6的漏極連接至BP的pcasin_p端;PM7的柵極連接至BP的口0380111:_口端，源極接至pcasin_n端，漏極接至第三中間節(jié)點V21 ； PM8的柵極連接至BP的pcasout_r^^，源極接至PM6的漏極?(^&11_?端，漏極接至第四中間節(jié)點V22。第二輔助運放BP的輸入對管需采用匪OS管，因為BP的輸入對管工作在較高的共模電壓下，能夠提供最大的輸出擺幅，從而提升整個運放的增益。
[0030]第二輔助運放BP電路的結構如圖3所示，其中，作為輸入管的第一MOS管匪31的柵極接pCasin_r^^，源極接至B點，漏極接至折疊點xp;作為輸入管的第二MOS管匪32柵極接
，源極接至B點，漏極接至折疊點yp ；電流管的匪33的柵極接偏置電壓vnb3，源極接地，漏極接至B點；作為共源共柵管的PM33、PM34的柵極接vpb2，其中PM33的源級接至折疊點XP，漏極接口0380111:_口端;PM34的源極接至折疊點yp，漏極接pcasout_r^i|;電流管匪37和匪34的柵極接vpb3，源極接地；電流管PM31和PM32的柵極接偏置電壓vpb I，源極接電源。作為分流器件的MOS管NM35和NM36的柵極接偏置電壓vpc，源級接至B點，漏極接電源。
[0031 ]第三級放大模塊包括第三負載，以及作為輸入管的NMl I和NM12 AMl I的柵極接至第三中間節(jié)點V21，源極接電流管匪13和匪14的漏極，漏極接至正向輸出端；匪12的柵極接至第四中間節(jié)點V22，源極接電流管匪13和匪14的漏極，漏極接至反向輸出端；電流管匪13的柵極接vb4，源極接地；電流管匪14的柵極接電容共模反饋模塊CAP CMFB的vb5端，源極接地。第三負載包括PM9和PMl O，第三負載連接在電源和正向輸出端和反向輸出端之間。
[0032]使用兩個差分對的共模反饋模塊DIFFCMFB電路分別連接到第三輸出節(jié)點V21、第四輸出節(jié)點V22和匪8的柵極。如圖4所示，DIFF CMFB電路中，共模反饋電路的重要單元之一——?111、？112和?113、？114組成兩個源耦合對，一起檢測共模輸出電壓。？111的柵極接至第三中間節(jié)點V21，源極接PM3的漏極，漏極接至采用二極管連接的MOS管匪44的漏極(或柵極)；PM12的柵極接共模輸出電壓Vcm，源極接PM3的漏極，漏極接至采用二極管連接的MOS管匪45的漏極(或柵極)；PM13的柵極接共模輸出電壓Vcm，源極接PM4的漏極，漏極接至采用二極管連接的MOS管NM45的漏極(或柵極)；PM14的柵極接至第四中間節(jié)點V22，源極接PM4的漏極，漏極接至采用二極管連接的MOS管NM46的漏極(或柵極)；PM3、PM4的柵極接偏置電壓vb2，源極接電源。
[0033]DIFF CMFB電路的原理如下:
[0034]圖4中PMll?PM14都是匹配的。源耦合對PM11-PM12和PM13-PM14—起檢測共模輸出電壓和產(chǎn)生一個與Voc和Vcm的差成比例的輸出，其中Voc=(V21+ V22)/2。首先假設耦合對的差分輸入V21-Vcm和V22-Vcm足夠小以便可以進行小信號分析。再假設這些耦合對的共模增益為零。在這種情況下，PM12和PM13的漏極電流為:
[0035]I2=-1o-gml2*(V21-Vcm)/2，其中 I2 是 PM12 的漏極電流，gml:^PM12 的跨導；
[0036]13=-1『gml3*(V22-Vcm)/2，其中I3是PM13的漏極電流，gml3是PM13的跨導；
[0037]由于gml2=gml3，故NM45的漏極電流:
[0038]Icms=-12-13= 1+ gmi2[(V21+V22V2- Vcm]= 1+ gmi2(Voc_Vcm)，其中Icms是NM45的漏極電流。
[0039]式Icms = 1+ gmi2 (Voc-Vcm)表明通過NM45的電流包括直流電流1加上一個與Vo c-Vcm成比例的項。
[0040]電流Icms被第二級放大器中電流管匪8鏡像來產(chǎn)生運算放大器的尾電流，這個電流控制了共模輸出電壓。
[0041 ]開關電容共模反饋模塊CAP CMFB電路分別連接到正向輸出端vout_p、反向輸出端vout_n和匪14的柵極。如圖5所示，開關電容共模反饋模塊主要包括電容C1~C4，開關SI?S6，偏置電壓Vcms，標準共模電壓Vine，輸入信號vout_p、vout_n，輸出信號Vcsbias。其中，電容Cl的下端與電容C2的上端相連，電容Cl的上端與開關SI的左端相連；電容C2的上端與電容Cl的下端相連，電容C2的下端與開關S3的左端相連；電容C3的下端與開關S5的左端相連，電容C3上端與S4的左端相連；電容C4的上端與電容C3的下端相連，電容C4的下端與開關S6的左端相連;開關SI的左端接電容Cl的上端，右端接標準共模電壓Vinc;開關S2的左端接C2的上端，右端接輸出信號Vcsbias;開關S3的左端接C2的下端，右端接標準共模電壓Vinc;開關S4的左端接輸入信號vout_n，右端接電容Cl的上端;開關S5的左端接偏置電壓Vcms，右端接電容C2的上端;開關S6的左端接輸入信號vout_p，右端接電容C2的下端。
[0042]需要說明的是，本實用新型中各個模塊中各部件之間的連接關系、選擇的具體元件也可以根據(jù)需要進行改變。
[0043]本實用新型方案所公開的技術手段不僅限于上述實施方式所公開的技術手段，還包括由以上技術特征任意組合所組成的技術方案。應當指出，對于本技術領域的普通技術人員來說，在不脫離本實用新型原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也視為本實用新型實用新型的保護范圍。
【主權項】
1.一種運算放大器，其特征在于:包括依次連接的第一級放大模塊、第二級放大模塊、第三級放大模塊，與第二級放大模塊連接的使用兩個差分對的共模反饋模塊DIFF CMFB電路，以及與第三級放大模塊連接的開關電容共模反饋模塊CAP CMFB電路;所述第一級放大模塊用于提高整個運放的輸入阻抗，所述第二級放大模塊用于提高電流源阻抗，所述第三級放大模塊提高運算放大器的輸出擺幅，所述DIFF CMFB電路用于檢測二個輸出端的共模電平并調(diào)節(jié)放大器的偏差電流，所述CAP CMFB用于穩(wěn)定共模電壓;所述第二級放大電路包括兩個并聯(lián)的尾電流管，其中一個尾電流管柵極接偏置電壓，另一個尾電流管柵極接DIFFCMFB電路，通過共模反饋調(diào)節(jié)。2.根據(jù)權利要求1所述的運算放大器，其特征在于:所述第二級放大模塊包括第二負載，以及作為輸入管的第一輸入對管Ql和第二輸入對管Q2;所述Ql的基極與第一中間節(jié)點Vn相連接，其發(fā)射極接電流管NM7和NM8的漏極，其集電極接至共源共柵管NM9的源極和第一輔助運放BN的ncasin_n端；所述Q2的基極與第二中間節(jié)點Vi2相連接，其發(fā)射極接電流管匪7和匪8的漏極，其集電極接至共源共柵管匪10的源極和第一輔助運放BN的ncasin_p端；所述共源共柵管匪9的柵極接至BN的ncaSOut_p，漏極接第三中間節(jié)點V21;所述共源共柵管匪1的柵極接至BN的ncasou t_n，漏極接第四中間節(jié)點V22;所述電流管NM7的柵極接偏置電壓vb3，源極接地;所述電流管NM8的柵極接使用兩個差分對的共模反饋模塊DIFF CMFB的cmfb端，源極接地;所述第二負載連接在電源和第三中間節(jié)點V21和第四中間節(jié)點V22之間。3.根據(jù)權利要求2所述的運算放大器，其特征在于:所述第一輔助運放BN包括作為輸入管的第一 MOS管PM21，作為輸入管的第二 MOS管PM22，作為電流管的PM23和PM24，作為分流器件的MOS管PM25和PM26，PM27，作為共源共柵管的NM21和匪22，以及電流管匪23和匪24;所述PM21的柵極接ncasin_r^^，源極接至A點，漏極接至折疊點xn ；所述PM22的柵極接ncasin_P端，源極接至A點，漏極接至折疊點yn;所述PM27的柵極接偏置電壓vnbl，源極接電源;所述匪21、匪22的柵極接vnb2，其中匪21的源極接匪23的漏極，漏極接1?^80此_?端，匪22的源極接匪24的漏極，漏極接ncasout_r^^;所述匪23、匪24的柵極接偏置電壓vnb3，源極接地;所述PM23和PM24的柵極接vnbl，源級接電源，其中PM23的漏極接ncasout_p端，PM24的漏極接ncasout_r^iU/f述PM25和PM26的柵極接偏置電壓vnc，源級接至A點，漏極接地。4.根據(jù)權利要求2或3所述的運算放大器，其特征在于:所述第二負載為共源共柵結構，包括第二輔助運放BP。5.根據(jù)權利要求4所述的運算放大器，其特征在于:所述第二負載包括PM5、PM6、PM7、PM8和第二輔助運放BP電路，所述PM5和PM6的柵極共同連接至偏置電壓vb2，源極共同連接至電源，PM5的漏極連接BP的pcasin_n端；所述PM6的漏極連接至BP的pcasin_p端；所述PM7的柵極連接至BP的口0380111:_口端，源極接至pcasin_r^i|，漏極接至第三中間節(jié)點V21 ；所述PM8的柵極連接至BP的pcasout_r^i|，源極接至BP的，漏極接至第四中間節(jié)點V22o6.根據(jù)權利要求5所述的運算放大器，其特征在于:所述BP電路包括作為輸入管的第一MOS管匪31，作為輸入管的第二MOS管匪32，電流管匪33、匪34、匪37，作為分流器件的MOS管NM35和NM36，電流管PM31和PM32，作為共源共柵管的PM33和PM34;所述NM31的柵極接pcasin_r^^，源極接至B點，漏極接至折疊點xp;所述匪32柵極接，源極接至B點，漏極接至折疊點yp;所述匪33的柵極接偏置電壓vnb3，源極接地;所述PM33、PM34的柵極接vpb2，其中PM33的源級接至折疊點xp，漏極接口0380111:_口端;PM34的源極接至折疊點yp，漏極接pcasout_n端;所述匪37和NM34的柵極接vpb3，源極接地;所述PM31和PM32的柵極接偏置電壓vpb I，源極接電源;所述匪35和匪36的柵極接偏置電壓vpc，源級接至B點，漏極接電源。7.根據(jù)權利要求1或2所述的運算放大器，其特征在于:所述第一級放大模塊包括第一負載，以及作為輸入管的第一 MOS管匪I和第二 MOS管匪2;所述匪I的柵極連接至反向輸入端vin_n，其源極接電流管匪3的漏極;所述匪2的柵極連接至正向輸入端vin_p，其源極接電流管NM3的漏極;所述NM3的柵極接偏置電壓端vbl，源極接地;所述第一負載連接在電源和第一中間節(jié)點Vn、第二中間節(jié)點V12之間。8.根據(jù)權利要求1或2所述的運算放大器，其特征在于:所述第三級放大模塊包括第三負載，以及作為輸入管的匪11和匪12;所述匪11的柵極接至第三中間節(jié)點V21，源極接電流管匪13和匪14的漏極，漏極接至正向輸出端vout_p ；所述NM12的柵極接至第四中間節(jié)點V22，源極接電流管匪13和匪14的漏極，漏極接至反向輸出端vout_n;所述電流管匪13的柵極接vb4，源極接地;所述電流管NM14的柵極接電容共模反饋模塊CAP CMFB的vb5端，源極接地；所述第三負載連接在電源和正向輸出端和反向輸出端之間。9.根據(jù)權利要求1或2所述的運算放大器，其特征在于:所述DIFFCMFB電路包括由卩111、？112和?113、？114組成的兩個源耦合對，以及采用二極管連接的顯3管NM44、NM45、NM46，PM3和PM4;所述PMl I的柵極接至第三中間節(jié)點V21，源極接PM3的漏極，漏極接至NM44的漏極或柵極；所述PMl2的柵極接共模輸出電壓Vcm，源極接PM3的漏極，漏極接至匪45的漏極或柵極；所述PM13的柵極接共模輸出電壓Vcm，源極接PM4的漏極，漏極接至NM45的漏極或柵極；PM14的柵極接至第四中間節(jié)點V22，源極接PM4的漏極，漏極接至匪46的漏極或柵極；PM3、PM4的柵極接偏置電壓vb2，源極接電源。10.根據(jù)權利要求1或2所述的運算放大器，其特征在于:所述CAPCMFB電路包括電容Cl?C4，開關S1~S6;所述電容Cl的下端與電容C2的上端相連，電容Cl的上端分別與開關SI的左端和開關S4的右端相連；電容C2的下端分別與開關S3的左端和開關S6的右端相連；電容C3的下端與開關S5的左端相連，電容C3上端與S4的左端相連；電容C4的上端與電容C3的下端相連，電容C4的下端與開關S6的左端相連;開關SI的右端接標準共模電壓Vine;開關S2的左端接C2的上端，右端接輸出信號Vcsbias;開關S3的右端接標準共模電壓Vine;開關S4的左端接輸入信號vout_n;開關S5的左端接偏置電壓Vcms，右端接電容C2的上端;開關S6的左端接輸入信號vout_p。
【文檔編號】H03F3/16GK205725662SQ201620235776
【公開日】2016年11月23日
【申請日】2016年3月25日
【發(fā)明人】趙莉, 黃晶, 只生武
【申請人】南京德睿智芯電子科技有限公司
相關技術
網(wǎng)友詢問留言
已有0條留言
- 還沒有人留言評論。精彩留言會獲得點贊！
1