專(zhuān)利名稱(chēng)：互補(bǔ)輸入動(dòng)態(tài)多工解碼裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及邏輯電路相關(guān)領(lǐng)域，特別指邏輯電路中包含多工解碼的高扇入復(fù)雜邏輯電路的使用，即互補(bǔ)輸入動(dòng)態(tài)多工解碼裝置及方法。
背景技術(shù)：
因?yàn)樗俣壬系囊?，?dòng)態(tài)電路經(jīng)常用來(lái)實(shí)現(xiàn)在目前管線系統(tǒng)中的邏輯函數(shù)。圖1為一表示與邏輯函數(shù)的與邏輯門(mén)概要圖100，以及一實(shí)現(xiàn)與邏輯門(mén)100的示范動(dòng)態(tài)電路102。如圖1所示，動(dòng)態(tài)電路102和與邏輯門(mén)100皆有“N”個(gè)輸入，分別以D1、D2、…DN表示，此外還包含一個(gè)輸出“Q”。動(dòng)態(tài)邏輯電路102包括一P-溝道的帶頭元件P0、一N-溝道的結(jié)尾元件N0、一評(píng)估邏輯函數(shù)的邏輯電路104、一輸出緩沖器或是反向器/驅(qū)動(dòng)器U1、以及一儲(chǔ)存或保管電路106。在實(shí)際使用中，保管電路106由反向器元件U2和U3實(shí)現(xiàn)，此時(shí)U2的輸出耦合至U3的輸出，反之亦然。
動(dòng)態(tài)電路102在相關(guān)時(shí)鐘脈沖信號(hào)“CLK”上升頂點(diǎn)時(shí)，在反向器/驅(qū)動(dòng)器U1的輸出建立輸出Q信號(hào)。動(dòng)態(tài)邏輯電路的動(dòng)態(tài)本質(zhì)由CLK信號(hào)控制，當(dāng)CLK信號(hào)為無(wú)效的低電平時(shí)，動(dòng)態(tài)邏輯電路為等待或預(yù)先充電狀態(tài)；當(dāng)信號(hào)被拉至高電平時(shí)，電路為評(píng)估(evaluation)狀態(tài)。CLK信號(hào)被提供到各自帶頭元件P0與結(jié)尾元件N0的邏輯門(mén)。帶頭元件P0的源極端耦合至源電壓“VDD”，漏極端耦合至評(píng)估點(diǎn)“HI”。注意在此文中，端點(diǎn)的標(biāo)號(hào)與其端點(diǎn)所負(fù)載信號(hào)的標(biāo)號(hào)相同(例如端點(diǎn)HI負(fù)載HI信號(hào))。結(jié)尾元件N0的源極端耦合至共享參考電壓“GND”，漏極端耦合至點(diǎn)“LO”。邏輯電路在點(diǎn)HI與LO間耦合。在實(shí)施例中，邏輯電路104在N-溝道邏輯門(mén)(或稱(chēng)N-邏輯門(mén))中被實(shí)現(xiàn)，而使用號(hào)碼“N”的N-溝道元件N1-NN在點(diǎn)HI至LO間串聯(lián)耦合。尤指第一個(gè)N-溝道元件N1的漏極端耦合到HI，而源極端耦合到下一個(gè)N-溝道元件的漏極端，并依次類(lèi)推，直到最后一個(gè)N-溝道元件NN的源極端耦合至LO。N個(gè)輸入D1-DN分別提供至各自的N-溝道元件N1-NN中。此時(shí)點(diǎn)HI耦合至反向器U1和U2的輸入端以及反向器元件U3的輸出端。
操作時(shí)，當(dāng)CLK信號(hào)為低時(shí)，帶頭元件對(duì)點(diǎn)HI預(yù)先充電至邏輯高電平，信號(hào)Q經(jīng)由反向器/驅(qū)動(dòng)器被拉至低電平，同時(shí)輸入信號(hào)D1-DN為邏輯函數(shù)的評(píng)估作準(zhǔn)備。當(dāng)CLK信號(hào)為高電平時(shí)，依據(jù)D1-DN的輸入狀態(tài)，邏輯電路104的邏輯函數(shù)若非處于評(píng)估就是評(píng)估失敗。當(dāng)邏輯電路104正在評(píng)估時(shí)，所有的輸入信號(hào)D1-DN都在可導(dǎo)通所有N-溝道元件N1-NN的發(fā)出高電平，邏輯電路104經(jīng)由活化的結(jié)尾元件N0驅(qū)使點(diǎn)HI為邏輯低電平，同時(shí)輸出信號(hào)Q被驅(qū)使成邏輯高電平。一旦點(diǎn)HI被驅(qū)動(dòng)成低電平，點(diǎn)HI會(huì)一直保持低電平直到CLK信號(hào)再一次被驅(qū)動(dòng)到低位。若邏輯電路104評(píng)估失敗，則維持電路106維持點(diǎn)HI于邏輯高位，則信號(hào)Q依然為低位。因此，當(dāng)CLK信號(hào)為低位時(shí)，則Q信號(hào)亦為低位；如果邏輯函數(shù)為真時(shí)，當(dāng)CLK信號(hào)為高，此時(shí)可通過(guò)邏輯電路104驅(qū)使信號(hào)Q為高位。
由邏輯電路104所實(shí)現(xiàn)的邏輯函數(shù)為多重輸入的與函數(shù)。為了評(píng)估，當(dāng)CLK信號(hào)為高位時(shí)，所有輸入信號(hào)D1-DN必須也為高電平。通常在由N-溝道元件串聯(lián)而成的N-邏輯門(mén)中(如邏輯電路104所示)實(shí)現(xiàn)與邏輯函數(shù)。像這樣串聯(lián)或是堆疊連接的N-溝道元件，至少會(huì)存在兩個(gè)導(dǎo)致動(dòng)態(tài)電路發(fā)生問(wèn)題的因素。第一，在HI點(diǎn)與LO點(diǎn)間的評(píng)估路徑長(zhǎng)度為邏輯電路評(píng)估路徑中元件個(gè)數(shù)的函數(shù)，也就是扇入的函數(shù)(亦即被與起來(lái)的輸入個(gè)數(shù))。長(zhǎng)評(píng)估路徑需要評(píng)估相對(duì)較多數(shù)目的輸入信號(hào)，而較多數(shù)目的信號(hào)需要較長(zhǎng)時(shí)間去評(píng)估，因此會(huì)降低全部電路的速度。其次，因?yàn)槭褂肗-溝道元件實(shí)現(xiàn)評(píng)估函數(shù)，所以在堆疊中較高的元件會(huì)受基體效應(yīng)的影響。因?yàn)槎询B的關(guān)系使得元件基體效應(yīng)元件造成臨界電壓改變，因此導(dǎo)致了電路的不穩(wěn)定性能。
為了解決這個(gè)與評(píng)估路徑長(zhǎng)度有關(guān)的問(wèn)題，邏輯電路設(shè)計(jì)者通常會(huì)限制每一個(gè)堆疊的尺寸不超過(guò)4個(gè)階層。一般而言評(píng)估電路以2階層較佳。解決評(píng)估路徑限制的問(wèn)題，可利用反向函數(shù)(用或邏輯門(mén)項(xiàng)實(shí)現(xiàn))，或是將高扇入與函數(shù)分解成串聯(lián)堆疊的低扇入與函數(shù)。
實(shí)現(xiàn)反向與函數(shù)，關(guān)系到將串聯(lián)的與路徑轉(zhuǎn)換成或路徑(以并聯(lián)的或邏輯門(mén)項(xiàng)實(shí)現(xiàn))。當(dāng)一反向輸出可以獲得時(shí)，反向或邏輯函數(shù)的解決方式滿足普通函數(shù)。然而因?yàn)閷⑦壿嬤\(yùn)算的第1階層的與項(xiàng)轉(zhuǎn)換成或項(xiàng)會(huì)迫使在后面階層中的或項(xiàng)被轉(zhuǎn)換成與項(xiàng)，因此使得反向解決方式在復(fù)雜邏輯狀態(tài)下無(wú)法使用。所以這個(gè)反向的方法只是將N堆疊的問(wèn)題移交給后面的邏輯階層而已。
圖2為16輸入與邏輯門(mén)200與實(shí)現(xiàn)與邏輯門(mén)200的示范邏輯電路202與圖解一般分解方法的概要圖。與邏輯門(mén)200包含有16個(gè)輸入信號(hào)(分別以A1-A16表示)、一個(gè)輸出信號(hào)Q、同時(shí)還考慮一個(gè)高扇入與函數(shù)。用4個(gè)低扇入階層204、206、208、210串聯(lián)形成單一與邏輯門(mén)200，每一階層都包含了一個(gè)或一個(gè)以上的2-輸入與邏輯門(mén)。第1階層204包含有8個(gè)與邏輯門(mén)，每一個(gè)與邏輯門(mén)分別由輸入信號(hào)A1-A16中接收各自的輸入信號(hào)對(duì)。第2階層206包含4個(gè)與邏輯門(mén)，每一個(gè)與邏輯門(mén)分別將所對(duì)應(yīng)的第1階層204中的2個(gè)與邏輯門(mén)的輸出當(dāng)成其輸入對(duì)。第3階層208包含2個(gè)與邏輯門(mén)，每一個(gè)與邏輯門(mén)分別將所對(duì)應(yīng)的第2階層206中的2個(gè)與邏輯門(mén)的輸出當(dāng)成其輸入對(duì)。第4階層210包含1個(gè)與邏輯門(mén)，該與邏輯門(mén)將所對(duì)應(yīng)的第3階層208的2個(gè)與邏輯門(mén)的輸出當(dāng)成其輸入對(duì)。
值得注意的是，邏輯電路202中的每一個(gè)與函數(shù)都只有2個(gè)輸入，因此各自的評(píng)估路徑皆被分解成低扇入的型態(tài)。但因?yàn)榉纸夂瘮?shù)的每一個(gè)附加串聯(lián)耦合階層會(huì)造成整體電路的延遲，因此將高扇入與函數(shù)分解成數(shù)個(gè)階層的低扇入的操作并不好。利用增加每一個(gè)與邏輯門(mén)的扇入達(dá)到減少與邏輯門(mén)個(gè)數(shù)的目的，如此一來(lái)，其個(gè)數(shù)可以減少成為5個(gè)4輸入的與邏輯門(mén)，每一個(gè)邏輯門(mén)都有最大的4個(gè)扇入。然而因?yàn)槊恳粋€(gè)與函數(shù)都有相對(duì)較大的扇入，且還是需要2個(gè)階層，所以這個(gè)方法還是會(huì)有延遲的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例中的多工解碼器電路包含有多重互補(bǔ)輸入動(dòng)態(tài)電路和一與邏輯門(mén)。每一個(gè)互補(bǔ)輸入動(dòng)態(tài)電路皆與其對(duì)應(yīng)的數(shù)個(gè)多位編碼地址的一個(gè)以及其對(duì)應(yīng)的解碼輸出位相關(guān)。每一個(gè)互補(bǔ)輸入動(dòng)態(tài)電路都包含有一個(gè)互補(bǔ)p-邏輯與動(dòng)態(tài)電路、一個(gè)互補(bǔ)N-邏輯與動(dòng)態(tài)電路、以及一個(gè)導(dǎo)通元件?；パa(bǔ)P-邏輯與動(dòng)態(tài)電路有一個(gè)輸出耦合到對(duì)應(yīng)的其中一個(gè)多重輸出評(píng)估點(diǎn)，并響應(yīng)時(shí)鐘脈沖信號(hào)，評(píng)估對(duì)應(yīng)編碼地址的地址值的位，以及對(duì)選擇編碼地址的邏輯狀態(tài)的數(shù)字選擇位值?；パa(bǔ)式N-邏輯與動(dòng)態(tài)電路有一個(gè)輸出耦合到對(duì)應(yīng)的其中一個(gè)多重初步評(píng)估點(diǎn)，并響應(yīng)時(shí)鐘脈沖信號(hào)，評(píng)估對(duì)地址值的反向位以及數(shù)字選擇。導(dǎo)通元件在對(duì)應(yīng)的第1與第二評(píng)估點(diǎn)中耦合，且當(dāng)互補(bǔ)N-邏輯與動(dòng)態(tài)電路評(píng)估失敗時(shí)，驅(qū)動(dòng)第二評(píng)估點(diǎn)為低電平。此與邏輯門(mén)有多個(gè)耦合至輸出評(píng)估點(diǎn)的輸入和提供對(duì)應(yīng)解碼位的輸出。
與邏輯門(mén)還可以是與非邏輯門(mén)。多工解碼器可能包含一個(gè)或以上個(gè)反向器/驅(qū)動(dòng)器，每一個(gè)反向器/驅(qū)動(dòng)器都有一個(gè)接收時(shí)鐘脈沖信號(hào)的輸入與一個(gè)提供反向時(shí)鐘脈沖信號(hào)到導(dǎo)通電路中的輸出。互補(bǔ)N-邏輯與動(dòng)態(tài)電路可能包含多個(gè)并聯(lián)耦合的N-溝道元件，每一個(gè)N-溝道元件都有一個(gè)接收選擇位以及地址位的輸入?；パa(bǔ)P-邏輯與動(dòng)態(tài)電路可能包含多個(gè)并聯(lián)耦合的P-溝道元件，每一個(gè)P-溝道元件都有一個(gè)接收選擇位以及地址位的輸入。
根據(jù)本發(fā)明實(shí)施例，在多個(gè)多位編碼地址中選擇的并至少解碼出1個(gè)位的方法，包含有合并選擇值的每一個(gè)位，為選擇對(duì)應(yīng)的地址以對(duì)應(yīng)地址的位得到邏輯狀態(tài)，形成多個(gè)與項(xiàng)集合、評(píng)估使用多個(gè)互補(bǔ)N-邏輯電路的與項(xiàng)每一個(gè)集合的與邏輯函數(shù)的補(bǔ)碼、當(dāng)對(duì)應(yīng)的互補(bǔ)N-邏輯電路評(píng)估時(shí)，用每一個(gè)互補(bǔ)N-邏輯電路將對(duì)應(yīng)第1個(gè)評(píng)估點(diǎn)拉至低電平、評(píng)估使用多個(gè)P-邏輯電路的與項(xiàng)每一個(gè)集合的與邏輯函數(shù)的補(bǔ)碼、當(dāng)互補(bǔ)P-邏輯電路評(píng)估時(shí)，用每一個(gè)互補(bǔ)P-邏輯電路將對(duì)應(yīng)第2個(gè)評(píng)估點(diǎn)拉至高電平、經(jīng)由對(duì)應(yīng)導(dǎo)通元件(由對(duì)應(yīng)的第1個(gè)評(píng)估點(diǎn)控制)將對(duì)應(yīng)的第二評(píng)估點(diǎn)拉至低電平，使得每一個(gè)對(duì)應(yīng)的互補(bǔ)N-邏輯電路評(píng)估失敗、使用邏輯門(mén)合并第二評(píng)估點(diǎn)以提供解碼位。
本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種多工解碼裝置，其特征在于至少包含多個(gè)互補(bǔ)動(dòng)態(tài)輸入電路，其各自對(duì)應(yīng)至少多個(gè)多位編碼地址的一個(gè)，以及多個(gè)解碼位的一個(gè)，其中每一個(gè)互補(bǔ)輸入動(dòng)態(tài)電路包含一互補(bǔ)P-邏輯與動(dòng)態(tài)電路，其輸出端耦合到一對(duì)應(yīng)多個(gè)輸出評(píng)估點(diǎn)的一個(gè)，該電路用以評(píng)估對(duì)應(yīng)到該多個(gè)編碼地址的一個(gè)地址值的位，以及評(píng)估有邏輯狀態(tài)的數(shù)字選擇值的位，以選擇根據(jù)時(shí)鐘脈沖信號(hào)反應(yīng)的該對(duì)應(yīng)編碼地址；一互補(bǔ)N-邏輯與動(dòng)態(tài)電路，其輸出端耦合至一對(duì)應(yīng)多個(gè)初步評(píng)估點(diǎn)的一個(gè)，該電路用以根據(jù)該時(shí)鐘脈沖信號(hào)反應(yīng)評(píng)估該地址值的反向位，以及評(píng)估該數(shù)字選擇值的反向位；以及一導(dǎo)通元件，該元件耦合于該對(duì)應(yīng)第二評(píng)估點(diǎn)與該對(duì)應(yīng)第一評(píng)估點(diǎn)間，當(dāng)該互補(bǔ)N-邏輯與動(dòng)態(tài)電路評(píng)估失敗時(shí)，該導(dǎo)通元件驅(qū)動(dòng)該對(duì)應(yīng)第二評(píng)估點(diǎn)為低電平；以及一與邏輯門(mén)，有多個(gè)輸入端，每一個(gè)輸入端皆耦合至一對(duì)應(yīng)該多個(gè)輸出評(píng)估點(diǎn)的一個(gè)，同時(shí)有一個(gè)輸出端用來(lái)提供一對(duì)應(yīng)該多個(gè)解碼位的一個(gè)。
其中，進(jìn)一步包含至少一個(gè)反向器/驅(qū)動(dòng)器，該反向器/驅(qū)動(dòng)器有一輸入端以接收該時(shí)鐘脈沖信號(hào)，有一輸出端以提供一個(gè)反向時(shí)鐘脈沖信號(hào)到該導(dǎo)通元件。
其中，該導(dǎo)通元件包含一N-溝道導(dǎo)通元件，該N-溝道導(dǎo)通元件有一柵極端耦合至該對(duì)應(yīng)的初步評(píng)估點(diǎn)，漏極端耦合至該對(duì)應(yīng)的輸出評(píng)估點(diǎn)，源極端耦合至該反向器/驅(qū)動(dòng)器的該輸出端。
其中，該至少一個(gè)反向器/驅(qū)動(dòng)器是指包含多個(gè)反向器/驅(qū)動(dòng)器，一個(gè)反向器/驅(qū)動(dòng)器對(duì)應(yīng)一該多個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路，每一個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路的輸出端耦合至對(duì)應(yīng)的導(dǎo)通元件。
其中，為選擇并解碼N個(gè)編碼地址之一，而每一個(gè)編碼地址都有M個(gè)位，其中M與N皆為大于1的正整數(shù)，該數(shù)字選擇值包含P個(gè)選擇位，其中P是大于0的正整數(shù)，足夠從該N個(gè)地址中選擇，更進(jìn)一步包含該多個(gè)互補(bǔ)輸入動(dòng)態(tài)電路包含2M組個(gè)N個(gè)互補(bǔ)輸入動(dòng)態(tài)電路，其中該2M組中的每一個(gè)皆解碼成對(duì)應(yīng)M解碼位的一個(gè)，每一個(gè)組皆至少包含N個(gè)初步評(píng)估點(diǎn)集合與N個(gè)輸出評(píng)估點(diǎn)集合；以及M組與邏輯門(mén)每組一個(gè)，每一個(gè)與邏輯門(mén)包含N個(gè)輸入端耦合到對(duì)應(yīng)的N輸出評(píng)估點(diǎn)集合，同時(shí)有一輸出端提供一對(duì)應(yīng)該M解碼位的一個(gè)。
其中，該互補(bǔ)N-邏輯與動(dòng)態(tài)電路包含多個(gè)N-溝道元件并聯(lián)耦合于對(duì)應(yīng)初步評(píng)估點(diǎn)與對(duì)應(yīng)多個(gè)參考點(diǎn)間，每一個(gè)該N-溝道元件有一輸出端接收一選擇位與一地址位；一帶頭元件，接收該時(shí)鐘脈沖信號(hào)并耦合至該對(duì)應(yīng)初步評(píng)估點(diǎn)，當(dāng)該時(shí)鐘脈沖信號(hào)為低電平時(shí)，預(yù)先充電該對(duì)應(yīng)初步評(píng)估點(diǎn)；以及一結(jié)尾元件，接收該時(shí)鐘脈沖信號(hào)并耦合至對(duì)應(yīng)參考點(diǎn)；其中該帶頭與結(jié)尾元件對(duì)該時(shí)鐘脈沖信號(hào)反應(yīng)，以驅(qū)動(dòng)該多個(gè)N-溝道元件的評(píng)估。
其中，該帶頭元件包含一P-溝道元件，其源極端耦合至接地點(diǎn)，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至對(duì)應(yīng)初步評(píng)估點(diǎn)；其中該結(jié)尾元件包含一N-溝道元件，其源極端耦合至接地點(diǎn)，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至該對(duì)應(yīng)參考點(diǎn)。
更進(jìn)一步包含一維持電路耦合于源電壓與該對(duì)應(yīng)初步評(píng)估點(diǎn)間。
其中，該互補(bǔ)P-邏輯動(dòng)態(tài)電路包含多個(gè)P-溝道元件并聯(lián)耦合于對(duì)應(yīng)輸出評(píng)估點(diǎn)與源電壓間，每一個(gè)該P(yáng)-溝道元件有一輸出端接收一選擇位與一地址位；以及一帶頭元件，接收該時(shí)鐘脈沖信號(hào)并耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)，當(dāng)該時(shí)鐘脈沖信號(hào)為低電平時(shí)，預(yù)先充電該對(duì)應(yīng)輸出評(píng)估點(diǎn)，并當(dāng)該時(shí)鐘脈沖信號(hào)為高電平時(shí)，驅(qū)動(dòng)該多個(gè)P-溝道元件評(píng)估。
該帶頭元件包含一P-溝道元件，其源極端耦合至源電壓，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)。
本發(fā)明還提供了一種互補(bǔ)多工解碼裝置，其特征在于包含多個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路，每一個(gè)皆關(guān)于一對(duì)應(yīng)多個(gè)多位編碼地址的一個(gè)，同時(shí)皆關(guān)于一對(duì)應(yīng)多個(gè)解碼位的一個(gè)，每一個(gè)互補(bǔ)輸入動(dòng)態(tài)電路包含一P-邏輯電路包含多個(gè)并聯(lián)耦合于源電壓與對(duì)應(yīng)多個(gè)輸出評(píng)估點(diǎn)間的多個(gè)P-溝道元件，同時(shí)包含多個(gè)接收多個(gè)選擇與地址位的輸入端；一N-邏輯電路包含多個(gè)并聯(lián)耦合于一對(duì)應(yīng)多個(gè)初步評(píng)估點(diǎn)的一個(gè)與一對(duì)應(yīng)多個(gè)參考點(diǎn)的一個(gè)的多個(gè)N-溝道元件，同時(shí)包含多個(gè)接收多個(gè)選擇與地址位的反向的輸入端；一第一帶頭元件耦合至該輸出端，與一結(jié)尾元件耦合至該N-邏輯電路的該對(duì)應(yīng)參考點(diǎn)，該第一帶頭與結(jié)尾元件對(duì)該時(shí)鐘脈沖信號(hào)反應(yīng)以便對(duì)該N-邏輯電路的該輸出端預(yù)先充電同時(shí)驅(qū)動(dòng)該N-邏輯電路評(píng)估；一第二帶頭元件耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)，該帶頭元件對(duì)該時(shí)鐘脈沖信號(hào)反應(yīng)以便對(duì)該對(duì)應(yīng)輸出評(píng)估點(diǎn)預(yù)先充電同時(shí)驅(qū)動(dòng)該P(yáng)-邏輯電路評(píng)估；一導(dǎo)通元件耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)并以該對(duì)應(yīng)初步評(píng)估點(diǎn)控制，當(dāng)該N-邏輯電路評(píng)估失敗時(shí)，將該對(duì)應(yīng)輸出評(píng)估點(diǎn)拉至低電平；以及有一輸出端與多個(gè)輸入端的一輸出邏輯門(mén)，每一個(gè)輸入端耦合至對(duì)應(yīng)該多個(gè)輸出評(píng)估點(diǎn)的一個(gè)。
更進(jìn)一步包含一時(shí)鐘脈沖反向器/驅(qū)動(dòng)器，其輸入端接收該時(shí)鐘脈沖信號(hào)，輸出端提供對(duì)應(yīng)的反向時(shí)鐘脈沖信號(hào)；以及其中該導(dǎo)通元件包含一N-溝道導(dǎo)通元件，其柵極端耦合至該對(duì)應(yīng)初步評(píng)估點(diǎn)，源極端耦合至該時(shí)鐘脈沖反向器/驅(qū)動(dòng)器的輸出端，漏極端耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)。
更進(jìn)一步包含一維持電路耦合于源電壓與該對(duì)應(yīng)初步評(píng)估點(diǎn)間。
其中，一帶頭元件包含一第一P-溝道元件，其源極端耦合至源電壓，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至該對(duì)應(yīng)初步評(píng)估點(diǎn)，其中該第二帶頭元件包含一第二P-溝道元件，其源極端耦合至源電壓，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)，其中該結(jié)尾元件包含一N-溝道元件，其源極端耦合至接地點(diǎn)，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至該對(duì)應(yīng)參考點(diǎn)。
本發(fā)明還提供了一種從多個(gè)多輸入編碼地址中選擇并從所選擇的位置中至少解碼出一位的方法，其特征在于包含對(duì)每一個(gè)地址，合并每一個(gè)擁有邏輯狀態(tài)的選擇值，以對(duì)應(yīng)地址的位選擇一對(duì)應(yīng)地址，形成多個(gè)與項(xiàng)集合；使用多個(gè)互補(bǔ)N-邏輯電路，對(duì)每一個(gè)與項(xiàng)集合評(píng)估其與邏輯函數(shù)的補(bǔ)碼，當(dāng)對(duì)應(yīng)互補(bǔ)N-邏輯電路評(píng)估時(shí)，每一個(gè)互補(bǔ)N-邏輯電路將對(duì)應(yīng)多個(gè)第一評(píng)估點(diǎn)的一個(gè)拉至低電平；使用多個(gè)互補(bǔ)P-邏輯電路，對(duì)每一個(gè)與項(xiàng)集合評(píng)估其與邏輯函數(shù)的補(bǔ)碼，當(dāng)對(duì)應(yīng)互補(bǔ)P-邏輯電路評(píng)估時(shí)，每一個(gè)互補(bǔ)P-邏輯電路將對(duì)應(yīng)多個(gè)第二評(píng)估點(diǎn)的一個(gè)拉至高電平；當(dāng)對(duì)應(yīng)N-邏輯電路評(píng)估失敗時(shí)，通過(guò)一對(duì)應(yīng)第一評(píng)估點(diǎn)的一個(gè)，控制一對(duì)應(yīng)多個(gè)導(dǎo)通元件的一個(gè)，將一對(duì)應(yīng)第二評(píng)估點(diǎn)拉至低電平；以及使用一邏輯門(mén)合并第二評(píng)估點(diǎn)以提供一解碼位。
更進(jìn)一步包含使用在對(duì)應(yīng)第一評(píng)估點(diǎn)與參考點(diǎn)間并聯(lián)耦合多個(gè)N-溝道元件實(shí)現(xiàn)每一個(gè)互補(bǔ)N-邏輯電路；于每一個(gè)參考點(diǎn)與接地點(diǎn)間提供一N-溝道結(jié)尾元件并以一時(shí)鐘脈沖信號(hào)控制每一個(gè)結(jié)尾元件；同時(shí)使用在對(duì)應(yīng)第二評(píng)估點(diǎn)與源電壓間并聯(lián)耦合多個(gè)P-溝道元件實(shí)現(xiàn)每一個(gè)互補(bǔ)P-邏輯電路。
其中，將該對(duì)應(yīng)第二評(píng)估點(diǎn)拉至低電平至少包含反向以及緩沖一時(shí)鐘脈沖信號(hào)并提供一反向時(shí)鐘脈沖信號(hào)；同時(shí)以通過(guò)導(dǎo)通元件的反向信號(hào)驅(qū)動(dòng)對(duì)應(yīng)第二評(píng)估點(diǎn)。
更進(jìn)一步包含當(dāng)對(duì)應(yīng)互補(bǔ)N-邏輯電路評(píng)估失敗時(shí)，保存一對(duì)應(yīng)第一評(píng)估點(diǎn)被拉至高電平，以維持對(duì)應(yīng)導(dǎo)通元件的活化。


圖1為一個(gè)利用一N-輸入與邏輯門(mén)表示出一與邏輯函數(shù)及其對(duì)應(yīng)實(shí)現(xiàn)N-輸入與邏輯門(mén)的示范電路概要圖；圖2為16-輸入與邏輯門(mén)以及一實(shí)現(xiàn)圖解一般分解方法的16-輸入與門(mén)的示范電路概要圖；圖3為根據(jù)本發(fā)明實(shí)施例實(shí)現(xiàn)的示范互補(bǔ)輸入動(dòng)態(tài)邏輯電路圖；圖4為根據(jù)一更特定的與邏輯函數(shù)實(shí)現(xiàn)的實(shí)施例實(shí)現(xiàn)的示范互補(bǔ)輸入動(dòng)態(tài)邏輯電路概要圖；圖5為根據(jù)另一特定或邏輯函數(shù)實(shí)現(xiàn)的實(shí)施例實(shí)現(xiàn)的示范互補(bǔ)輸入動(dòng)態(tài)邏輯電路概要6為根據(jù)另一復(fù)雜邏輯函數(shù)實(shí)現(xiàn)的實(shí)施例的示范互補(bǔ)輸入動(dòng)態(tài)邏輯電路概要圖；圖7為一以包含多互補(bǔ)輸入動(dòng)態(tài)邏輯電路的較多個(gè)數(shù)與邏輯門(mén)項(xiàng)實(shí)現(xiàn)復(fù)雜邏輯函數(shù)的互補(bǔ)輸入動(dòng)態(tài)邏輯電路的特定方塊圖(此圖中的多互補(bǔ)輸入動(dòng)態(tài)邏輯電路類(lèi)似于圖6的互補(bǔ)輸入動(dòng)態(tài)邏輯電路)；圖8為一常見(jiàn)多工解碼器方塊圖，圖解一般使用在管線系統(tǒng)中，于2集合間選擇地址位及解碼所選的位的后續(xù)與運(yùn)算的實(shí)施例；圖9為一決定最高解碼位的解碼狀態(tài)的示范互補(bǔ)輸入動(dòng)態(tài)多工解碼器電路概要圖；圖10為一使用互動(dòng)態(tài)邏輯函數(shù)實(shí)現(xiàn)示范快速動(dòng)態(tài)多工解碼器的特定方塊圖。
其中，附圖標(biāo)記說(shuō)明如下
102 示范動(dòng)態(tài)電路104 評(píng)估邏輯函數(shù)的邏輯電路106 儲(chǔ)存或保管電路202 示范邏輯電路204、206、208、210 低扇入階層302 用N-邏輯實(shí)現(xiàn)評(píng)估的邏輯函數(shù)的補(bǔ)碼304 儲(chǔ)存電路306 用P-邏輯實(shí)現(xiàn)評(píng)估的邏輯函數(shù)的補(bǔ)碼308 互補(bǔ)N-溝道邏輯電路310 互補(bǔ)P-溝道邏輯電路402 互補(bǔ)與N-邏輯電路406 補(bǔ)與P-邏輯電路502 互補(bǔ)或N-邏輯電路506 互補(bǔ)或P-邏輯電路602 第1互補(bǔ)N-溝道動(dòng)態(tài)邏輯電路604 以AND1標(biāo)記的N-邏輯方塊606 最后一個(gè)(或第M個(gè))互補(bǔ)N-溝道動(dòng)態(tài)邏輯電路608 以ANDM標(biāo)記的N-邏輯方塊702、704、706 多互補(bǔ)輸入動(dòng)態(tài)邏輯電路802 2-位多工器804 解碼器902 第1互補(bǔ)輸入動(dòng)態(tài)邏輯電路904 P-邏輯電路906 第2互補(bǔ)輸入動(dòng)態(tài)邏輯電路908 P-邏輯電路1002、1004、1006、1008 互補(bǔ)輸入動(dòng)態(tài)邏輯電路1010 4-輸入BADB邏輯門(mén)具體實(shí)施方式
下面結(jié)合附圖，對(duì)本發(fā)明做進(jìn)一步的描述，以使本發(fā)明的前述與其它益處、特征及優(yōu)點(diǎn)得到更好的理解。
以下說(shuō)明是在一特定實(shí)施例及其必要條件的脈絡(luò)下提供的，可使本領(lǐng)域技術(shù)人員能夠利用本發(fā)明。然而，各種對(duì)該較佳實(shí)施例所做的修改，對(duì)本領(lǐng)域技術(shù)人員而言是顯而易見(jiàn)的，并且在此所定義的一般原理，亦可應(yīng)用至其它實(shí)施例。因此，本發(fā)明并不限于此處所展示與敘述的特定實(shí)施例，而是具有與此處所公開(kāi)的原理與新穎特征相符的最大范圍。
本應(yīng)用的發(fā)明者已認(rèn)識(shí)到在動(dòng)態(tài)電路中實(shí)現(xiàn)高扇入復(fù)雜邏輯函數(shù)的必要性，其中此實(shí)現(xiàn)方式并不會(huì)對(duì)到目前為止與較多數(shù)目輸入項(xiàng)的動(dòng)態(tài)邏輯相關(guān)的實(shí)現(xiàn)產(chǎn)生基體效應(yīng)和潛在因素。發(fā)明者因此發(fā)展出一互補(bǔ)輸入動(dòng)態(tài)邏輯電路，該互補(bǔ)輸入動(dòng)態(tài)邏輯電路可以幫助多個(gè)數(shù)的輸入項(xiàng)，不會(huì)產(chǎn)生因?yàn)楦叨询B而發(fā)生的基體效應(yīng)或是因?yàn)榕c項(xiàng)分解而發(fā)生的潛在因素?，F(xiàn)利用圖3-10進(jìn)一步描述如下。
圖3為一根據(jù)本發(fā)明實(shí)施例實(shí)現(xiàn)的示范互補(bǔ)輸入動(dòng)態(tài)邏輯電路300。CLK信號(hào)被提供到P-溝道帶頭元件P0以及N-溝道結(jié)尾元件N0的柵極端。帶頭元件P0的源極端連接至源極電流VDD，且漏極端耦合至第一初步評(píng)估點(diǎn)“NTOP”。結(jié)尾元件N0的漏極端耦合到參考點(diǎn)“NBOT”，源極端耦合到參考電壓點(diǎn)GND。用以評(píng)估的邏輯函數(shù)的補(bǔ)碼(用N-邏輯實(shí)現(xiàn))NCOMP 302；此邏輯函數(shù)302的輸出端耦合至NTOP點(diǎn)，參考點(diǎn)耦合至NBOT點(diǎn)。NCOMP302接收N個(gè)輸入信號(hào)D1-DN的反向信號(hào)，以DNBD1B表示，其中字母“B”除了特別說(shuō)明外，指的就是邏輯上的反向(亦即邏輯1或真的反向即為邏輯0或否，依此類(lèi)推)。值得注意的是，D1B-DNB和D1BDNB代表的是同一組信號(hào)(N為大于1的正整數(shù))。一儲(chǔ)存電路304于VDD與NTOP中耦合。實(shí)施例中顯示，儲(chǔ)存電路304被當(dāng)作半-維持304實(shí)現(xiàn)，該儲(chǔ)存電路304包含一反向器U1和一P-溝道元件P1。反向器U1的輸入耦合到NTOP，輸出耦合到P1元件的柵極端，同時(shí)該P(yáng)1元件的源極端耦合到VDD，漏極端耦合到NTOP。
CLK信號(hào)同時(shí)也被提供到另一個(gè)P-溝道元件P2的柵極端和一個(gè)反向器/驅(qū)動(dòng)器的輸入端UC0。P2元件的源極耦合至VDD，漏極耦合至第2或是輸出評(píng)估點(diǎn)“PTOP”。反向器/驅(qū)動(dòng)器UC0發(fā)出其輸出為脈沖信號(hào)CLK的反向(或稱(chēng)之為“CLKB”)，其輸出耦合至N-溝道導(dǎo)通元件N1的源極。N1的柵極耦合至NTOP，漏極耦合至PTOP。以NCOMP 302評(píng)估的邏輯函數(shù)補(bǔ)碼可利用P-邏輯(以PCOMP 306表示)來(lái)實(shí)現(xiàn)，PCOMP 306的參考點(diǎn)耦合至VDD，輸出點(diǎn)耦合至PTOP點(diǎn)。PCOMP 306接收N個(gè)輸入信號(hào)D1-DN，并在“P-邏輯”中實(shí)現(xiàn)(亦即使用P-溝道元件)，就如同NCOMP 302在N-邏輯中實(shí)現(xiàn)邏輯函數(shù)的補(bǔ)碼。PTOP被提供到一輸出反向器/驅(qū)動(dòng)器U2的輸入端，該反向器/驅(qū)動(dòng)器U2的輸出端顯示其輸出信號(hào)為“Q”。
操作時(shí)，CLK信號(hào)初始值以低電平為準(zhǔn)，因此PTOP輸出評(píng)估點(diǎn)經(jīng)由帶頭元件P2預(yù)先充電至高電平，同時(shí)NTOP初步評(píng)估點(diǎn)經(jīng)由帶頭元件P0預(yù)先充電至高電平。輸出信號(hào)Q初始值亦為低電平。當(dāng)CLK信號(hào)為高電平時(shí)，NCOMP 302與PCOMP 306分別評(píng)估輸入信號(hào)DNBD1B和DND1，此動(dòng)作是為了要計(jì)算或控制NTOP及PTOP點(diǎn)的狀態(tài)。NCOMP 302與PCOMP 306二者實(shí)現(xiàn)相同邏輯函數(shù)的補(bǔ)碼，因此當(dāng)CKL為高電平時(shí)，NCOMP 302與PCOMP 306二者若非處于評(píng)估就是評(píng)估失敗。當(dāng)NCOMP 302與PCOMP 306二者皆為否時(shí)(或是說(shuō)當(dāng)NCOMP 302與PCOMP 306評(píng)估失敗時(shí))，邏輯函數(shù)本身為正。當(dāng)NCOPM302與PCOMP 306二者皆為評(píng)估時(shí)，邏輯函數(shù)本身為否。
因此，當(dāng)邏輯函數(shù)為真，NCOMP 203與PCOMP 306皆評(píng)估失敗，經(jīng)由維持電路304運(yùn)算的NTOP保持高電平。由于NTOP依然為高電平，導(dǎo)通元件N1依舊導(dǎo)通或開(kāi)啟。由反向器/驅(qū)動(dòng)器UC0發(fā)出緩沖CLKB信號(hào)為低電平，該信號(hào)通過(guò)導(dǎo)通元件對(duì)PTOP放電至低電平，因此Q變成高電平(真)，也就是邏輯函數(shù)為真。在這個(gè)方法中，導(dǎo)通元件N1由NTOP控制而保持在導(dǎo)通狀態(tài)時(shí)，反向器UC0最多經(jīng)由2個(gè)N-元件路徑將評(píng)估點(diǎn)PTOP拉低，因此導(dǎo)致邏輯真狀態(tài)會(huì)被Q輸出信號(hào)發(fā)出。這2個(gè)N-溝道元件在反向器UC0與導(dǎo)通元件N1范圍中為明確的N-溝道元件。當(dāng)邏輯函數(shù)為否時(shí)，則NCOMP302與PCOMP 306評(píng)估，以至于NTOP經(jīng)由結(jié)尾元件N0被拉至低電平，而PTOP被PCOMP 306拉至高電平。導(dǎo)通元件N1被撤銷(xiāo)或關(guān)閉，因此PTOP保持在高電平。Q輸出信號(hào)保持在低電平(否)，也就是說(shuō)邏輯函數(shù)為否。
不同于單純的骨牌電路，互補(bǔ)輸入動(dòng)態(tài)邏輯電路300允許其輸出在評(píng)估期間可被驅(qū)動(dòng)至高電平。不同于骨牌電路，如果輸入信號(hào)較晚到達(dá)，但當(dāng)CLK信號(hào)為高電平，NCOMP 302與PCOMP 306皆評(píng)估時(shí)，輸出信號(hào)Q依舊可以被驅(qū)動(dòng)回低電平。互補(bǔ)輸入動(dòng)態(tài)邏輯電路300可被視為包含與第1個(gè)初步評(píng)估點(diǎn)NTOP相關(guān)的互補(bǔ)N-溝道邏輯電路308和與第2個(gè)輸出評(píng)估點(diǎn)PTOP相關(guān)的互補(bǔ)P-溝道邏輯電路310，其中PTOP被用以經(jīng)由反向器/驅(qū)動(dòng)器U2發(fā)展輸出信號(hào)Q?；パa(bǔ)N-溝道邏輯電路308包含帶頭與結(jié)尾元件P0與N0、邏輯函數(shù)評(píng)估的互補(bǔ)N-邏輯電路NCOMP 302以及維持電路304?；パa(bǔ)P-溝道邏輯電路310包含帶頭元件P2以及邏輯函數(shù)評(píng)估的互補(bǔ)P-邏輯電路PCOMP 306。若兩互補(bǔ)邏輯電路308與310同為評(píng)估，則NTOP被電路308驅(qū)動(dòng)成低電平，PTOP被電路310驅(qū)動(dòng)成高電平。當(dāng)電路308與310皆評(píng)估失敗時(shí)，NTOP提供且控制導(dǎo)通元件N1通過(guò)一反向器，CLK信號(hào)的緩沖(由反向器/驅(qū)動(dòng)器UC0形成)驅(qū)動(dòng)PTOP為低電平。
另一替代實(shí)施例如圖3的虛線連接所示，即利用N-溝道N2取代反向器UC0。N2的源極端耦合至接地參考點(diǎn)，N2的漏極端耦合至旁路元件N1的源極端，N2的柵極端耦合至CLK信號(hào)。如此一來(lái)，當(dāng)CLK為高電平時(shí)，N2導(dǎo)通，將N1的漏極拉至低電平。若NCOMP 302與PCOMP 306評(píng)估失敗，則低電平會(huì)經(jīng)由N1傳送至信號(hào)PTOP，因此可提供高電平的輸出Q。
信號(hào)PTOP的穩(wěn)定參考點(diǎn)由一包含元件P3與U3的微弱維持電路增補(bǔ)。因?yàn)檫@些元件是可以被建議使用但卻非必要的，因此用虛連接線表示。用一包含2個(gè)反向器的全維持電路(如圖1)取代半維持型態(tài)的電路同樣也可以對(duì)PTOP提供穩(wěn)定的參考點(diǎn)。
另一替代的下拉元件N2可代替反向器UC0；被建議的微弱維持電路附加物可提供PTOP穩(wěn)定的參考點(diǎn)，該方法可以應(yīng)用于本發(fā)明中隨后所被描述的所有實(shí)施例中。
圖4為一根據(jù)本發(fā)明實(shí)現(xiàn)與邏輯函數(shù)中更特定的實(shí)施例實(shí)現(xiàn)示范互補(bǔ)輸入動(dòng)態(tài)邏輯電路400的概要圖。互補(bǔ)式輸入動(dòng)態(tài)邏輯電路400大體上與互補(bǔ)式動(dòng)態(tài)邏輯電路300類(lèi)似，相同的元件使用相同標(biāo)示。對(duì)互補(bǔ)輸入動(dòng)態(tài)邏輯電路400而言，互補(bǔ)與N-邏輯電路402取代NCOPM 302，互補(bǔ)與P-邏輯電路406取代PCOMP 306。換句話說(shuō)，除了特定實(shí)現(xiàn)評(píng)估與邏輯函數(shù)的部分之外，互補(bǔ)輸入動(dòng)態(tài)邏輯電路400與互補(bǔ)式動(dòng)態(tài)邏輯電路300完全相同。值得注意的是，只要將反向器/驅(qū)動(dòng)器U2以一驅(qū)動(dòng)器取代，或是緩沖器移除反向函數(shù)，或是在U2的輸出加入另一個(gè)反向器/驅(qū)動(dòng)器(圖中沒(méi)有顯示)，則互補(bǔ)式動(dòng)態(tài)邏輯電路400就可以轉(zhuǎn)換成執(zhí)行與非邏輯函數(shù)的電路。
在N-邏輯中，利用耦合并聯(lián)于NTOP與NBOT之間的N個(gè)N-溝道元件NC1-NCN實(shí)現(xiàn)互補(bǔ)與N-邏輯電路，同時(shí)也實(shí)現(xiàn)在N-邏輯中的與函數(shù)的補(bǔ)碼。然而，當(dāng)補(bǔ)碼輸入D1B-DNB被提供時(shí)，其結(jié)果就是D1-DN輸入的邏輯與。以相同的方式，在P-邏輯中，使用耦合并聯(lián)于VDD與PTOP之間的N個(gè)P-溝道元件PC1-PCN實(shí)現(xiàn)互補(bǔ)與P-邏輯電路并實(shí)現(xiàn)在P-邏輯中的與函數(shù)的其余補(bǔ)碼。輸入信號(hào)補(bǔ)碼D1B-DNB分別被提供到N-溝道元件NC1-NCN的柵極端，(例如D1B提供到NC1的柵極；D2B提供到NC2的柵極；...)，非補(bǔ)碼的輸入信號(hào)D1-DN分別被提供到P-溝道元件PC1-PCN的柵極端，(例如D1提供到PC1的柵極；D2提供到PC2的柵極；...)。
互補(bǔ)輸入動(dòng)態(tài)邏輯電路400的操作方式類(lèi)似并參考上述互補(bǔ)輸入動(dòng)態(tài)邏輯電路300的操作方式。當(dāng)D1-DN輸入信號(hào)的任一個(gè)或以上為否或低電平(例如邏輯“0”)，則互補(bǔ)與邏輯電路402與406皆做評(píng)估的動(dòng)作，因此D1B-DNB輸入信號(hào)所對(duì)應(yīng)的信號(hào)就為真或高電平(例如邏輯“1”)。若互補(bǔ)與邏輯電路402與406皆評(píng)估，與函數(shù)為否，以至于當(dāng)CLK信號(hào)發(fā)出高電平時(shí)，Q輸出信號(hào)變?yōu)榉?發(fā)出低電平)?；蛘呤?，當(dāng)所有的輸入信號(hào)D1-DN皆為真時(shí)，互補(bǔ)與邏輯電路402與406皆評(píng)估失敗，以至于D1B-DNB輸入信號(hào)所對(duì)應(yīng)的信號(hào)皆為否。若互補(bǔ)與邏輯電路402與406皆評(píng)估失敗，與函數(shù)為真，以至于當(dāng)CLK信號(hào)發(fā)出高電平時(shí)，Q輸出信號(hào)變?yōu)檎?發(fā)出高電平)。非常值得注意的是，圖4的電路速度對(duì)扇入不靈敏；任何輸入到與函數(shù)的合理的個(gè)數(shù)，皆可以不降低電路的速度而被執(zhí)行。這是因?yàn)樵u(píng)估路徑只通過(guò)2個(gè)堆疊的N元件UC0中的N1和N2元件。
圖5為一根據(jù)本發(fā)明實(shí)現(xiàn)或邏輯函數(shù)中另一更特定的實(shí)施例實(shí)現(xiàn)的示范互補(bǔ)輸入動(dòng)態(tài)邏輯電路500的概要圖?；パa(bǔ)式輸入動(dòng)態(tài)邏輯電路500大體上與互補(bǔ)式動(dòng)態(tài)邏輯電路300相似(相同的元件使用相同標(biāo)示)，除了NCOPM302由互補(bǔ)或N-邏輯電路502取代，PCOMP 306由互補(bǔ)或P-邏輯電路506取代。換句話說(shuō)，除了某些特定的實(shí)現(xiàn)評(píng)估或邏輯函數(shù)的部分之外，互補(bǔ)輸入動(dòng)態(tài)邏輯電路500與互補(bǔ)式動(dòng)態(tài)邏輯電路300完全相同。
在N-邏輯中，利用耦合串聯(lián)于NTOP與NBOT間的N個(gè)N-溝道元件NC1-NCN實(shí)現(xiàn)互補(bǔ)或N-邏輯電路502。同時(shí)也實(shí)現(xiàn)在N-邏輯中由補(bǔ)碼輸入D1B-DNB驅(qū)動(dòng)的或函數(shù)的補(bǔ)碼。以相同的方式，在P-邏輯中，利用耦合串聯(lián)于VDD與PTOP間的N個(gè)P-溝道元件PC1-PCN實(shí)現(xiàn)互補(bǔ)或P-邏輯電路506。同時(shí)也實(shí)現(xiàn)在或函數(shù)中由真輸入D1-DN驅(qū)動(dòng)的補(bǔ)碼。因此，輸入信號(hào)D1B-DNB分別被提供到N-溝道元件NC1-NCN的柵極端，同時(shí)，輸入信號(hào)D1-DN分別被提供到P-溝道元件PC1-PCN的柵極端。
當(dāng)所有D1-DN輸入信號(hào)為否時(shí)，則互補(bǔ)或邏輯電路502與506皆做評(píng)估的動(dòng)作，而D1B-DNB輸入信號(hào)所對(duì)應(yīng)的信號(hào)為真。若互補(bǔ)或邏輯電路502與506皆評(píng)估，或函數(shù)為否，以至于當(dāng)CLK信號(hào)被拉至高電平時(shí)，Q輸出信號(hào)變?yōu)榉?發(fā)出低電平)。相反的，當(dāng)輸入信號(hào)D1-DN的一個(gè)或以上為真時(shí)，互補(bǔ)或邏輯電路502與506皆評(píng)估失敗，而D1B-DNB輸入信號(hào)所對(duì)應(yīng)的信號(hào)為否。若互補(bǔ)與邏輯電路402與406皆評(píng)估失敗，或函數(shù)為真，以至于當(dāng)CLK信號(hào)被拉至高電平時(shí)，Q輸出信號(hào)變?yōu)檎?聲稱(chēng)高電平)。
當(dāng)利用互補(bǔ)輸入動(dòng)態(tài)邏輯電路300和其相關(guān)形式如互補(bǔ)輸入動(dòng)態(tài)邏輯電路400，可以得到許多益處及優(yōu)點(diǎn)?；パa(bǔ)輸入動(dòng)態(tài)邏輯電路300特別適合在高扇入與函數(shù)的應(yīng)用，例如在解碼電路中使用。如上面參考圖4的討論所提到，因?yàn)榛パa(bǔ)輸入動(dòng)態(tài)邏輯電路300和400的輸出評(píng)估路徑最多為2個(gè)元件，因此會(huì)比在這之前所提供的其它邏輯電路快很多。將其與目前使用于實(shí)現(xiàn)高扇入與函數(shù)的分解技術(shù)比較可知，互補(bǔ)輸入動(dòng)態(tài)邏輯電路300和400能較其它電路快到接近一個(gè)強(qiáng)度。互補(bǔ)輸入動(dòng)態(tài)邏輯電路的互補(bǔ)或邏輯電路502和506為N-溝道與P-溝道元件堆疊的型態(tài)，因此會(huì)因?yàn)榛w效應(yīng)和潛在因素限制扇入的個(gè)數(shù)。
圖6為一實(shí)現(xiàn)復(fù)雜邏輯函數(shù)的示范互補(bǔ)輸入動(dòng)態(tài)邏輯電路600的概要圖。互補(bǔ)輸入動(dòng)態(tài)邏輯電路600與互補(bǔ)輸入動(dòng)態(tài)邏輯電路300有相似的圖形結(jié)構(gòu)，能適當(dāng)?shù)奶峁┍旧磉_(dá)到接近3到4個(gè)或項(xiàng)的實(shí)現(xiàn)，其中每一個(gè)或項(xiàng)皆包含有高扇入邏輯與函數(shù)。由互補(bǔ)輸入動(dòng)態(tài)邏輯電路600所實(shí)現(xiàn)的復(fù)雜邏輯函數(shù)其復(fù)雜與/或函數(shù)形式的方程式1如下Q＝D11·D12·...D1X+D21·D22·...D2Y+...+DM1·DM2·...DMZ(1)其中“·”表示邏輯與函數(shù)，“+”表示邏輯或函數(shù)。方程式1為M多重輸入與項(xiàng)的邏輯或，通常出現(xiàn)在管線執(zhí)行系統(tǒng)的運(yùn)算中。第1項(xiàng)有“X”個(gè)與項(xiàng)D11、D12、...、D1X；第2項(xiàng)有“Y”個(gè)與項(xiàng)D21、D22、...、D2Y；依次類(lèi)推，直到最后一項(xiàng)或是第M項(xiàng)(最后一項(xiàng))共有“Z”個(gè)與項(xiàng)DM1、DM2、...、DMZ。
互補(bǔ)輸入動(dòng)態(tài)邏輯電路600總共有M個(gè)互補(bǔ)N-溝道動(dòng)態(tài)邏輯電路，每一個(gè)都很類(lèi)似于互補(bǔ)輸入動(dòng)態(tài)邏輯電路300的互補(bǔ)N-溝道邏輯電路部分。第1互補(bǔ)N-溝道動(dòng)態(tài)邏輯電路602實(shí)現(xiàn)第1個(gè)與項(xiàng)“AND1”(D21、D22、...、D2Y)，其電路包含有一P-溝道帶頭元件P10、一N-溝道結(jié)尾元件N10、一以AND1標(biāo)記的N-邏輯方塊604和一儲(chǔ)存電路S1。CLK信號(hào)提供到元件P10與N10的柵極端，反向輸入信號(hào)D11B-D1XB(亦即D1XBD11B)被提供到N-邏輯方塊604各自的輸入中。帶頭元件P10的源極端耦合至VDD，漏極端耦合至第一初步評(píng)估點(diǎn)NTOP1。結(jié)尾元件N10的源極端耦合到GND，漏極端耦合到第1參考點(diǎn)NBOT1。N-邏輯方塊604的輸出耦合到NTOP1點(diǎn)，參考點(diǎn)耦合到NBOT1點(diǎn)，與與N-邏輯電路402的配置方式相同，都包含X個(gè)并聯(lián)配置的N-溝道元件，每一個(gè)N-溝道元件的柵極端都可接收D1XBD11B中各自的一個(gè)反向輸入信號(hào)。儲(chǔ)存電路S1被當(dāng)成半維持實(shí)現(xiàn)，和儲(chǔ)存電路304一樣，包含一個(gè)反向器U11和一個(gè)在VDD與點(diǎn)NTOP1間耦合的P-溝道元件P11。
互補(bǔ)輸入動(dòng)態(tài)邏輯電路600中，用以實(shí)現(xiàn)剩余與項(xiàng)的剩余M-1個(gè)互補(bǔ)N-溝道動(dòng)態(tài)邏輯電路的型態(tài)，皆和第1個(gè)互補(bǔ)N-溝道動(dòng)態(tài)邏輯電路602相同。如圖所示，最后一個(gè)(或第M個(gè))互補(bǔ)N-溝道動(dòng)態(tài)邏輯電路606實(shí)現(xiàn)最后一個(gè)與項(xiàng)“ANDM”(DM1、DM2、...、DMY)，其電路包含有一P-溝道帶頭元件PM0、一N-溝道結(jié)尾元件NM0、一個(gè)以ANDM標(biāo)記的N-邏輯方塊608和一儲(chǔ)存電路SM。CLK信號(hào)提供到元件PM0與NM0的柵極端，反向輸入信號(hào)DM1B-DMZB(亦即DMZBDM1B)被提供到N-邏輯方塊608的N-邏輯方塊608各自的輸入中。帶頭元件PM0的源極端耦合至VDD，漏極端耦合至最后初步評(píng)估點(diǎn)NTOPM。結(jié)尾元件NM0的源極端耦合到GND，漏極端耦合到最后參考點(diǎn)NBOTM。N-邏輯方塊608的輸出耦合到NTOPM點(diǎn)，參考點(diǎn)耦合到NBOTM點(diǎn)，與與N-邏輯電路402的配置方式相同，都包含Z個(gè)并聯(lián)配置的N-溝道元件，每一個(gè)N-溝道元件的柵極端都可接收DMXBDM1B中各自的一個(gè)反向輸入信號(hào)。儲(chǔ)存電路SM被當(dāng)成半維持實(shí)現(xiàn)，和儲(chǔ)存電路304一樣，包含一個(gè)反向器UM1和一個(gè)在VDD與點(diǎn)NTOPM間耦合的P-溝道元件PM1。
M個(gè)初步評(píng)估點(diǎn)NTOP1-NTOPM都分別耦合到M個(gè)P-溝道件P21-P2M中各自的柵極端，同時(shí)也耦合到M個(gè)N-溝道導(dǎo)通元件N11-NM1中各自的柵極端。P-溝道元件P21-P2M以串聯(lián)或是在VDD與輸出評(píng)估點(diǎn)PTOP間以P-堆疊的方式耦合。尤其是第1個(gè)P-溝道元件P21的漏極端耦合至點(diǎn)PTOP，源極端耦合至第2個(gè)P-溝道元件P22(圖中沒(méi)有顯示)的漏極端，第2個(gè)P-溝道元件P22的源極端耦合至第3個(gè)P-溝道元件P23(圖中沒(méi)有顯示)的漏極端，依此類(lèi)推，最后一個(gè)P-溝道元件P2M的源極端耦合到VDD。N-溝道導(dǎo)通元件N11-NM1在PTOP與一反向器/驅(qū)動(dòng)器UC0的輸出間并聯(lián)耦合，該反向器/驅(qū)動(dòng)器UC0于點(diǎn)CLKB處提供一反向時(shí)鐘脈沖信號(hào)CLKB。尤指每一個(gè)N-溝道導(dǎo)通元件N11-NM1的漏極端耦合至PTOP點(diǎn)，源極端耦合至反向器/驅(qū)動(dòng)器UC0，以便接收CLKB信號(hào)。反向器/驅(qū)動(dòng)器UC0的輸入可接收CLK信號(hào)，而其輸出便提供CLKB信號(hào)。一輸出反向器/驅(qū)動(dòng)器U2的輸入端耦合至PTOP點(diǎn)，而其輸出端則提供一輸出信號(hào)Q。
互補(bǔ)輸入動(dòng)態(tài)邏輯電路的運(yùn)算方式敘述如下。當(dāng)CLK信號(hào)為低電平時(shí)，每一個(gè)初步評(píng)估點(diǎn)NTOP1-NTOPM各自經(jīng)由帶頭元件P10-PM0被拉到高電平，使得每一個(gè)N-溝道導(dǎo)通元件N11-NM1開(kāi)始動(dòng)作。反向器/驅(qū)動(dòng)器UC0發(fā)出CKLB信號(hào)為高電平，PTOP預(yù)先充電至高電平，因此Q輸出信號(hào)初始值為低電平。因?yàn)镹-邏輯方塊AND1-ANDM為并聯(lián)耦合，因此當(dāng)CLK信號(hào)為高電平時(shí)，每一個(gè)N-邏輯方塊AND1-ANDM分別同時(shí)評(píng)估各自的輸入信號(hào)。如果一個(gè)或以上的N-邏輯方塊AND1-ANDM評(píng)估失敗，因?yàn)樗鶎?duì)應(yīng)的儲(chǔ)存元件S1-SM的操作，所以對(duì)應(yīng)的評(píng)估點(diǎn)NTOP1-NTOPM保持在高電平，維持所對(duì)應(yīng)的N-溝道導(dǎo)通元件N11-NM1的動(dòng)作。當(dāng)一個(gè)或以上的N-溝道導(dǎo)通元件因?yàn)镃LKB信號(hào)為低電平而動(dòng)作時(shí)，反向器/驅(qū)動(dòng)器UC0對(duì)PTOP點(diǎn)放電至低電平，以至于Q輸出信號(hào)為高電平(真)。這種情形發(fā)生在當(dāng)N-邏輯方塊AND1-ANDM的一個(gè)或以上的反向輸入為否時(shí)(意指常態(tài)，非反向輸入全為真)，所以導(dǎo)致復(fù)雜邏輯函數(shù)為真。如果N-邏輯方塊AND1-ANDM評(píng)估，N-溝道導(dǎo)通元件N11-NM1皆關(guān)閉，P-溝道元件P21-P2M皆導(dǎo)通并將PTOP拉至高電平，因此Q輸出信號(hào)為低電平(否)。當(dāng)每一個(gè)N-邏輯方塊AND1-ANDM至少有一個(gè)反向輸入為真時(shí)(意指對(duì)應(yīng)常態(tài)，非反向輸入為否)，則后面這種情況會(huì)發(fā)生，所以復(fù)雜邏輯函數(shù)為否。
如圖3中互補(bǔ)輸入動(dòng)態(tài)邏輯電路300所比較的，不同于P-邏輯中復(fù)雜邏輯函數(shù)補(bǔ)碼的實(shí)現(xiàn)，互補(bǔ)輸入動(dòng)態(tài)邏輯電路600利用每一個(gè)初始評(píng)估點(diǎn)NTOP1-NTOPM的觀點(diǎn)。在普通的互補(bǔ)電路中尤其可觀察到，想要表示的P-邏輯互補(bǔ)實(shí)現(xiàn)邏輯地評(píng)估成實(shí)現(xiàn)邏輯函數(shù)互補(bǔ)的替換表示。因此NTOP1-NTOPM點(diǎn)被當(dāng)成計(jì)算輸出評(píng)估點(diǎn)PTOP的P-溝道的P-邏輯堆疊輸入使用，而不是對(duì)每一個(gè)在P-邏輯的與項(xiàng)實(shí)現(xiàn)其邏輯函數(shù)的補(bǔ)碼(每一個(gè)與項(xiàng)可能包含并聯(lián)的P-溝道元件)。因此，M個(gè)互補(bǔ)P-邏輯方塊(一個(gè)方塊代表一個(gè)與項(xiàng))的每一個(gè)皆可以被一個(gè)單一P-溝道元件取代，其中每一個(gè)P-溝道元件P21-P2M的柵極端由對(duì)應(yīng)的其中一個(gè)評(píng)估點(diǎn)NTOP1-NTOPM驅(qū)動(dòng)。該合成型態(tài)就被有效簡(jiǎn)化了。
互補(bǔ)輸入動(dòng)態(tài)邏輯電路600在N-邏輯方塊AND1-ANDM的N-溝道評(píng)估路徑中并不需要堆疊元件。舉例來(lái)說(shuō)，互補(bǔ)輸入動(dòng)態(tài)邏輯電路300在N-和P-溝道評(píng)估路徑中的配置可能需要堆疊元件以得到復(fù)雜邏輯函數(shù)中的每一個(gè)附加或項(xiàng)。但是互補(bǔ)輸入動(dòng)態(tài)邏輯電路600在P-溝道評(píng)估路徑中的確有P-溝道元件P21-P2M的堆疊，因此或項(xiàng)的最大數(shù)目會(huì)因?yàn)樾孤?leakage)因素以及基體效應(yīng)而被限制。如本實(shí)施例所示，或項(xiàng)的數(shù)目被限制成近似3-4項(xiàng)。對(duì)簡(jiǎn)化電路而言，互補(bǔ)輸入動(dòng)態(tài)邏輯電路600比互補(bǔ)輸入動(dòng)態(tài)邏輯電路300稍微慢了一點(diǎn)，這是因?yàn)镹-邏輯方庫(kù)AND1-ANDM全都評(píng)估優(yōu)先于驅(qū)動(dòng)PTOP點(diǎn)。但是不管怎樣，與現(xiàn)有的實(shí)現(xiàn)復(fù)雜函數(shù)的動(dòng)態(tài)電路比較，用互補(bǔ)輸入動(dòng)態(tài)邏輯電路600作為例子的方法還是較其它方式快了一個(gè)強(qiáng)度。
圖7為一使用多互補(bǔ)輸入動(dòng)態(tài)邏輯電路702、704、...、706的互補(bǔ)輸入動(dòng)態(tài)邏輯電路700的簡(jiǎn)化方塊圖。每一個(gè)多互補(bǔ)輸入動(dòng)態(tài)邏輯電路皆與以多個(gè)與項(xiàng)實(shí)現(xiàn)復(fù)雜邏輯函數(shù)的互補(bǔ)輸入動(dòng)態(tài)邏輯電路600相同。第1個(gè)邏輯電路702運(yùn)算下列2項(xiàng)，包括第一項(xiàng)有“A”個(gè)與項(xiàng)D11、D12、...、D1A以及第二項(xiàng)有“B”個(gè)與項(xiàng)D21、D22、...D2B。第2個(gè)邏輯電路704運(yùn)算另兩項(xiàng)，包括第三項(xiàng)有“C”個(gè)與項(xiàng)D31、D32、...、D3C以及第四項(xiàng)有“D”個(gè)與項(xiàng)D41、D42、...D4D。依此類(lèi)推，最后一個(gè)邏輯電路706運(yùn)算最后第M項(xiàng)與第N項(xiàng)兩項(xiàng)，分別包括“Y”個(gè)與“Z”個(gè)與項(xiàng)。為了得到最佳的結(jié)果，每一個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路702-706都只有運(yùn)算2個(gè)與項(xiàng)。
互補(bǔ)輸入動(dòng)態(tài)邏輯電路702-706的輸出被提供到各自或邏輯門(mén)的輸入，該或邏輯門(mén)決定最后的輸出值Q。如圖所示，邏輯電路702提供輸出Q12給或邏輯門(mén)708的其中一個(gè)輸入，邏輯電路704提供輸出Q34給或邏輯門(mén)708的另一個(gè)輸入，依此類(lèi)推到最后一個(gè)邏輯電路706提供輸出QMN給或邏輯門(mén)708的另一個(gè)輸入。本領(lǐng)域技術(shù)人員可察覺(jué)到，因?yàn)椴恍枰紤]元件的基體效應(yīng)或潛在因素，或邏輯門(mén)708可以很容易的以所需要輸入的個(gè)數(shù)來(lái)實(shí)現(xiàn)，所以任何數(shù)目的互補(bǔ)輸入動(dòng)態(tài)邏輯電路都可以并聯(lián)堆疊。舉例來(lái)說(shuō)，或邏輯門(mén)708可以用N-溝道元件并聯(lián)耦合(圖中沒(méi)有顯示)來(lái)實(shí)現(xiàn)，每一個(gè)N-溝道元件分別接收所對(duì)應(yīng)互補(bǔ)輸入動(dòng)態(tài)邏輯電路702-706的輸出。
互補(bǔ)輸入動(dòng)態(tài)邏輯電路300非常適合用以允許在需要邏輯上與運(yùn)算時(shí)的運(yùn)算次序的連續(xù)邏輯運(yùn)算的組合。圖8為一般常用多工解碼器800的方塊圖。多工解碼器800為一經(jīng)常使用于管線系統(tǒng)中2個(gè)地址位集合間的選擇和對(duì)所選擇的集合解碼的與操作實(shí)施例。如圖所示，編碼位A[1:0]和B[1:0]的兩個(gè)集合被提供到各自的2-bit多工器802的輸入中。該圖解實(shí)施例顯示每一地址的2位，本領(lǐng)域技術(shù)人員可察覺(jué)到，現(xiàn)今一般運(yùn)算在地址上的多工解碼器都至少要2-bits。一選擇信號(hào)SEL被提供到多工器802的第1個(gè)選擇輸入和提供到反向器U1的輸入端。反向器U1的輸出被提供到多工器802的另一個(gè)選擇輸入。SEL信號(hào)的狀態(tài)使用在編碼地址A[1:0]和B[1:0]間選擇。而所選擇的位(以信號(hào)ENCODED[1:0]表示)被提供到解碼器804的輸入，該解碼器804將ENCODED[1:0]解碼成輸出信號(hào)DECODED[3:0]。
本領(lǐng)域技術(shù)人員可以察覺(jué)到，解碼包含并聯(lián)邏輯與運(yùn)算的位，用以決定每一個(gè)解碼輸出DECODED[3:0]的狀態(tài)。舉例來(lái)說(shuō)，EDCODED
信號(hào)的狀態(tài)由與運(yùn)算來(lái)得出，其運(yùn)算方式如下列方程式2所示ENCODED[1]B·ENCODED
B (2)其中，符號(hào)“·”表示局部與函數(shù)，字母“B”附加于信號(hào)名稱(chēng)的后表示先前所描述的邏輯反向。若SEL信號(hào)被發(fā)出，則A[1:0]信號(hào)被多工器802選擇成ENCODED[1:0]信號(hào)，反之，若SEL信號(hào)被否認(rèn)，則B[1:0]信號(hào)被選擇，這也是邏輯上的運(yùn)算。
圖9為一計(jì)算最上層解碼位或是DECODED[3]信號(hào)的解碼狀態(tài)的示范互補(bǔ)輸入動(dòng)態(tài)多工解碼器電路900概要圖?；パa(bǔ)輸入動(dòng)態(tài)多工解碼器電路900包含第1與第2互補(bǔ)輸入動(dòng)態(tài)邏輯電路902與906，互補(bǔ)輸入動(dòng)態(tài)邏輯電路902與906與先前所提到的互補(bǔ)輸入動(dòng)態(tài)邏輯電路400所實(shí)現(xiàn)的方式相同。尤其是與互補(bǔ)輸入動(dòng)態(tài)邏輯電路902與互補(bǔ)輸入動(dòng)態(tài)邏輯電路400類(lèi)似，除了導(dǎo)通元件N1更名為N4；信號(hào)/點(diǎn)NTOP、NBOT、CLKB、和PTOP分別重新更名為NTOP1、NBOT1、CLKB1、和PTOP1；以3個(gè)N-溝道元件N1、N2、和N3并聯(lián)耦合成的與N-邏輯電路402被當(dāng)作N-邏輯電路903實(shí)現(xiàn)；以3個(gè)P-溝道元件P1、P2、和P3并聯(lián)耦合成的與P-邏輯電路406被當(dāng)作P-邏輯電路904實(shí)現(xiàn)；儲(chǔ)存電路304由替代的相同儲(chǔ)存電路905取代；反向器/驅(qū)動(dòng)器U2被移除，或是用一2-輸入與非邏輯門(mén)/驅(qū)動(dòng)器U4取代。PTOP1信號(hào)被提供到與非邏輯門(mén)/驅(qū)動(dòng)器U4的一個(gè)輸入。
互補(bǔ)輸入動(dòng)態(tài)邏輯電路906也與互補(bǔ)輸入動(dòng)態(tài)邏輯電路400類(lèi)似，除了導(dǎo)通元件N1更名為N9；信號(hào)/點(diǎn)NTOP、NBOT、CLKB、和PTOP分別重新更名為NTOP2、NBOT2、CLKB2、和PTOP2；以3個(gè)N-溝道元件N6、N7、和N8并聯(lián)耦合成的與N-邏輯電路402被當(dāng)作N-邏輯電路907實(shí)現(xiàn)；以3個(gè)P-溝道元件P9、P10、和P11并聯(lián)耦合成的與P-邏輯電路406被當(dāng)作P-邏輯電路908實(shí)現(xiàn)；儲(chǔ)存電路304由替代的相同儲(chǔ)存電路909取代；反向器/驅(qū)動(dòng)器U2被移除，或是用一2-輸入與非邏輯門(mén)/驅(qū)動(dòng)器U4取代。PTOP2信號(hào)被提供到與非邏輯門(mén)/驅(qū)動(dòng)器U4的一個(gè)輸入。
如圖所示，互補(bǔ)輸入動(dòng)態(tài)邏輯電路902與906為反向CLK信號(hào)及對(duì)分布型態(tài)提供各自的反向時(shí)鐘脈沖CLKB1和CLKB2，因此分別包含對(duì)應(yīng)的時(shí)鐘脈沖反向器/驅(qū)動(dòng)器UC0和UC3?？梢圆煊X(jué)到的是，單一時(shí)鐘脈沖緩沖電路可以被用來(lái)取代提供到每一個(gè)導(dǎo)通元件的單一緩沖和反向的時(shí)鐘脈沖信號(hào)。
N-溝道元件N1的柵極端接收一反向SEL信號(hào)(或?qū)懗蒘ELB)。N-溝道元件N2與N3的柵極端分別接收一反向A0與A1信號(hào)(或?qū)懗葾0B和A1B)。用這方式，則互補(bǔ)輸入動(dòng)態(tài)邏輯電路902可以得到邏輯值為SEL·A0·A1。N-溝道元件N6的柵極端接收SEL信號(hào)。N-溝道元件N2與N3的柵極端分別接收一反向B0與B1信號(hào)(或?qū)懗葿0B和B1B)。用這方式，則互補(bǔ)輸入動(dòng)態(tài)邏輯電路902可以得到邏輯值為SELB·B0·B1。因此，此互補(bǔ)輸入動(dòng)態(tài)多工器電路900決定了DECODED[3]＝ENCODED[1]·ENCDDED
，從而該互補(bǔ)輸入動(dòng)態(tài)多工器電路900于與非邏輯門(mén)/驅(qū)動(dòng)器U4的輸出被得到。
利用并聯(lián)的方式執(zhí)行A和B地址位的解碼。SEL信號(hào)的狀態(tài)可決定解碼的A或B輸出哪一個(gè)被選擇并提供到與非邏輯門(mén)U4。若SEL信號(hào)被發(fā)出(SELB無(wú)效)，則選擇關(guān)于互補(bǔ)輸入動(dòng)態(tài)邏輯電路902的A位，接著較低的互補(bǔ)輸入動(dòng)態(tài)邏輯電路906評(píng)估驅(qū)動(dòng)PTOP輸出評(píng)估點(diǎn)為高電平。且若A0和A1信號(hào)為高電平，則導(dǎo)通元件N4導(dǎo)通允許CLKB1信號(hào)驅(qū)動(dòng)PTOP！輸出評(píng)估點(diǎn)為低電平，原因是DECODED[3]輸出信號(hào)被發(fā)出為高電平。
在計(jì)算全部位DECODED[3:0]的全快速多工解碼器中，互補(bǔ)輸入動(dòng)態(tài)多工解碼電路900被復(fù)寫(xiě)4次(一個(gè)位復(fù)寫(xiě)一次)，地址位被提供到評(píng)估路徑的N-溝道與P-溝道元件輸入，該評(píng)估路徑是因?yàn)槠溥m當(dāng)?shù)奶厥饨獯a輸出位而被選擇的。較低位DECODED[2:0]由執(zhí)行輸入位及其補(bǔ)碼組合的邏輯上的與運(yùn)算所提供。舉例來(lái)說(shuō)，為了了解DECODED[2]位，互補(bǔ)輸入動(dòng)態(tài)多工解碼電路900被復(fù)寫(xiě)，同時(shí)，除了被交換的地址位外，輸入信號(hào)大體上相同。尤指A0/A1和A0B/A1B交換，B0/B1和B0B/B1B交換(亦即不是A0B而是A0被提供到N-溝道元件N2的柵極端；不是A0而是A0B被提供到P-溝道元件P4的柵極端；不是A1B而是A1被提供到N-溝道元件N3的柵極端；不是A1而是A1B被提供到P-溝道元件P5的柵極端；不是B0B而是B0被提供到N-溝道元件N7的柵極端；不是B0而是B0B被提供到P-溝道元件P10的柵極端；不是B1B而是B1被提供到N-溝道元件N8的柵極端；不是B1而是B1B被提供到P-溝道元件P11的柵極端)。
附加位可以利用在各自的評(píng)估路徑中增加附加N-溝道與P-溝道元件去解碼(亦即分別在點(diǎn)NTOPx/NBOTx間與點(diǎn)VDD/PTOPx間；其中“x”表示并聯(lián)的互補(bǔ)輸入動(dòng)態(tài)邏輯電路的數(shù)目)?？稍黾佣喙ず瘮?shù)以便從2個(gè)以上的輸入集合中選擇，而增加方式是利用在各自的評(píng)估路徑的并聯(lián)N-溝道與P-溝道元件中，添加并聯(lián)解碼階層和選擇信號(hào)的輸入邏輯組合。
與非邏輯門(mén)U4大致上可以利用與互補(bǔ)入動(dòng)態(tài)邏輯電路400相同的方式實(shí)現(xiàn)，也就是利用足夠的輸入和反向輸出個(gè)數(shù)。也許可以利用將互補(bǔ)入動(dòng)態(tài)邏輯電路400的反向器/驅(qū)動(dòng)器U2取代成非反向驅(qū)動(dòng)器(圖中沒(méi)有顯示)；或是在輸出添加另一個(gè)反向器(圖中沒(méi)有顯示)，來(lái)達(dá)成反向輸出的目的。本領(lǐng)域技術(shù)人員可察覺(jué)到，因?yàn)槠涓呱热胩匦?，所以使用互補(bǔ)輸入動(dòng)態(tài)邏輯電路400當(dāng)作輸出與非邏輯門(mén)可以幫助任何個(gè)數(shù)的地址(例如4個(gè)以上)。
圖10是一個(gè)用互補(bǔ)輸入動(dòng)態(tài)邏輯電路來(lái)解碼4個(gè)4-位地址A[3:0]、B[3:0]、C[3:0]和D[3:0]的示范快速動(dòng)態(tài)多工解碼器1000的簡(jiǎn)化方塊圖。動(dòng)態(tài)多工解碼器1000包含16個(gè)互補(bǔ)輸入動(dòng)態(tài)多工解碼電路MD15、MD14、...、MD0(或?qū)懗蒑D[15:0])，每一個(gè)互補(bǔ)輸入動(dòng)態(tài)多工解碼電路分別解碼16個(gè)輸出解碼位DECODED[15:0]中各自的一個(gè)。除了為了從多數(shù)個(gè)地址間選擇而包含的附加互補(bǔ)輸入動(dòng)態(tài)邏輯電路外，每一個(gè)互補(bǔ)輸入動(dòng)態(tài)多工解碼電路MD[15:0]皆以和互補(bǔ)輸入動(dòng)態(tài)多工解碼電路900相同的方式實(shí)現(xiàn)。同時(shí)，在每一個(gè)互補(bǔ)輸入動(dòng)態(tài)多工解碼電路中的每一個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路，包含了附加的N-溝道與P-溝道元件(在對(duì)應(yīng)的N-邏輯與P-邏輯電路中)用以解碼附加的選擇和地址位。
每一個(gè)互補(bǔ)輸入動(dòng)態(tài)多工解碼電路MD[15:0]都很相似，所以在此只顯示第1個(gè)多工解碼器電路MD15的細(xì)節(jié)。地址，選擇位A[3:0]、B[3:0]、C[3:0]、D[3:0]和SEL[1:0]，和對(duì)應(yīng)的反向地址及選擇位A[3:0]B、B[3:0]B、C[3:0]B、D[3:0]B和SEL[1:0]，皆被提供到每一個(gè)互補(bǔ)輸入動(dòng)態(tài)多工解碼電路MD[15:0]中。多工解碼器電路MD15包含4個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路1002、1004、1006和1008，此4個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路1002、1004、1006和1008依據(jù)4-輸入BADB邏輯門(mén)1010的輸入分別提供4個(gè)輸出評(píng)估點(diǎn)輸出PT1、PT2、PT3和PT4。與非邏輯門(mén)1010的輸出提供最上層的解碼位DECODED[15]。
多工函數(shù)利用2個(gè)選擇位在4個(gè)位A、B、C、D中選擇，其中若SEL1和SEL02皆發(fā)出(經(jīng)邏輯電路1002)，則地址A被選擇；若SEL1發(fā)出而SEL0無(wú)效(經(jīng)邏輯電路1004)，則地址B被選擇；若SEL1無(wú)效而SEL0發(fā)出(經(jīng)邏輯電路1006)，則地址C被選擇；若SEL1和SEL02皆無(wú)效(經(jīng)邏輯電路1008)，則地址D被選擇。因此，A地址位被提供到邏輯電路1002，B地址位被提供到邏輯電路1004，C地址位被提供到邏輯電路1006，而D地址位被提供到邏輯電路1008。每一個(gè)N-溝道和P-溝道都包含6個(gè)元件(2個(gè)選擇位和4個(gè)地址位)。每一個(gè)評(píng)估路徑的選擇和地址位的特殊組合是根據(jù)被解碼的特殊輸出位而選擇的。
根據(jù)本發(fā)明的實(shí)施例，利用互補(bǔ)輸入動(dòng)態(tài)邏輯電路來(lái)實(shí)現(xiàn)動(dòng)態(tài)多工解碼器，因此相比較之下互補(bǔ)輸入動(dòng)態(tài)多工解碼電路900會(huì)比一般常用多工解碼器(如多工解碼器800)快速。根據(jù)本發(fā)明的實(shí)施例，多工解碼器所使用的互補(bǔ)輸入動(dòng)態(tài)邏輯電路的解碼位數(shù)目是可以擴(kuò)張的，且可以很容易的被擴(kuò)張以便從2個(gè)以上的解碼輸入集合中作選擇。
在一般全動(dòng)態(tài)多工解碼器實(shí)施例中，N些編碼地址每一個(gè)都有M些地址位，產(chǎn)生2M個(gè)解碼輸出位，其中N、M為大于1的整數(shù)。提供所有2M個(gè)動(dòng)態(tài)多工解碼器，每一個(gè)皆包含從解碼位中選擇并對(duì)所選擇的位解碼以提供單一解碼位的N個(gè)互補(bǔ)入動(dòng)態(tài)邏輯電路。因此全多工解碼器包含N個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路中的所有2M群組。每一個(gè)動(dòng)態(tài)多工解碼器的每一個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路都接收一地址的位和該地址的反向位，該特殊位被解碼以決定是其地址還是其反向的副本被提供到N-溝道評(píng)估路徑或是P-溝道評(píng)估路徑中。
更進(jìn)一步的，P些選擇位包含于其中(P是大于0且足以從N個(gè)編碼地址中選擇的整數(shù))，舉例來(lái)說(shuō)，N＝2地址時(shí)，P＝1，N＝3或N＝4地址時(shí)，P＝2，N＝5～8地址時(shí)，P＝3，依此類(lèi)推。每一個(gè)P選擇位都被提供到每一個(gè)互補(bǔ)入動(dòng)態(tài)邏輯電路的每一個(gè)P-溝道與N-溝道路徑中。P位(在每一個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路的每一個(gè)評(píng)估路徑中)的特殊組合或邏輯狀態(tài)由互補(bǔ)輸入動(dòng)態(tài)邏輯電路決定，選擇對(duì)應(yīng)處理的地址。舉例來(lái)說(shuō)，如互補(bǔ)輸入動(dòng)態(tài)多工解碼電路900所示，為了選擇A地址，因此在互補(bǔ)輸入動(dòng)態(tài)邏輯電路902中，SEL信號(hào)于P-溝道評(píng)估路徑中被提供，反之其反向副本SELB于對(duì)應(yīng)的N-溝道評(píng)估路徑中被提供。為了選擇B地址，因此在互補(bǔ)輸入動(dòng)態(tài)邏輯電路906中，選擇位SEL/SELB的邏輯狀態(tài)為反向的。
雖然本發(fā)明已盡可能的提及某種程度上較佳的方式并將可考慮的細(xì)節(jié)部分詳加描述，但其它方式或變化亦可能同時(shí)值得考慮。舉例來(lái)說(shuō)，一輸出信號(hào)的特殊邏輯狀態(tài)可依據(jù)其在邏輯電路中的使用而可能反向。此外，雖然本發(fā)明揭露考慮的應(yīng)用是金屬氧化物半導(dǎo)體(MOS)型態(tài)的元件，(包含互補(bǔ)MOS元件，及其類(lèi)似如NMOS、PMOS晶體管)，但也可以已相同的方式應(yīng)用于技術(shù)或型態(tài)類(lèi)似的模擬型態(tài)上，如雙載子元件等等。
最后，本領(lǐng)域技術(shù)人員可察覺(jué)到可以快速的使用此一公開(kāi)的概念，使用此一具體的實(shí)施例當(dāng)作設(shè)計(jì)或修改后的結(jié)構(gòu)的基礎(chǔ)，并得到與本發(fā)明相同的目的而不違背本發(fā)明的精神與范圍者，本發(fā)明的保護(hù)范圍以權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種多工解碼裝置，其特征在于至少包含多個(gè)互補(bǔ)動(dòng)態(tài)輸入電路，其各自對(duì)應(yīng)至少多個(gè)多位編碼地址的一個(gè)，以及多個(gè)解碼位的一個(gè)，其中每一個(gè)互補(bǔ)輸入動(dòng)態(tài)電路包含一互補(bǔ)P-邏輯與動(dòng)態(tài)電路，其輸出端耦合到一對(duì)應(yīng)多個(gè)輸出評(píng)估點(diǎn)的一個(gè)，該電路用以評(píng)估對(duì)應(yīng)到該多個(gè)編碼地址的一個(gè)地址值的位，以及評(píng)估有邏輯狀態(tài)的數(shù)字選擇值的位，以選擇根據(jù)時(shí)鐘脈沖信號(hào)反應(yīng)的該對(duì)應(yīng)編碼地址；一互補(bǔ)N-邏輯與動(dòng)態(tài)電路，其輸出端耦合至一對(duì)應(yīng)多個(gè)初步評(píng)估點(diǎn)的一個(gè)，該電路用以根據(jù)該時(shí)鐘脈沖信號(hào)反應(yīng)評(píng)估該地址值的反向位，以及評(píng)估該數(shù)字選擇值的反向位；以及一導(dǎo)通元件，該元件耦合于該對(duì)應(yīng)第二評(píng)估點(diǎn)與該對(duì)應(yīng)第一評(píng)估點(diǎn)間，當(dāng)該互補(bǔ)N-邏輯與動(dòng)態(tài)電路評(píng)估失敗時(shí)，該導(dǎo)通元件驅(qū)動(dòng)該對(duì)應(yīng)第二評(píng)估點(diǎn)為低電平；以及一與邏輯門(mén)，有多個(gè)輸入端，每一個(gè)輸入端皆耦合至一對(duì)應(yīng)該多個(gè)輸出評(píng)估點(diǎn)的一個(gè)，同時(shí)有一個(gè)輸出端用來(lái)提供一對(duì)應(yīng)該多個(gè)解碼位的一個(gè)。
2.如權(quán)利要求1所述的裝置，其特征在于，進(jìn)一步包含至少一個(gè)反向器/驅(qū)動(dòng)器，該反向器/驅(qū)動(dòng)器有一輸入端以接收該時(shí)鐘脈沖信號(hào)，有一輸出端以提供一個(gè)反向時(shí)鐘脈沖信號(hào)到該導(dǎo)通元件。
3.如權(quán)利要求2所述的裝置，其特征在于，該導(dǎo)通元件包含一N-溝道導(dǎo)通元件，該N-溝道導(dǎo)通元件有一柵極端耦合至該對(duì)應(yīng)的初步評(píng)估點(diǎn)，漏極端耦合至該對(duì)應(yīng)的輸出評(píng)估點(diǎn)，源極端耦合至該反向器/驅(qū)動(dòng)器的該輸出端。
4.如權(quán)利要求2所述的裝置，其特征在于，該至少一個(gè)反向器/驅(qū)動(dòng)器是指包含多個(gè)反向器/驅(qū)動(dòng)器，一個(gè)反向器/驅(qū)動(dòng)器對(duì)應(yīng)一該多個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路，每一個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路的輸出端耦合至對(duì)應(yīng)的導(dǎo)通元件。
5.如權(quán)利要求1所述的裝置，其特征在于，為選擇并解碼N個(gè)編碼地址之一，而每一個(gè)編碼地址都有M個(gè)位，其中M與N皆為大于1的正整數(shù)，該數(shù)字選擇值包含P個(gè)選擇位，其中P是大于0的正整數(shù)，足夠從該N個(gè)地址中選擇，更進(jìn)一步包含該多個(gè)互補(bǔ)輸入動(dòng)態(tài)電路包含2M組個(gè)N個(gè)互補(bǔ)輸入動(dòng)態(tài)電路，其中該2M組中的每一個(gè)皆解碼成對(duì)應(yīng)M解碼位的一個(gè)，每一個(gè)組皆至少包含N個(gè)初步評(píng)估點(diǎn)集合與N個(gè)輸出評(píng)估點(diǎn)集合；以及M組與邏輯門(mén)每組一個(gè)，每一個(gè)與邏輯門(mén)包含N個(gè)輸入端耦合到對(duì)應(yīng)的N輸出評(píng)估點(diǎn)集合，同時(shí)有一輸出端提供一對(duì)應(yīng)該M解碼位的一個(gè)。
6.如權(quán)利要求1所述的裝置，其特征在于，該互補(bǔ)N-邏輯與動(dòng)態(tài)電路包含多個(gè)N-溝道元件并聯(lián)耦合于對(duì)應(yīng)初步評(píng)估點(diǎn)與對(duì)應(yīng)多個(gè)參考點(diǎn)間，每一個(gè)該N-溝道元件有一輸出端接收一選擇位與一地址位；一帶頭元件，接收該時(shí)鐘脈沖信號(hào)并耦合至該對(duì)應(yīng)初步評(píng)估點(diǎn)，當(dāng)該時(shí)鐘脈沖信號(hào)為低電平時(shí)，預(yù)先充電該對(duì)應(yīng)初步評(píng)估點(diǎn)；以及一結(jié)尾元件，接收該時(shí)鐘脈沖信號(hào)并耦合至對(duì)應(yīng)參考點(diǎn)；其中該帶頭與結(jié)尾元件對(duì)該時(shí)鐘脈沖信號(hào)反應(yīng)，以驅(qū)動(dòng)該多個(gè)N-溝道元件的評(píng)估。
7.如權(quán)利要求6所述的裝置，其特征在于該帶頭元件包含一P-溝道元件，其源極端耦合至接地點(diǎn)，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至對(duì)應(yīng)初步評(píng)估點(diǎn)；其中該結(jié)尾元件包含一N-溝道元件，其源極端耦合至接地點(diǎn)，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至該對(duì)應(yīng)參考點(diǎn)。
8.如權(quán)利要求6所述的裝置，其特征在于，更進(jìn)一步包含一維持電路耦合于源電壓與該對(duì)應(yīng)初步評(píng)估點(diǎn)間。
9.如權(quán)利要求1所述的裝置，其特征在于，該互補(bǔ)P-邏輯動(dòng)態(tài)電路包含多個(gè)P-溝道元件并聯(lián)耦合于對(duì)應(yīng)輸出評(píng)估點(diǎn)與源電壓間，每一個(gè)該P(yáng)-溝道元件有一輸出端接收一選擇位與一地址位；以及一帶頭元件，接收該時(shí)鐘脈沖信號(hào)并耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)，當(dāng)該時(shí)鐘脈沖信號(hào)為低電平時(shí)，預(yù)先充電該對(duì)應(yīng)輸出評(píng)估點(diǎn)，并當(dāng)該時(shí)鐘脈沖信號(hào)為高電平時(shí)，驅(qū)動(dòng)該多個(gè)P-溝道元件評(píng)估。
10.如權(quán)利要求9所述的裝置，其特征在于，該帶頭元件包含一P-溝道元件，其源極端耦合至源電壓，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)。
11.一種互補(bǔ)多工解碼裝置，其特征在于包含多個(gè)互補(bǔ)輸入動(dòng)態(tài)邏輯電路，每一個(gè)皆關(guān)于一對(duì)應(yīng)多個(gè)多位編碼地址的一個(gè)，同時(shí)皆關(guān)于一對(duì)應(yīng)多個(gè)解碼位的一個(gè)，每一個(gè)互補(bǔ)輸入動(dòng)態(tài)電路包含一P-邏輯電路包含多個(gè)并聯(lián)耦合于源電壓與對(duì)應(yīng)多個(gè)輸出評(píng)估點(diǎn)間的多個(gè)P-溝道元件，同時(shí)包含多個(gè)接收多個(gè)選擇與地址位的輸入端；一N-邏輯電路包含多個(gè)并聯(lián)耦合于一對(duì)應(yīng)多個(gè)初步評(píng)估點(diǎn)的一個(gè)與一對(duì)應(yīng)多個(gè)參考點(diǎn)的一個(gè)的多個(gè)N-溝道元件，同時(shí)包含多個(gè)接收多個(gè)選擇與地址位的反向的輸入端；一第一帶頭元件耦合至該輸出端，與一結(jié)尾元件耦合至該N-邏輯電路的該對(duì)應(yīng)參考點(diǎn)，該第一帶頭與結(jié)尾元件對(duì)該時(shí)鐘脈沖信號(hào)反應(yīng)以便對(duì)該N-邏輯電路的該輸出端預(yù)先充電同時(shí)驅(qū)動(dòng)該N-邏輯電路評(píng)估；一第二帶頭元件耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)，該帶頭元件對(duì)該時(shí)鐘脈沖信號(hào)反應(yīng)以便對(duì)該對(duì)應(yīng)輸出評(píng)估點(diǎn)預(yù)先充電同時(shí)驅(qū)動(dòng)該P(yáng)-邏輯電路評(píng)估；一導(dǎo)通元件耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)并以該對(duì)應(yīng)初步評(píng)估點(diǎn)控制，當(dāng)該N-邏輯電路評(píng)估失敗時(shí)，將該對(duì)應(yīng)輸出評(píng)估點(diǎn)拉至低電平；以及有一輸出端與多個(gè)輸入端的一輸出邏輯門(mén)，每一個(gè)輸入端耦合至對(duì)應(yīng)該多個(gè)輸出評(píng)估點(diǎn)的一個(gè)。
12.如權(quán)利要求11所述的裝置，其特征在于，更進(jìn)一步包含一時(shí)鐘脈沖反向器/驅(qū)動(dòng)器，其輸入端接收該時(shí)鐘脈沖信號(hào)，輸出端提供對(duì)應(yīng)的反向時(shí)鐘脈沖信號(hào)；以及其中該導(dǎo)通元件包含一N-溝道導(dǎo)通元件，其柵極端耦合至該對(duì)應(yīng)初步評(píng)估點(diǎn)，源極端耦合至該時(shí)鐘脈沖反向器/驅(qū)動(dòng)器的輸出端，漏極端耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)。
13.如權(quán)利要求11所述的裝置，其特征在于，更進(jìn)一步包含一維持電路耦合于源電壓與該對(duì)應(yīng)初步評(píng)估點(diǎn)間。
14.如權(quán)利要求11所述的裝置，其特征在于，該第一帶頭元件包含一第一P-溝道元件，其源極端耦合至源電壓，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至該對(duì)應(yīng)初步評(píng)估點(diǎn)，其中該第二帶頭元件包含一第二P-溝道元件，其源極端耦合至源電壓，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至該對(duì)應(yīng)輸出評(píng)估點(diǎn)，其中該結(jié)尾元件包含一N-溝道元件，其源極端耦合至接地點(diǎn)，柵極端接收該時(shí)鐘脈沖信號(hào)，漏極端耦合至該對(duì)應(yīng)參考點(diǎn)。
15.一種從多個(gè)多輸入編碼地址中選擇并從所選擇的位置中至少解碼出一位的方法，其特征在于包含對(duì)每一個(gè)地址，合并每一個(gè)擁有邏輯狀態(tài)的選擇值，以對(duì)應(yīng)地址的位選擇一對(duì)應(yīng)地址，形成多個(gè)與項(xiàng)集合；使用多個(gè)互補(bǔ)N-邏輯電路，對(duì)每一個(gè)與項(xiàng)集合評(píng)估其與邏輯函數(shù)的補(bǔ)碼，當(dāng)對(duì)應(yīng)互補(bǔ)N-邏輯電路評(píng)估時(shí)，每一個(gè)互補(bǔ)N-邏輯電路將對(duì)應(yīng)多個(gè)第一評(píng)估點(diǎn)的一個(gè)拉至低電平；使用多個(gè)互補(bǔ)P-邏輯電路，對(duì)每一個(gè)與項(xiàng)集合評(píng)估其與邏輯函數(shù)的補(bǔ)碼，當(dāng)對(duì)應(yīng)互補(bǔ)P-邏輯電路評(píng)估時(shí)，每一個(gè)互補(bǔ)P-邏輯電路將對(duì)應(yīng)多個(gè)第二評(píng)估點(diǎn)的一個(gè)拉至高電平；當(dāng)對(duì)應(yīng)N-邏輯電路評(píng)估失敗時(shí)，通過(guò)一對(duì)應(yīng)第一評(píng)估點(diǎn)的一個(gè)，控制一對(duì)應(yīng)多個(gè)導(dǎo)通元件的一個(gè)，將一對(duì)應(yīng)第二評(píng)估點(diǎn)拉至低電平；以及使用一邏輯門(mén)合并第二評(píng)估點(diǎn)以提供一解碼位。
16.如權(quán)利要求15所述的方法，其特征在于，更進(jìn)一步包含使用在對(duì)應(yīng)第一評(píng)估點(diǎn)與參考點(diǎn)間并聯(lián)耦合多個(gè)N-溝道元件實(shí)現(xiàn)每一個(gè)互補(bǔ)N-邏輯電路；于每一個(gè)參考點(diǎn)與接地點(diǎn)間提供一N-溝道結(jié)尾元件并以一時(shí)鐘脈沖信號(hào)控制每一個(gè)結(jié)尾元件；同時(shí)使用在對(duì)應(yīng)第二評(píng)估點(diǎn)與源電壓間并聯(lián)耦合多個(gè)P-溝道元件實(shí)現(xiàn)每一個(gè)互補(bǔ)P-邏輯電路。
17.如權(quán)利要求15所述的方法，其特征在于，將該對(duì)應(yīng)第二評(píng)估點(diǎn)拉至低電平至少包含反向以及緩沖一時(shí)鐘脈沖信號(hào)并提供一反向時(shí)鐘脈沖信號(hào)；同時(shí)以通過(guò)導(dǎo)通元件的反向信號(hào)驅(qū)動(dòng)對(duì)應(yīng)第二評(píng)估點(diǎn)。
18.如權(quán)利要求15所述的方法，其特征在于，更進(jìn)一步包含當(dāng)對(duì)應(yīng)互補(bǔ)N-邏輯電路評(píng)估失敗時(shí)，保存一對(duì)應(yīng)第一評(píng)估點(diǎn)被拉至高電平，以維持對(duì)應(yīng)導(dǎo)通元件的活化。
全文摘要
本發(fā)明提供了一種互補(bǔ)輸入動(dòng)態(tài)多工解碼裝置及方法，其中該多工解碼電路包含多重互補(bǔ)輸入動(dòng)態(tài)電路與一與邏輯門(mén)。每一個(gè)互補(bǔ)輸入動(dòng)態(tài)電路包含有一互補(bǔ)P－邏輯與動(dòng)態(tài)電路；一互補(bǔ)N－邏輯與動(dòng)態(tài)電路以及一導(dǎo)通元件。該互補(bǔ)P－邏輯與動(dòng)態(tài)電路有一個(gè)輸出耦合到一對(duì)應(yīng)的輸出評(píng)估點(diǎn)，評(píng)估對(duì)應(yīng)編碼地址值的位，以及有邏輯狀態(tài)的選擇編碼地址的數(shù)字選擇值的位。該互補(bǔ)N－邏輯與動(dòng)態(tài)電路有一輸出耦合至一對(duì)應(yīng)的初步評(píng)估點(diǎn)，評(píng)估地址值的反向位以及數(shù)字選擇值。該導(dǎo)通電路耦合于對(duì)應(yīng)第一與第二評(píng)估點(diǎn)間，當(dāng)互補(bǔ)N－邏輯與電路評(píng)估失敗時(shí)，驅(qū)動(dòng)該第二評(píng)估點(diǎn)為低電平。該與邏輯門(mén)耦合至該輸出評(píng)估點(diǎn)，提供一對(duì)應(yīng)的解碼位。
文檔編號(hào)H03K19/01GK1514544SQ20031010132
公開(kāi)日2004年7月21日 申請(qǐng)日期2003年10月15日 優(yōu)先權(quán)日2003年3月21日
發(fā)明者米爾·S·亞哲, 米爾 S 亞哲 申請(qǐng)人:智慧第一公司