專利名稱:一種用于推動(dòng)cmos晶體管i/o的偏置器的制作方法
技術(shù)領(lǐng)域:
本實(shí)用新型涉及一種用于推動(dòng)CMOS晶體管I/O的偏置器,尤其是一種不要求特定輸入電壓(例如,3V或5V皆可)的用于推動(dòng)CMOS晶體管I/O的偏置器。
背景技術(shù):
以往用于推動(dòng)晶體管I/O的偏置器都要求在特定的電壓下工作,人們期望有一種偏置器,無需改變電路的結(jié)構(gòu)就能夠在3V或5V這兩種電源電壓下工作。還期望在電源電壓、環(huán)境溫度和工作過程大范圍變化的情況下,該偏置器的輸出仍具有恒定的上升和下降時(shí)間(1-2V/ns)。
偏置器電路使用固定的5V輸入電壓Vcc的在先技術(shù),參見
圖1(美國專利號(hào)4978905)。一般由一個(gè)參考電路和幾個(gè)晶體管來產(chǎn)生一個(gè)輸出參考電壓。其主要缺點(diǎn)是不能在3V輸入電壓下工作,只能在5V或大于5V時(shí)工作。此外,其線性工作范圍只能從4.5V至6.5V,電路處于噪聲環(huán)境時(shí),抗電源干擾率低,電源的噪聲可能直接注入到電路中,使之產(chǎn)生強(qiáng)烈的抖動(dòng)。其直流性能Vs、Vcc示于圖4,從中可見當(dāng)Vcc小于4V時(shí)就停止工作。
實(shí)用新型內(nèi)容本實(shí)用新型的目的旨在提供一種不要求特定輸入電壓(例如,3V或5V皆可)的用于推動(dòng)CMOS晶體管I/O的偏置器。
本實(shí)用新型的目的旨在提供一種在電源電壓、環(huán)境溫度和工作過程大范圍變化的情況下,輸出仍具有恒定的上升和下降時(shí)間的用于推動(dòng)CMOS晶體管I/O的偏置器。
一種用于推動(dòng)CMOS晶體管I/O的偏置器,包括產(chǎn)生第一輸出的電流源12,接輸入電壓端,并且其輸出電流基本恒定;產(chǎn)生第二輸出的第一放大器14,連接所述電流源12,尤其連接所述第一輸出的輸出端24,并且該第二輸出相對(duì)于第一輸出有一增益;產(chǎn)生第一偏置輸出的第二放大器16,連接所述第二輸出的輸出端30;
以及產(chǎn)生第二偏置輸出的第三放大器18,連接所述第一偏置輸出的輸出端37,并且所述第一、第二偏置輸出在輸入電壓為2.7伏至7.0伏的范圍時(shí)為線性的。
所述輸入電壓的范圍是3伏至5伏。
所述電流源,包括一參考電路,所述參考電路包括第一晶體管M1,其柵極接地,源極接輸入電壓端,其漏極提供所述第一輸出;第二晶體管M2,其源極接輸入電壓,漏極接所述第一晶體管M1的漏極;第三晶體管M3,其柵極、漏極接所述第一晶體管M1的漏極;第四晶體管M4,其柵極、漏極接所述第三晶體管M3的源極,其源極接地;第五晶體管M8,其源極接所述輸入電壓端,柵極、漏極接所述第二晶體管M2的柵極;第六晶體管M9,其漏極接所述第五晶體管M8的漏極,其柵極接所述第二晶體M2的漏極;一電阻R8,其一端接所述第六晶體管M9的源極,另一端接地;還包括一反饋電路,其接入所述參考電路。
所述反饋電路包括第一晶體管MN3,其漏極接所述輸入電壓端,其柵極接所述參考電路的第五晶體管M8的柵極;第一電阻RMN3,其一端與所述第一晶體管MN3的源極連接,另一端接地;第二晶體管MP1,其柵極與所述第一晶體管MN3的源極連接;第二電阻Rx2,其兩端均與所述第二晶體管MP1的源極連接;第三電阻Rmpd,其一端接所述第二電阻Rx2的一端,另一端接所述輸入電壓;第四電阻Rx,一端接所述第二晶體管MP1的漏極,另一端接地;第三晶體管MR8,其柵極接所述第二晶體管MP1的漏極,其漏極、源極并接于所述電阻R8兩端,且源極接地。
所述第一放大器包括多個(gè)晶體管所述第一放大器包括第一晶體管M10,其源極接所述輸入電壓,柵極接所述電流源中參考電流的第五晶體管M8的柵極;第二晶體管M11,其漏極、柵極與所述第一晶體管M10的漏極連接,并且所述第一晶體管M10的漏極輸出即為所述第二輸出;以及第三晶體管M12,其漏極與所述第二晶體管M11的源極連接,其柵極與所述第一輸出連接,其源極接地。
所述第二放大器包括第一晶體管M13,其源極接所述輸入電壓端,其柵極接地;第二晶體管M14,其源極與所述第一晶體管M13的漏極連接;以及第三晶體管M15,其柵極與所述第二輸出連接,其漏極與所述第二晶體管M14的柵極、漏極連接并提供所述的第一偏置輸出,其源極接地。
所述第三放大器包括第一晶體管M17,其柵極與所述第一偏置輸出連接,漏極提供所述的第二偏置輸出,其源極接所述輸入電壓端;一電阻R17,其一端與所述第一晶體管M17的漏極連接;第二晶體管M18,其柵極、漏極與所述電阻R17的另一端連接,其源極接地。
所述第一放大器在所述電流源和所述第一放大器之間形成一有源負(fù)載。
所述第二放大器在所述第一放大器和所述第一偏置輸出之間形成一電流鏡。
本實(shí)用新型提供了一種用于推動(dòng)CMOS晶體管I/O的偏置器,可在3V、5V或在此區(qū)間內(nèi)的任何電源電壓下工作而無需進(jìn)行結(jié)構(gòu)的調(diào)整。本實(shí)用新型由一個(gè)電流源和三個(gè)放大器構(gòu)成。設(shè)計(jì)上要求在不同的運(yùn)行和過程條件下,如快速晶體管過程中經(jīng)常出現(xiàn)的環(huán)境溫度變化或電源電壓變化,能提供恒定的電流。此偏置器能適應(yīng)以上的變化條件。該偏置器一般提供兩個(gè)偏置信號(hào),可以用來推動(dòng)CMOS晶體管I/O。
本實(shí)用新型的對(duì)象、特點(diǎn)與優(yōu)點(diǎn)為一種用于推動(dòng)CMOS晶體管I/O的偏置器,可在3V、5V或其他在2.7-7V電壓范圍內(nèi)的電源下工作,并且保持恒定的上升或下降時(shí)間。此偏置具有對(duì)電壓、溫度和過程的變化進(jìn)行補(bǔ)償?shù)哪芰?,并且始終保持低噪聲、高抗電源干擾率和低抖動(dòng)。
以下結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步詳述圖1是在先技術(shù)的偏置器電路的電路圖;圖2是本實(shí)用新型的電路圖;圖3是本實(shí)用新型輸出所驅(qū)動(dòng)的部分電路圖;
圖4是在先技術(shù)偏置電路Obref和Vcc的關(guān)系曲線;圖5是本實(shí)用新型電路Obrefn、Obrefp和Vcc的關(guān)系曲線。
具體實(shí)施方式
參照?qǐng)D2所示的電路塊10,具體體現(xiàn)了本實(shí)用新型的電路連接關(guān)系,電路10由基本電流源12、第一放大器14、第二放大器16和第三放大器18共四部分組成。晶體管M1的源、晶體管M2的源、晶體管M8的源、晶體管MN3的源和電阻Rmpd的第一端都連接到輸入電壓Vcc。輸入電壓Vcc也出現(xiàn)在第一放大器14的輸入端20上。晶體管M1的柵極接地。晶體管M2的柵極連接到晶體管M8的柵極和漏極,還連接到晶體管的源極。晶體管M9用于形成反饋通路TOUT2。反饋通路TOUT2改善了電流源的溫度和工作過程的性能,使得輸出更穩(wěn)定且恒定。
晶體管M2的漏極連接到晶體管M1的漏極形成一個(gè)電流源節(jié)點(diǎn)A1。電流源節(jié)點(diǎn)A1連接到晶體管M9的柵極,晶體管M3的漏極和柵極同樣也出現(xiàn)在第一放大器14內(nèi),晶體管M3的源極連接到晶體管M4的漏極和柵極。晶體管M4的源極接地。晶體管M9的源極接到晶體管MR8的漏極,MR8的漏極也接到電阻R8的一端。電阻R8的另一端連接到晶體管MR8的源極,并一起接地。晶體管MR8的柵極接到晶體管MP1的漏極,也接到電阻Rx的一端。電阻Rx的另一端接地。晶體管MP1的柵極連接到晶體管MN3的源極,也接到電阻Rmn3的一端。電阻Rmn3的另一端接地。晶體管MP1的源極連接到電阻Rx2的兩端,第一端和第二端,還連接了電阻Rmpd的第一端。電阻Rmpd的第二端連接到第一放大器的輸入端20。晶體管MN3的漏極連接到第一放大器14的輸入端20,柵極接M8的柵極。
晶體管M1-M4,M8,M9和電阻R8組成參考電路的第一部分,類似于在先技術(shù)。參考電路的第一部分在受到限制的條件下,如工作過程、溫度和電源發(fā)生變化時(shí),提供了相當(dāng)穩(wěn)定的低壓電流。再加上由晶體管MN3、MP1和MR8及電阻Rmn3、Rx、Rx2和Rmpd組成的反饋電路的補(bǔ)償,即使在工作過程、溫度和電源發(fā)生大范圍變化的情況下,還能產(chǎn)生穩(wěn)定的電流。特別是在較高的溫度下,可能使電流下降,反饋電路會(huì)補(bǔ)償這種影響。例如,在快的工作過程中,當(dāng)晶體管MR8柵極上的電壓TOUT2降低時(shí),通過電阻R8的電流會(huì)增大,使輸出端22升高。從而晶體管MR8的電流下降,結(jié)果是使通過晶體管M8的總電流保持恒定。一般情況下,為限制反饋環(huán)路的增益,晶體管MR8的尺寸保持在最小。
第一放大器14由晶體管M10、晶體管M11和晶體管M12組成。輸入端20的輸入電壓Vcc連接到晶體管M10的源極和第二放大器16的輸入端26,并在輸入端28與第三放大器18相連接。晶體管M10的漏極連接到晶體管M11的源極和柵極并與第二放大器16的輸入端30連接,柵極接晶體管M8的柵極。晶體管M11的漏極連接到晶體管M12的漏極,晶體管M12的源極接地而晶體管M12的柵極接輸入端24。
晶體管M12受電流源節(jié)點(diǎn)A1的偏置,這樣就大大減少了由于輸入電壓Vcc的變化對(duì)電路10的影響。此外,還增加了電路10的線性范圍。晶體管M10產(chǎn)生的電流大體上是恒定的,晶體管M12作為恒定的有源負(fù)載,以增加放大器14的增益。晶體管M12的柵極偏置連接電流源節(jié)點(diǎn)A1。因此晶體管M12和輸入電壓Vcc之間沒有直接的關(guān)系。結(jié)果是實(shí)現(xiàn)了在輸入電壓Vcc大范圍變化時(shí),具有高的抗電源干擾率和大的線性工作范圍。晶體管M12在其工作內(nèi)具有正的溫度系數(shù),結(jié)果是第一放大器14校正了電流節(jié)點(diǎn)8的負(fù)溫度系數(shù)(就是較高的溫度下,產(chǎn)生較低的電流)和節(jié)點(diǎn)9上產(chǎn)生的信號(hào)。節(jié)點(diǎn)9上產(chǎn)生的信號(hào)出現(xiàn)在第二放大器16的輸入端30上。此外,節(jié)點(diǎn)9產(chǎn)生的信號(hào)對(duì)工作過程、溫度和電源的變化是自補(bǔ)償?shù)摹?br>
第二放大器16由晶體管M13、晶體管M14、晶體管M15和一個(gè)晶體管電容器36組成。晶體管M13的源極接受輸入端26來的輸入電壓Vcc,晶體管M13的柵極接地,晶體管M13的漏極接晶體管M14的源極。晶體管M14的漏極和柵極連在一起接到晶體管M15的漏極。晶體管M14的柵極接到第三放大器的輸入端32并提供一個(gè)Obrefn的輸出。晶體管M15的柵極接受來自輸入端30的信號(hào)。晶體管M15的源極接地。晶體管電容器36的源極和漏極連在一起接地。晶體管36的柵極接到輸出端Obrefn。
晶體管M13-M15將從輸入端30處接受信號(hào)的第二級(jí)放大。晶體管M15采用電流鏡效應(yīng)來產(chǎn)生一個(gè)恒定的電流。一般情況下,當(dāng)晶體管M13以線性模式工作時(shí),晶體管M14和M15則以飽和模式工作。在不同的溫度。電壓和工作過程下,跨在晶體管M13的源極和漏極的電壓會(huì)發(fā)生變化,而確保了晶體管M14和M15能在飽和模式下工作,能輸出恒定電流。因此輸出端37的電壓Obrefn能對(duì)輸入電壓Vcc、溫度和工作過程的變化起調(diào)節(jié)作用。電壓Obrefn能為一個(gè)晶體管電流源提供及其穩(wěn)定的偏置電壓。
第三級(jí)放大器18是由晶體管M17、晶體管M18和電阻R17構(gòu)成的。晶體管M17的源極連接輸入端28,以接受輸入電壓Vcc。晶體管M17的源極還接到輸出端38。晶體管M17漏極接到電阻R17的第一端并接到輸出端40。電阻R17的第二端與晶體管M18的漏極和柵極相接。晶體管M18的源極接地。晶體管M17的柵極接受來自輸入端32的信號(hào)。輸出端40出現(xiàn)一個(gè)Obrefp的信號(hào)并耦合到晶體管電容器42的柵極。晶體管42的源極和漏極接Vcc。
一個(gè)互補(bǔ)電壓Obrefp產(chǎn)生于第三放大器18。晶體管M17。晶體管M18和電阻R17由輸入端32上的電壓Obrefn來產(chǎn)生一個(gè)反相偏置電壓Obrefp。偏置電壓Obrefp也是和輸入電壓Vcc互相隔離的,從而提高了抗電源干擾率。偏壓Obrefp為NMOS電流源提供了極穩(wěn)定的偏壓。在快工作過程條件下,當(dāng)偏壓Obrefp移向地的時(shí)候,偏壓Obrefn移向輸入電壓Vcc。他們的配合可減慢與其連接的晶體管電路的拉上與拉下,從而防止了過快轉(zhuǎn)換。此外,當(dāng)其他條件發(fā)生變化時(shí),偏壓Obrefp和Obrefn會(huì)相應(yīng)調(diào)節(jié)晶體管電路使之提速或減速,使電壓變化的速度恒定,這將會(huì)大大地減少噪聲。
圖3是一個(gè)典型的輸出緩沖器50,它是本實(shí)用新型的一種應(yīng)用。晶體管58、60、64組成一個(gè)上拉前置驅(qū)動(dòng)器,晶體管61、66、68組成一個(gè)下拉前置驅(qū)動(dòng)器。晶體管62,70為驅(qū)動(dòng)器。第一反相器54和第二反相器56從輸入端52接受信號(hào)。第一反相器54的輸出端接晶體管58和晶體管60的柵極上。輸入電壓Vcc連接晶體管58的源極、晶體管61的源極和晶體管62的源極上。晶體管58的漏極和晶體管60的漏極相連接,還連接到晶體管62的柵極。晶體管60的源極連接到晶體管64的漏極。晶體管64的柵極接受來自輸出端40的Obrefp信號(hào)。晶體管64的源極接地。第二反相器的輸出端接到晶體管66和晶體管68的柵極。晶體管66的源極接到晶體管61的漏極。晶體管66的漏極和晶體管68的漏極連接在一起并接晶體管70的柵極。晶體管68的源極接地。晶體管61的柵極接受來自第二放大器16的輸出端37上的Obrefn信號(hào)。晶體管62的漏極和晶體管70的漏極連接在一起,并接到輸出端72。晶體管70的源極接地。輸出端72通過負(fù)載電容器74接地。
在先技術(shù)電路Obref和Vcc的關(guān)系曲線示于圖4,分別為-55℃,25℃,155℃的溫度,橫軸(VOL IS)表示的是輸入電壓,縱軸(VOLT LIN)表示的是輸出電壓。本實(shí)用新型Obrefn、Obrefp和Vcc的關(guān)系曲線示于圖5,分別為-35℃,100℃,25℃三種溫度,其中橫軸(VOL IS)表示的是輸入電壓,縱軸(VOLT LIN)表示的是輸出電壓,可見當(dāng)Vcc差不多低于4伏特時(shí),在先技術(shù)的偏置器電路就不工作了。
本實(shí)用新型的詳細(xì)表述于此。對(duì)本技術(shù)領(lǐng)域的技術(shù)人員來說,在形式上和細(xì)節(jié)上做各種各樣的改變都超不出本實(shí)用新型的實(shí)質(zhì)和范圍。
權(quán)利要求1.一種用于推動(dòng)CMOS晶體管I/O的偏置器,其特征在于包括產(chǎn)生第一輸出的電流源(12),接輸入電壓端,并且其輸出電流基本恒定;產(chǎn)生第二輸出的第一放大器(14),連接所述電流源(12),尤其連接所述第一輸出的輸出端(24),并且該第二輸出相對(duì)于第一輸出有一增益;產(chǎn)生第一偏置輸出的第二放大器(16),連接所述第二輸出的輸出端(30);以及產(chǎn)生第二偏置輸出的第三放大器(18),連接所述第一偏置輸出的輸出端(37),并且所述第一、第二偏置輸出在輸入電壓為2.7伏至7.0伏的范圍時(shí)為線性的。
2.根據(jù)權(quán)利要求1所述的用于推動(dòng)CMOS晶體管I/O的偏置器,其特征在于所述輸入電壓的范圍是3伏至5伏。
3.根據(jù)權(quán)利要求1所述的用于推動(dòng)CMOS晶體管I/O的偏置器,其特征在于所述電流源,包括一參考電路,所述參考電路包括第一晶體管M1,其柵極接地,源極接輸入電壓端,其漏極提供所述第一輸出;第二晶體管M2,其源極接輸入電壓,漏極接所述第一晶體管M1的漏極;第三晶體管M3,其柵極、漏極接所述第一晶體管M1的漏極;第四晶體管M4,其柵極、漏極接所述第三晶體管M3的源極,其源極接地;第五晶體管M8,其源極接所述輸入電壓端,柵極、漏極接所述第二晶體管M2的柵極;第六晶體管M9,其漏極接所述第五晶體管M8的漏極,其柵極接所述第二晶體管M2的漏極;一電阻R8,其一端接所述第六晶體管M9的源極,另一端接地;還包括一反饋電路,其接入所述參考電路。
4.根據(jù)權(quán)利要求3所述的用于推動(dòng)CMOS晶體管I/O的偏置器,其特征在于所述反饋電路包括第一晶體管MN3,其漏極接所述輸入電壓端,柵極接所述參考電路第五晶體管M8的柵極;第一電阻RMN3,其一端與所述第一晶體管MN3的源極連接,另一端接地;第二晶體管MP1,其柵極與所述第一晶體管MN3的源極連接;第二電阻Rx2,其兩端均與所述第二晶體管MP1的源極連接;第三電阻Rmpd,其一端接所述第二電阻Rx2的一端,另一端接所述輸入電壓;第四電阻Rx,一端接所述第二晶體管MP1的漏極,另一端接地;第三晶體管MR8,其柵極接所述第二晶體管MP1的漏極,其漏極、源極并接于所述電阻R8兩端,且源極接地。
5.根據(jù)權(quán)利要求1所述的用于推動(dòng)CMOS晶體管I/O的偏置器,其特征在于所述第一放大器包括多個(gè)晶體管
6.根據(jù)權(quán)利要求5所述的用于推動(dòng)CMOS晶體管I/O的偏置器,其特征在于所述第一放大器包括第一晶體管M10,其源極接所述輸入電壓,其柵極接所述電流源中參考電路的第五晶體管M8的柵極;第二晶體管M11,其漏極、柵極與所述第一晶體管M10的漏極連接,并且所述第一晶體管M10的漏極輸出即為所述第二輸出;以及第三晶體管M12,其漏極與所述第二晶體管M11的源極連接,其柵極與所述第一輸出連接,其源極接地。
7.根據(jù)權(quán)利要求1所述的用于推動(dòng)CMOS晶體管I/O的偏置器,其特征在于所述第二放大器包括第一晶體管M13,其源極接所述輸入電壓端,其柵極接地;第二晶體管M14,其源極與所述第一晶體管M13的漏極連接;以及第三晶體管M15,其柵極與所述第二輸出連接,其漏極與所述第二晶體管M14的柵極、漏極連接并提供所述的第一偏置輸出,其源極接地。
8.根據(jù)權(quán)利要求1所述的用于推動(dòng)CMOS晶體管I/O的偏置器,其特征在于所述第三放大器包括第一晶體管M17,其柵極與所述第一偏置輸出連接,漏極提供所述的第二偏置輸出,其源極接所述輸入電壓端;一電阻R17,其一端與所述第一晶體管M17的漏極連接;第二晶體管M18,其柵極、漏極與所述電阻R17的另一端連接,其源極接地。
9.根據(jù)權(quán)利要求6所述的用于推動(dòng)CMOS晶體管I/O的偏置器,其特征在于所述第一放大器在所述電流源和所述第一放大器之間形成一有源負(fù)載。
10.根據(jù)權(quán)利要求7所述的用于推動(dòng)CMOS晶體管I/O的偏置器,其特征在于所述第二放大器在所述第一放大器和所述第一偏置輸出之間形成一電流鏡。
專利摘要本實(shí)用新型提供了一種用于推動(dòng)CMOS晶體管I/O的偏置器,可在3V、5V或在此區(qū)間內(nèi)的任何電源電壓下工作而無需進(jìn)行結(jié)構(gòu)的調(diào)整。本實(shí)用新型由一個(gè)電流源和三個(gè)放大器構(gòu)成,在不同的運(yùn)行和過程條件下,如快速晶體管過程、環(huán)境溫度變化或電源電壓變化,能提供恒定的電流。該偏置器一般提供兩個(gè)偏置信號(hào),用來推動(dòng)CMOS晶體管I/O。
文檔編號(hào)H03F3/04GK2674761SQ20032012128
公開日2005年1月26日 申請(qǐng)日期2003年12月26日 優(yōu)先權(quán)日2003年12月26日
發(fā)明者徐平 申請(qǐng)人:廈門優(yōu)迅高速芯片有限公司, 徐平