專利名稱：一種包括多個dac的多通道集成電路及一種用于監(jiān)視dac輸出的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多通道集成電路，特別是涉及一種包括多個DAC的多通道集成電路，為每個通道提供一個DAC。本發(fā)明還涉及一種用于監(jiān)視該多通道集成電路的DAC的輸出的方法。
背景技術(shù)：
每個通道中有一個DAC的、包括多個DAC的多通道集成電路一般用于將一個或多個數(shù)據(jù)源的數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換成模擬輸出信號。一般說來，各個DAC的模擬輸出信號被提供在相應(yīng)的輸出端，然后可以從模擬輸出端讀取各個模擬輸出信號，或者將信號施加于其它模擬電路以進(jìn)一步處理。一般情況下，希望監(jiān)視各個DAC的模擬輸出信號的一些或全部，在許多情況下，希望，確實(shí)也是必需的，將各個DAC中的一些或全部的模擬輸出信號與參考信號進(jìn)行比較，以例如確定各個DAC輸出的模擬輸出信號是否是某個電平，例如與生成模擬輸出信號的數(shù)字字的值相對應(yīng)的電壓電平或電流電平。一般說來，這需要將一個適合的監(jiān)視電路耦合于每個模擬輸出端，以連續(xù)讀出輸出端上的模擬輸出信號。在模擬輸出信號與參考信號進(jìn)行比較時，監(jiān)視電路的信號必須由適合的比較電路讀出，該比較電路還要讀取相應(yīng)的參考信號，以便于模擬輸出信號與參考信號的比較。這種用于監(jiān)視各個DAC的模擬輸出信號的方法是很麻煩的、不方便的，確實(shí)不適用于進(jìn)行精確比較，因?yàn)樵诟鱾€輸出端進(jìn)行額外耦合時會出現(xiàn)壓降。此外，線電壓降還可能出現(xiàn)在輸出端和監(jiān)視電路之間。這是不希望的。
因此，需要一種可以克服這個問題的包括多個DAC的多通道集成電路，還需要一種可以同樣克服這些問題的，用于監(jiān)視多通道集成電路的DAC的輸出方法。
本發(fā)明涉及提供這樣一種多通道集成電路，本發(fā)明還涉及一種可以克服這些問題的、用于監(jiān)視多通道集成電路的多個DAC的模擬輸出信號的方法。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種多通道集成電路，包括多個片上通道，位于每個通道中的一個數(shù)模轉(zhuǎn)換器(DAC)，每個DAC具有一個模擬輸出端，一個片上數(shù)字輸入端口，用于接收數(shù)字?jǐn)?shù)據(jù)，一個片上接口和控制邏輯電路，用于從數(shù)字輸入端口接收數(shù)字?jǐn)?shù)據(jù)，并用于選擇性地將數(shù)字?jǐn)?shù)據(jù)施加于DAC以將之轉(zhuǎn)換成模擬輸出信號，一個片上監(jiān)視輸出終端，以及一個耦合于片上監(jiān)視輸出終端和至少一些DAC的模擬輸出端的片上開關(guān)網(wǎng)絡(luò)，該開關(guān)網(wǎng)絡(luò)在接口和控制邏輯電路的控制下工作，用于選擇性地將至少一些DAC的模擬輸出信號切換至監(jiān)視輸出終端，以便于對它進(jìn)行外部監(jiān)視。
在本發(fā)明的一個實(shí)施例中，每個DAC的模擬輸出端被耦合于開關(guān)網(wǎng)絡(luò)。最好是，多個片上通道的每個片上通道在相應(yīng)的片上模擬輸出端上終止，以從相應(yīng)的DAC輸出模擬輸出信號。
在本發(fā)明的另一個實(shí)施例中，提供至少一個片上模擬輸入端，以接收相應(yīng)的模擬輸入信號，每個模擬輸入端被耦合于開關(guān)網(wǎng)絡(luò)，該開關(guān)網(wǎng)絡(luò)在接口和控制邏輯電路的控制下工作，用于選擇性地將每個模擬輸入信號切換至監(jiān)視輸出終端。最好是，提供多個模擬輸入端，每個模擬輸入端被耦合至開關(guān)網(wǎng)絡(luò)，以接收各個模擬輸入信號。
更有優(yōu)勢的，開關(guān)網(wǎng)絡(luò)在接口和控制邏輯電路的控制下工作，以連續(xù)地將DAC的模擬輸出信號和模擬輸入端的模擬輸入信號切換至監(jiān)視輸出終端。
在本發(fā)明的一個實(shí)施例中，接口和控制邏輯電路響應(yīng)于一個通過輸入端口施加的外部生成的控制信號，以操作該開關(guān)網(wǎng)絡(luò)。
在本發(fā)明的另一個實(shí)施例中，開關(guān)網(wǎng)絡(luò)由一個復(fù)用器提供。
在本發(fā)明的另一個實(shí)施例中，每個片上通道上有一個DAC寄存器，用于在接口控制邏輯電路的控制下，連續(xù)地從輸入端口接收數(shù)字?jǐn)?shù)據(jù)字，用于裝載到相應(yīng)的DAC中以對其進(jìn)行轉(zhuǎn)換。
在本發(fā)明的一個實(shí)施例中，對應(yīng)于各個DAC中的至少一些而提供校正碼寄存器，用以存儲用于校正相應(yīng)DAC中的偏移誤差的各個校正碼，并提供相應(yīng)的加法裝置，用以將校正碼與要被相應(yīng)DAC轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)字相加。最好是，每個校正碼寄存器都是可編程的。
另外，本發(fā)明提供了一種用于監(jiān)視來自位于多通道集成電路的各個片上通道中的多個片上DAC中的至少一些的各個模擬輸出信號的方法，該方法包括下列步驟在集成電路中提供一個片上監(jiān)視輸出終端，用于對來自至少一些DAC的模擬輸出信號進(jìn)行連續(xù)監(jiān)視，提供一個片上開關(guān)網(wǎng)絡(luò)，用于選擇性地將至少一些DAC的模擬輸出端耦合于監(jiān)視輸出終端，以選擇性地將DAC的模擬輸出信號施加于監(jiān)視輸出終端，提供一個片上接口和控制邏輯電路，用于控制開關(guān)網(wǎng)絡(luò)以選擇性地切換模擬輸出信號至監(jiān)視輸出終端，并且從監(jiān)視輸出終端讀取模擬輸出信號。
在本發(fā)明的一個實(shí)施例中，提供一個片上輸入端來將外部生成的控制信號輸入至用于控制開關(guān)網(wǎng)絡(luò)的操作的接口和控制邏輯電路。
在本發(fā)明的另一個實(shí)施例中，該方法還包括提供至少一個用于接收相應(yīng)的模擬輸入信號的片上模擬輸入端，將每個模擬輸入耦合至開關(guān)網(wǎng)絡(luò)，以及在接口和控制邏輯電路的控制下操作開關(guān)網(wǎng)絡(luò)，用以選擇性地將每個模擬輸入端的模擬輸入信號切換至監(jiān)視輸出終端，以對其進(jìn)行監(jiān)視。最好是，提供多個模擬輸入端，用于接收各個模擬輸入信號。
在本發(fā)明的一個實(shí)施例中，各個DAC的模擬輸出信號及各個模擬輸入端的模擬輸入信號被開關(guān)網(wǎng)絡(luò)連續(xù)切換，以監(jiān)視輸出終端。
在本發(fā)明的另一個實(shí)施例中，該方法還包括將模擬輸入信號施加于各個模擬輸入端的步驟。
最好是，提供多個片上模擬輸出端，為每個片上通道提供一個片上模擬輸出端，以互相獨(dú)立地輸出各個DAC的模擬輸出信號。
在本發(fā)明的一個實(shí)施例中，該方法還包括通過片上數(shù)字輸入端口，在接口和控制邏輯電路的控制下，選擇性地將數(shù)字?jǐn)?shù)據(jù)施加于各個DAC，以將其轉(zhuǎn)換成模擬輸出信號的步驟。
在本發(fā)明的另一個實(shí)施例中，該方法還包括，提供對應(yīng)于至少一些DAC的校正碼寄存器，用于存儲用于校正相應(yīng)DAC中的偏移誤差的各個校正碼，并提供相應(yīng)的用于將校正碼與要被相應(yīng)的DAC轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)字相加的加法裝置。最好是，每個校正碼寄存器都是可編程的。
發(fā)明優(yōu)點(diǎn)根據(jù)本發(fā)明的多通道集成電路的優(yōu)點(diǎn)有許多。多通道電路的一個特別重要的優(yōu)點(diǎn)是，各個DAC的模擬輸出信號可以被獨(dú)立地監(jiān)視，與各個片上通道的模擬輸出端上的信號無關(guān)。這使得可以選擇性地監(jiān)視DAC的模擬輸出信號，不會影響由多通道電路進(jìn)行的數(shù)字信號至模擬信號的轉(zhuǎn)換。當(dāng)提供片上模擬輸入端用于接收各個模擬輸入信號時，還可以獲得本發(fā)明的另一個優(yōu)點(diǎn)。這使得施加于各個模擬輸入端的模擬輸入信號可以被選擇性地切換至監(jiān)視輸出終端，以分別對其進(jìn)行監(jiān)視。提供耦合于開關(guān)網(wǎng)絡(luò)的模擬輸入端是特別有優(yōu)勢的，來自外部系統(tǒng)的模擬響應(yīng)信號，例如由DAC的輸出信號所控制，可以被施加于模擬輸入端。然后，模擬輸入端上的模擬響應(yīng)信號可以被選擇性地切換至監(jiān)視輸出終端，以由適當(dāng)?shù)谋O(jiān)視電路進(jìn)行監(jiān)視，該監(jiān)視電路典型地可以包括一個用于分析模擬響應(yīng)信號的微處理器。然后，監(jiān)視電路的微處理器，可以將適合的數(shù)字碼寫入多通道集成電路的DAC，用于改變來自一個或多個DAC的模擬輸出信號，根據(jù)施加于模擬輸入端的模擬響應(yīng)信號確定這是否必需。
參考附圖，從下面的一些優(yōu)選實(shí)施例的描述中，本發(fā)明和它的許多優(yōu)點(diǎn)將更加明顯，這些實(shí)施例僅通過實(shí)例給出。


圖1是一個根據(jù)本發(fā)明的多通道集成電路的方框圖，圖2是一個根據(jù)本發(fā)明的另一個實(shí)施例的多通道集成電路的方框圖。
具體實(shí)施例方式
參考附圖，首先是圖1，其中示出了一個根據(jù)本發(fā)明的多通道集成電路，在整體上由附圖標(biāo)記1來表示。多通道集成電路1被實(shí)現(xiàn)為一個單芯片2上的集成電路，也可以是一個獨(dú)立的集成電路，或者構(gòu)成與其連接的芯片2上的較大集成電路的一部分。多通道集成電路1包括多個片上通道CH1至CHN。但是，在本發(fā)明的此實(shí)施例中，示出了四個通道CH1至CH4，盡管不必說明，本領(lǐng)域技術(shù)人員應(yīng)了解，可以提供任意數(shù)目的通道，在多通道集成電路1的一種典型應(yīng)用中，可以提供多至四十個通道CH1至CH40。在各個通道CH1至CH4中提供了DAC 3，用于彼此獨(dú)立地將數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換成模擬輸出信號。在各個DAC 3的模擬輸出端5上提供模擬輸出信號，接著被中繼至片上模擬輸出端7，在其中相應(yīng)的信道CH1至CH4終止。為了方便，DAC3與對應(yīng)于通道CH1至CH4的DAC1至DAC4相同。相應(yīng)的模擬輸出端7上的各個DAC 3的模擬輸出信號可以從中讀取，或被施加于其它合適的電路以進(jìn)行進(jìn)一步處理，并且這種進(jìn)一步的電路還可以是芯片2上的集成電路，或者可以是芯片2外部的電路。在每個通道CH1至CH4中提供一個DAC寄存器9，以連續(xù)接收數(shù)字字而由相應(yīng)的DAC 3來轉(zhuǎn)換。各個通道CH1至CH4的DAC寄存器9與對應(yīng)于通道CH1至CH4的DAC Reg1至DAC Reg4相同。
提供一個片上I/O端口10以用于接收要在DAC 3中轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)，及用于接收地址和用于控制多通道集成電路1的操作的控制信號。I/O端口10可以是一個串行或并行I/O端口10。一個片上接口和控制邏輯電路11從I/O端口10接收數(shù)字?jǐn)?shù)據(jù)、地址和控制信號，并選擇性地將要被轉(zhuǎn)換為模擬信號的的數(shù)字?jǐn)?shù)據(jù)的數(shù)字?jǐn)?shù)據(jù)字施加于相應(yīng)的DAC 3的DAC寄存器9。DAC 3在接口和控制邏輯電路11的控制下獨(dú)立工作，以將數(shù)字字轉(zhuǎn)換成模擬輸出信號。
要在DAC 3中轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)字在并行數(shù)據(jù)總線12上從接口和控制邏輯電路11輸出至DAC寄存器9。在來自接口和控制邏輯電路11的第一控制總線14上的控制信號的控制下，數(shù)字?jǐn)?shù)據(jù)字被選擇性地寫入相應(yīng)的DAC寄存器9。來自接口和控制邏輯電路11的第一控制總線14上的控制信號控制從DAC寄存器9至相應(yīng)的DAC 3的數(shù)字?jǐn)?shù)據(jù)字的加載。響應(yīng)于第一控制總線14上的控制信號，各個通道CH1至CH4中的DAC 3和DAC寄存器9在接口和控制邏輯電路11的控制下彼此獨(dú)立地工作，以將各個數(shù)字?jǐn)?shù)據(jù)字轉(zhuǎn)換成模擬輸出信號。
包括一個片上復(fù)用器15的開關(guān)網(wǎng)絡(luò)被耦合至DAC 3的各個模擬輸出5，用以選擇性地和連續(xù)地將DAC 3的模擬輸出信號施加于片上監(jiān)視輸出終端16，以方便與模擬輸出端7獨(dú)立地對DAC 3的模擬輸出信號進(jìn)行監(jiān)視。復(fù)用器15在接口和控制邏輯電路11的控制下工作，用以響應(yīng)于第二控制總線18上的施加于復(fù)用器15的開關(guān)信號，選擇性地將DAC 3的模擬輸出信號施加于監(jiān)視輸出終端16。響應(yīng)于通過I/O端口10輸入的外部生成的信號，接口和控制邏輯電路11在第二控制總線18上將適當(dāng)?shù)拈_關(guān)信號輸出給復(fù)用器15，用以連續(xù)地將模擬輸出信號從DAC 3切換至監(jiān)視輸出終端16。
多個片上模擬輸出端，在本發(fā)明的該實(shí)施例中，提供了五個模擬輸入端20，以接收各個模擬輸入信號，這些信號例如可以是來自受DAC 3的輸出信號控制的外部系統(tǒng)的模擬信號。模擬輸入端20被耦合至復(fù)用器15，復(fù)用器15也在來自接口和控制邏輯電路11的第二控制總線18上的開關(guān)信號的控制下，選擇性地和連續(xù)地將模擬輸入端20上的模擬輸入信號切換至監(jiān)視輸出終端16。來自DAC 3的模擬輸出信號和來自模擬輸入端20的模擬輸入信號被切換至監(jiān)視輸出終端16的順序，以及各個模擬輸出和輸入信號被切換至監(jiān)視輸出終端16的持續(xù)時間，可以通過I/O端口10編程到接口和控制邏輯電路11中?；蛘?，復(fù)用器15可以直接通過外部生成的開關(guān)信號而工作，該外部生產(chǎn)的開關(guān)信號通過I/O端口10被輸入，并直接通過接口和控制邏輯電路11在第二控制總線18上施加于復(fù)用器15。
使用中，數(shù)字?jǐn)?shù)據(jù)及地址和控制信號通過I/O端口10被施加于接口和控制邏輯電路11。響應(yīng)于通過I/O端口10接收到的控制和地址信號，在接口和控制邏輯電路11的控制下，在DAC 3中數(shù)字?jǐn)?shù)據(jù)被轉(zhuǎn)換成模擬輸出信號，接著通過相應(yīng)的模擬輸出端7輸出。當(dāng)希望監(jiān)視DAC 3的模擬輸出信號時，適當(dāng)?shù)目刂菩盘柋煌ㄟ^I/O端口10輸入至接口和控制邏輯電路11，它響應(yīng)于適當(dāng)?shù)目刂菩盘柌僮鲝?fù)用器15，以選擇性地將模擬輸出信號從DAC 3切換至監(jiān)視輸出終端16。另外，如果希望將模擬輸入端20上的模擬輸入信號切換至監(jiān)視輸出終端16，復(fù)用器15響應(yīng)于通過I/O端口10輸入的適當(dāng)控制信號，在接口和控制邏輯電路11的控制下工作，以選擇性地將各個模擬輸入端20上的模擬輸入信號切換至監(jiān)視輸出終端16。
典型地，在使用中可以將來自在DAC 3的輸出信號控制下的外部系統(tǒng)的模擬響應(yīng)信號施加于模擬輸入端20。這種模擬響應(yīng)信號可以例如是來自傳感器或其它這種用于監(jiān)視外部系統(tǒng)的性能的設(shè)備。在適當(dāng)時間，可能希望通過合適的監(jiān)視電路監(jiān)視這種模擬響應(yīng)信號，監(jiān)視電路一般包括一個微處理器。因此，通過將來自外部系統(tǒng)的模擬響應(yīng)信號施加于模擬輸入端20，模擬響應(yīng)信號可以被連續(xù)地從模擬輸入端20切換至監(jiān)視輸出終端16，并從那里被中繼給監(jiān)視電路的微處理器。然后，通過監(jiān)視電路的微處理器將來自模擬輸入端20的模擬響應(yīng)信號與相應(yīng)的參考信號相比較，并且如果模擬響應(yīng)信號與相應(yīng)的參考信號沒有良好地匹配，微處理器可以將適當(dāng)?shù)拇a寫入一個或多個DAC 3，以改變DAC 3的模擬輸出信號，而校正由DAC或DAC 3控制的外部系統(tǒng)。隨著數(shù)字碼被寫入DAC 3，DAC 3的模擬輸出信號可以通過復(fù)用器15被連續(xù)地切換至監(jiān)視輸出終端16，用以由監(jiān)視電路監(jiān)視，并且如果DAC 3的模擬輸出信號不是預(yù)期值，可以由監(jiān)視電路的微處理器將其它適當(dāng)?shù)木幋a寫入DAC 3。
當(dāng)DAC 3的模擬輸出信號正在選擇性地在監(jiān)視輸出終端16上被監(jiān)視時，在通道CH1至CH4的相應(yīng)輸出端7上可以同時獨(dú)立地得到各個DAC 3的模擬輸出信號。
現(xiàn)在參考圖2，其中示出了根據(jù)本發(fā)明的另一個實(shí)施例的多通道集成電路，在整體上由附圖標(biāo)記30來表示。電路30與電路1基本相似，相似的組件由相同的附圖標(biāo)記來表示。電路30也包括四個片上通道CH1至CH4，盡管僅示出CH1和CH4，通道CH2和CH3與通道CH1和CH4相似。電路30和電路1之間的主要區(qū)別在于，為每個片上通道CH1至CH4提供了一個可編程校正碼存儲寄存器31，用以存儲用于校正相應(yīng)的通道CH1至CH4的DAC 3中的電壓偏移、和/或通道CH1至CH4中的電壓偏移的校正碼，而用于校準(zhǔn)DAC 3，和/或通道CH1至CH4。對應(yīng)于每個DAC 3的加法裝置，即加法器32，將相應(yīng)的校正碼寄存器31中的校正碼按與相應(yīng)的數(shù)字?jǐn)?shù)據(jù)字連續(xù)地相加，此時它們被正在寫入相應(yīng)的DAC寄存器9以在DAC 3中進(jìn)行轉(zhuǎn)換。
在多通道電路30的校準(zhǔn)過程中，適當(dāng)?shù)男Ｕa通過接口和控制邏輯電路11在并行數(shù)據(jù)總線33上被寫入校正碼寄存器31。第一控制總線14上的控制信號控制校正碼向校正碼寄存器31中的寫入。多通道電路30的校準(zhǔn)一般在一個微處理器的控制下執(zhí)行，該處理器通過I/O端口10將控制數(shù)字字輸入至接口和控制邏輯電路11，以在相應(yīng)的DAC 3中轉(zhuǎn)換。該微處理器還可以向模擬輸入端20施加相應(yīng)的參考電壓，并可以通過I/O端口10向接口和控制邏輯電路11施加合適的開關(guān)信號，以操作復(fù)用器15，用于選擇性地施加DAC 3的模擬輸出信號于監(jiān)視輸出終端16。另外，用于操作接口和控制邏輯電路11的控制信號還可以操作復(fù)用器15，以選擇性地將模擬輸入端20切換至監(jiān)視輸出終端16。被連續(xù)地由復(fù)用器15施加于監(jiān)視輸出終端16的DAC 3的模擬輸出信號被微處理器讀出，并與施加于模擬輸入端20的相應(yīng)的參考模擬輸出信號相比較，以確定各個DAC 3的模擬電壓偏移。然后，微處理器確定用于校正每個DAC 3的電壓偏移的適當(dāng)校正碼，在接口和控制邏輯電路11的控制下，將適當(dāng)校正碼寫入適當(dāng)?shù)男Ｕa寄存器31。
一旦多通道電路30被校準(zhǔn)，則其操作與已描述的多通道集成電路1的操作類似。
應(yīng)該理解，DAC的模擬輸出信號，以及模擬輸入端的模擬輸入信號被切換至監(jiān)視輸出終端的順序可以是任何希望的順序，當(dāng)然，將所有DAC的模擬輸出端耦合至復(fù)用器不是必須的，這對本領(lǐng)域中的技術(shù)人員是顯而易見的。只有那些其模擬輸出要被監(jiān)視的DAC需要被切換至監(jiān)視輸出終端。
還應(yīng)該理解，各個DAC輸出端以及模擬輸入端被切換至監(jiān)視輸出終端的持續(xù)時間對每個DAC和模擬輸入端可以是相同的也可以是不同的，并且各個希望的持續(xù)時間可以被編程到接口和控制邏輯電路中，或由來自任何合適的數(shù)據(jù)源，如微處理器的外部信號來選擇，此時每個DAC輸出和/或模擬輸入端被切換至監(jiān)視輸出終端。
盡管該多通道電路被描述為包括特定數(shù)量的片上通道和模擬輸入端，可以為該多通道電路提供任何希望數(shù)量的片上通道和模擬輸入端。并且應(yīng)該理解，在特定情況下，也可以不為該多通道電路提供模擬輸入端。
盡管參考圖2描述的多通道電路被描述為包括針對每個DAC的一個校正碼寄存器，但為每個DAC都提供校正碼寄存器不是必須的。另外，盡管校正碼寄存器被描述為可編程的，但最好是這樣，而不是必須的。
權(quán)利要求
1.一種多通道集成電路，其包括多個片上通道；位于每個通中道的一個數(shù)模轉(zhuǎn)換器(DAC)，每個DAC具有一個模擬輸出端；一個片上數(shù)字輸入端口，用于接收數(shù)字?jǐn)?shù)據(jù)；一個片上接口和控制邏輯電路，用于從數(shù)字輸入端口接收數(shù)字?jǐn)?shù)據(jù)，并用于選擇性地將數(shù)字?jǐn)?shù)據(jù)施加于DAC，以將其轉(zhuǎn)換成模擬輸出信號，其特征在于，提供一個片上監(jiān)視輸出終端，并且一個片上開關(guān)網(wǎng)絡(luò)被耦合于片上監(jiān)視輸出終端和至少一些DAC的模擬輸出端，該開關(guān)網(wǎng)絡(luò)在接口和控制邏輯電路的控制下工作，用于選擇性地將至少一些DAC的模擬輸出信號切換至監(jiān)視輸出終端，以方便對它進(jìn)行外部監(jiān)視。
2.如權(quán)利要求1所述的多通道集成電路，其特征在于每個DAC的模擬輸出被耦合至該開關(guān)網(wǎng)絡(luò)。
3.如權(quán)利要求1或2所述的多通道集成電路，其特征在于多個片上通道的每個片上通道在相應(yīng)的片上模擬輸出端上終止，以從相應(yīng)的DAC輸出模擬輸出信號。
4.如前面的任一權(quán)利要求所述的多通道集成電路，其特征在于提供至少一個片上模擬輸入端，以接收相應(yīng)的模擬輸入信號，每個模擬輸入端被耦合于開關(guān)網(wǎng)絡(luò)，該開關(guān)網(wǎng)絡(luò)在接口和控制邏輯電路的控制下工作，用于選擇性地將每個模擬輸入信號切換至監(jiān)視輸出終端。
5.如權(quán)利要求4所述的多通道集成電路，其特征在于提供多個模擬輸入端，每個模擬輸入端被耦合至開關(guān)網(wǎng)絡(luò)，以接收各個模擬輸入信號。
6.如權(quán)利要求4或5所述的多通道集成電路，其特征在于開關(guān)網(wǎng)絡(luò)在接口和控制邏輯電路的控制下工作，以連續(xù)地將DAC的模擬輸出信號和模擬輸入端的模擬輸入信號切換至監(jiān)視輸出終端。
7.如前面的任一權(quán)利要求所述的多通道集成電路，其特征在于接口和控制邏輯電路響應(yīng)于一個通過輸入端口施加的外部生成的控制信號，以操作該開關(guān)網(wǎng)絡(luò)。
8.如前面的任一權(quán)利要求所述的多通道集成電路，其特征在于開關(guān)網(wǎng)絡(luò)由一個復(fù)用器提供。
9.如前面的任一權(quán)利要求所述的多通道集成電路，其特征在于每個片上通道中有一個DAC寄存器，用于在接口控制邏輯電路的控制下，連續(xù)地從輸入端口接收數(shù)字?jǐn)?shù)據(jù)字，用于裝載到相應(yīng)的DAC中，以對其進(jìn)行轉(zhuǎn)換。
10.如前面的任一權(quán)利要求所述的多通道集成電路，其特征在于對應(yīng)于各個DAC中的至少一些而提供校正碼寄存器，用以存儲用于校正相應(yīng)DAC中的偏移誤差的各個校正碼，并提供相應(yīng)的加法裝置，用以將校正碼與要被相應(yīng)DAC轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)字相加。
11.如權(quán)利要求10所述的多通道集成電路，其特征在于每個校正碼寄存器都是可編程的。
12.一種用于監(jiān)視來自位于多通道集成電路的各個片上通道中的多個片上DAC中的至少一些的各個模擬輸出信號的方法，其特征在于該方法包括下列步驟在集成電路中提供一個片上監(jiān)視輸出終端，用于對來自至少一些DAC的模擬輸出信號進(jìn)行連續(xù)監(jiān)視；提供一個片上開關(guān)網(wǎng)絡(luò)，用于選擇性地將至少一些DAC的模擬輸出耦合于監(jiān)視輸出終端，以選擇性地將DAC的模擬輸出信號施加于監(jiān)視輸出終端；提供一個片上接口和控制邏輯電路，用于控制開關(guān)網(wǎng)絡(luò)以選擇性地將模擬輸出信號切換至監(jiān)視輸出終端；從監(jiān)視輸出終端讀取模擬輸出信號。
13.如權(quán)利要求12所述的方法，其特征在于提供一個片上輸入端，用于將外部生成的控制信號輸入到用于控制開關(guān)網(wǎng)絡(luò)的操作的接口和控制邏輯電路。
14.如權(quán)利要求12或13所述的方法，其特征在于該方法還包括提供至少一個用于接收相應(yīng)的模擬輸入信號的片上模擬輸入端，將每個模擬輸入耦合至開關(guān)網(wǎng)絡(luò)，以及在接口和控制邏輯電路的控制下操作開關(guān)網(wǎng)絡(luò)，用以選擇性地將每個模擬輸入端的模擬輸入信號切換至監(jiān)視輸出終端，以對其進(jìn)行監(jiān)視。
15.如權(quán)利要求14所述的方法，其特征在于提供多個模擬輸入端，用于接收各個模擬輸入信號。
16.如權(quán)利要求14或15所述的方法，其特征在于各個DAC的模擬輸出信號及各個模擬輸入端的模擬輸入信號被開關(guān)網(wǎng)絡(luò)連續(xù)切換，以監(jiān)視輸出終端。
17.如權(quán)利要求14至16中的任何一個所述的方法，其特征在于該方法還包括將模擬輸入信號施加到各個模擬輸入端的步驟。
18.如權(quán)利要求12至17中的任何一個所述的方法，其特征在于提供多個片上模擬輸出端，為每個片上通道提供一個片上模擬輸出端，以互相獨(dú)立地輸出各個DAC的模擬輸出信號。
19.如權(quán)利要求12至18中的任何一個所述的方法，其特征在于該方法還包括通過片上數(shù)字輸入端口，在接口和控制邏輯電路的控制下，選擇性地將數(shù)字?jǐn)?shù)據(jù)施加于各個DAC，以將其轉(zhuǎn)換成模擬輸出信號的步驟。
20.如權(quán)利要求12至19中的任何一個所述的方法，其特征在于該方法還包括，提供對應(yīng)于至少一些DAC的校正碼寄存器，用以存儲用于校正相應(yīng)DAC中的偏移誤差的各個校正碼，并提供相應(yīng)的用于將校正碼與要被相應(yīng)的DAC轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)字相加的加法裝置。
21.如權(quán)利要求20所述的方法，其特征在于每個校正碼寄存器都是可編程的。
全文摘要
一種多通道電路(1)，包括多個片上通道(CH1至CH4)，每個片上通道包括一個DAC(3)，用于在一個接口和控制邏輯電路(11)的控制下彼此獨(dú)立地將數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換成模擬輸出信號。DAC(3)的模擬輸出信號在各個通道(CH1至CH4)的輸出端(7)上被輸出。數(shù)字輸出以及用于控制DAC(3)中的數(shù)字?jǐn)?shù)據(jù)的轉(zhuǎn)換的控制和地址信號通過一個I/O端口(10)被輸入到接口和控制電路。在各個通道(CH1至CH4)中提供DAC寄存器(9)，用以存儲要在相應(yīng)的DAC(3)中轉(zhuǎn)換的數(shù)字字。提供模擬輸入端(20)，用以接收模擬輸入信號(20)，例如是來自可以由DAC(3)的輸出信號控制的外部系統(tǒng)的模擬信號。一個復(fù)用器(15)在接口和控制電路(11)的控制下工作，以選擇性地和連續(xù)地將DAC(3)的模擬輸出信號及模擬輸入端(20)的模擬輸入信號施加到監(jiān)視輸出終端(16)，以便于對DAC(3)的模擬輸出信號、及模擬輸入端(20)上的模擬輸入進(jìn)行獨(dú)立監(jiān)視。
文檔編號H03M1/10GK1714511SQ200380103965
公開日2005年12月28日 申請日期2003年12月9日 優(yōu)先權(quán)日2002年12月9日
發(fā)明者約翰·維尼, 唐納爾·P·杰拉格蒂, 阿爾伯特·C·奧, 格雷蒂 申請人:阿納洛格裝置公司