專利名稱：具有數(shù)字濾波脈寬調(diào)制輸出級的數(shù)據(jù)轉換器及其方法和系統(tǒng)的制作方法
技術領域：
本發(fā)明總的來說涉及Δ-δ數(shù)據(jù)轉換器，具體來說，本發(fā)明涉及具有數(shù)字濾波脈寬調(diào)制輸出級的數(shù)據(jù)轉換器及其方法和系統(tǒng)。
背景技術：
Δ-δ調(diào)制器在數(shù)模轉換器和模數(shù)轉換器(DAC和ADC)中特別有用。利用過采樣技術，Δ-δ調(diào)制器可將量化噪聲功率分散到過采樣頻帶上，該頻帶通常比輸入信號帶寬大很多。此外，Δ-δ調(diào)制器通過表現(xiàn)為輸入信號的低通濾波器和噪聲的高通濾波器來進行噪聲整形；從而將大部分量化噪聲功率移出信號帶。
典型的Δ-δ調(diào)制器包括對輸入信號與負反饋求和的加法器、環(huán)路濾波器、量化器、及連接量化器的輸出和加法器的反相輸入的反饋環(huán)。在一階調(diào)制器中，環(huán)路濾波器包括一個積分器或其他濾波器級，而高階調(diào)制器中的環(huán)路濾波器具有相應數(shù)量的濾波器級的級聯(lián)。高階調(diào)制器相對低階調(diào)制器改善了量化噪聲傳輸特性，但隨著級的增加，穩(wěn)定性成為更關鍵的設計要素。量化器可以是一位或多位量化器。
在DAC應用(例如低頻帶外噪聲DAC)中，連續(xù)時間輸出級(例如電流加法器)將量化的調(diào)制器輸出轉換為相對平滑的模擬信號，它相對離散時間輸出級(例如，開關電容輸出級)具有許多優(yōu)點。例如，在調(diào)制器輸出被量化為多個等級(例如，由8位或更多位表示的64級或更多級)的DAC系統(tǒng)中，連續(xù)時間輸出級相對容易設計和構造。此外，以多個量化等級操作的連續(xù)時間輸出級相對不受波動及遠頻帶外能量的采樣問題的影響。這些優(yōu)點使得連續(xù)時間輸出級成為集成到大型數(shù)字芯片中的最好選擇。對于更小的數(shù)據(jù)轉換器和編碼解碼器(Codec)來說，避免高頻能量的采樣可簡化時鐘管理方案。
盡管有這些優(yōu)點，連續(xù)時間輸出級也有顯著的缺點，例如對符號間干擾的易感性。(在這種情況下的符號間干擾或ISI通常由來自連續(xù)時間元件或來自模擬存儲器的輸出信號的前沿或后沿中的不對稱引起，其中每個符號取決于前一個符號。)即使大量的連續(xù)時間轉換元件均可利用大量量化等級對數(shù)據(jù)采樣進行操作，但ISI仍然可能支配連續(xù)時間數(shù)據(jù)轉換器的輸出模擬流中的噪聲和失真成分。雖然可用歸零(RTZ)技術使ISI最小化，但RZT技術通常導致電路對于控制時鐘的特性的靈敏度增加。
因此，需要一種經(jīng)過改良的電路和方法，使得連續(xù)時間輸出級能夠應用在例如DAC的應用中，同時使ISI最小化，并減小時鐘特性對電路性能的影響。

發(fā)明內(nèi)容
根據(jù)一個具體實施方式
，公開了一種數(shù)模轉換器，包括噪聲整形調(diào)制器，用于調(diào)制輸入數(shù)字數(shù)據(jù)流；多個輸出元件，用于由來自調(diào)制器的調(diào)制輸出流生成多個中間數(shù)據(jù)流；以及輸出加法器，用于對中間數(shù)據(jù)流求和以生成輸出模擬流。噪聲整形調(diào)制器使輸出元件的邊沿跳變率平衡，以使兩個選定元件的邊沿跳變率近似相等。通過使元件的邊沿跳變率平衡，ISI的影響被大大消除。
本發(fā)明原理的應用提供了數(shù)字數(shù)據(jù)轉換器的設計和構造，尤其是DAC，其采用了對ISI和時鐘變化具有最小易感性的連續(xù)時間輸出元件。通常，占空比調(diào)制器接收數(shù)字輸入流，并產(chǎn)生經(jīng)過占空比調(diào)制、脈寬調(diào)制(PWM)的編碼數(shù)據(jù)流。有限脈沖響應(FIR)濾波器從占空比調(diào)制流中除去PWM率的基頻和諧波。通過將FIR濾波器的級與多個數(shù)模轉換元件分接，可通過連續(xù)時間方式或離散時間方式生成模擬輸出信號，并減少由于ISI抖動引起的失真。在一個具體的實施方式中，多個脈寬調(diào)制器級按時間交織，從而產(chǎn)生多個時間重疊的PWM編碼數(shù)據(jù)流。這些重疊的PWM編碼數(shù)據(jù)流驅(qū)動具有匹配的使用率和跳變率的多個轉換元件。在交織的PWM級前面具有多個衰減頻帶的Δ-δ調(diào)制器可使噪聲衰減，否則噪聲將由于模擬級間的不匹配而被解調(diào)。在各個交織PWM級后面連接的FIR濾波器可去除由PWM過程引起的頻帶外能量。


為了更完整地理解本發(fā)明及其優(yōu)點，下面將參考以下結合附圖進行的描述，在附圖中圖1A是包括采用了根據(jù)本發(fā)明原理的、具有多個衰減頻帶和交織脈寬調(diào)制器的Δ-δ調(diào)制器的數(shù)模轉換器的典型數(shù)字音頻系統(tǒng)的高級框圖；圖1B是適合在如圖1A所示的典型模擬入數(shù)字出FIR塊中使用的典型數(shù)字入模擬出有限脈沖響應(FIR)濾波器的更詳細的框圖；圖2A是具有4個噪聲衰減頻帶的典型Δ-δ調(diào)制器的噪聲傳遞函數(shù)(NTF)的增益-頻率曲線圖，其適合在采用4個交織脈寬調(diào)制器的圖1所示的數(shù)據(jù)轉換器的精選實施方式中使用；
圖2B是具有對應于圖2A所示的噪聲衰減頻帶的多個NTF噪聲衰減頻帶的Δ-δ調(diào)制器的極點和零點的z平面圖；圖2C～圖2E是適合于產(chǎn)生圖2B所示的極點-零點布局的典型前反饋Δ-δ調(diào)制器的框圖；圖3是示出用于典型4個交織脈寬調(diào)制器的如圖1所示的Δ-δ調(diào)制器和脈寬調(diào)制器的典型操作的信號時序的時序圖；圖4是用于典型4次交織PWM和相關有限脈沖響應輸出濾波器的響應的如圖1所示的脈寬調(diào)制器中選出的一個的輸出的增益-頻率的曲線圖；以及圖5是采用根據(jù)本發(fā)明原理的交織噪聲整形器和相應數(shù)字輸出濾波器的典型數(shù)模轉換器的高級操作框圖。
具體實施例方式
本發(fā)明的原理及其優(yōu)點可通過參考附圖1～5中描述的實施方式更好地理解，附圖中同樣的標記指示同樣的部件。
圖1A是適合于說明本發(fā)明的原理的典型數(shù)模轉換器系統(tǒng)100的高級功能框圖。為了進行論述，所描述的音頻應用是對來自數(shù)字音頻源101(例如光盤(CD)播放器或數(shù)字通用光盤(DVD)播放器)的數(shù)字音頻進行操作；然而下面描述的概念也可以用在需要進行數(shù)模轉換的電路和系統(tǒng)的廣泛領域中。在系統(tǒng)100中，從數(shù)字源101輸出的數(shù)據(jù)是具有基本采樣頻率(采樣率)fs的多位音頻數(shù)據(jù)，并以過采樣因數(shù)K進行過采樣。例如，在圖示實施方式中，音頻流從數(shù)字音頻源101輸出，它具有48kHz的基本采樣頻率(fs)，以64倍(64x)過采樣(即K＝64)。
系統(tǒng)100以具有多個噪聲傳遞函數(shù)(NTF)中的衰減頻帶的多位噪聲整形器102(例如Δ-δ調(diào)制器)為基礎。噪聲整形器102將在下文進一步詳細描述；然而，通常NTF包括一個用于衰減信號通帶中的噪聲的衰減頻帶和用于衰減噪聲的附加衰減頻帶，否則該噪聲將在下文論述的多個脈寬調(diào)制(PWM)級實施方式中被之后的PWM級104之間的任何非零不匹配解調(diào)。
在圖示實施方式中的噪聲整形器102以過采樣頻率L·fs輸出多位量化采樣，其中L是噪聲整形器102的過采樣比。噪聲整形器102的調(diào)制指數(shù)(MI)優(yōu)選設置為確保滿額輸出量化電平不輸出到后面的PWM級104。然而，在可以容許輸出流中有一定程度的ISI的替換實施方式中，滿額量化電平也可采用。
噪聲整形器102的每個一位采樣輸出被1～N個交織電路103交織到一組N個并聯(lián)PWM級中相對應的一個中，其中N是大于等于1的整數(shù)。在圖1A中，為了論述目的示出了代表性的脈寬調(diào)制(PWM)級104a～104N。因此各個PWM級104a～104N可有效地對采樣率L/N fs的輸入采樣進行操作。適合用作系統(tǒng)100的PWM級104a～104N的典型PWM級在轉讓給Melanson的美國專利第6,150,969號的標題為Correction of Nonlinear Output Distortion In aDelta Sigma DAC和轉讓給Melanson的第5,815,102號標題為DeltaSigma PWM DAC to Reduce Switching中進行了描述，兩者都結合在本文中作為參考。交織電路103是示例性的電路。對于PWM級104a、104b的一個典型實施是可將它們連接至噪聲整形器102，并使它們只響應來自噪聲整形器102的適當采樣。例如，如果N是2，PWM級104a將只響應來自噪聲整流器102的偶數(shù)采樣，而PWM級104b將只響應奇數(shù)采樣。
在圖示的系統(tǒng)100的實施方式中，PWM級104a～104N中的每一個都以過采樣因數(shù)M及過采樣頻率為M·(L/N)fs的過采樣時鐘信號進行操作。因此每個PWM級都輸出M個時鐘周期長度為N/(M·L)的PWM圖形，代表從交織電路103接收的每個采樣的(M+1)個等級。除了信號基本頻帶(約為0～fs/2)中的能量之外，各個PWM級104a～104N還輸出具有基頻的大量能量和PWM重復率為L/N·fs的諧波。因此，每一個PWM級104a～104N后都跟著具有對應于這些諧波的衰減頻帶的數(shù)字入模擬出有限脈沖響應(FIR)濾波器。圖1A中示出了代表性的FIR濾波器105a～105N。FIR濾波器的模擬輸出在輸出加法器106中求和而產(chǎn)生模擬輸出。
通過這一系列操作，系統(tǒng)100確保了FIR濾波器105a～105N的所有輸出元件111a～111N(將在下面論述)的使用近似相同，這是由Δ-δ噪聲整形器102的多個NTF零點保證的(也將在下面論述)。在替換實施方式中，可以使用其他的技術，例如使用獨立的Δ-δ調(diào)制器。此外，通過這樣構造系統(tǒng)100，所有元件111a～111b的邊沿率也近似相等。這個結果通常是由于相結合的Δ-δ調(diào)制器和脈寬調(diào)制器的固定邊沿率引起的邊緣效應。總的來說，這兩個約束消除了造成模擬輸出級中失真的大部分來源?？梢栽谔鎿Q實施方式中使用其他用于直接使邊沿率平衡的技術。作為一個實例，邊沿率可以被監(jiān)控，及跳變概率相應被改變。
圖1B更詳細地示出了數(shù)字入模擬出FIR濾波器105a～105N的典型實施方式。每個濾波器105a～105N都包括傳統(tǒng)具有X個輸出接頭的FIR濾波器，例如具有簡單系數(shù)的Boxcar濾波器。各個FIR濾波器105a～105N的長度(級數(shù))大于等于來自前面的PWM級104a～104N的PWM圖形的寬度，其對應于PWM重復頻率的基頻在濾波器輸出傳遞函數(shù)中引入陷波(notch)。換言之，各個FIR濾波器105a～105N的長度和FIR濾波器的輸出頻率與FIR濾波器的輸入頻率的比成比例。FIR濾波器105a～105N的長度越長(例如具有更多級的FIR濾波器)，在以元件數(shù)量的增加為代價的情況下，能衰減的頻帶外能量將越多。使用具有相同權重的FIR濾波器105a～105N，即接頭的數(shù)量等于PWM圖形長度，是一種簡單的顯著減少頻帶外能量的技術。
x個濾波器接頭的每一個(其中x是大于1的整數(shù))都與電流源或類似的一位數(shù)模轉換元件相連，針對各個濾波器105a～105N，示出了其中的兩個111a和111x。電流源111a～111N具有簡單結構，例如電壓源和在恒定電流范圍內(nèi)工作的一個或多個晶體管或串連晶體管。電流源的輸出是單端源或差分源。在圖示實施方式中，當通過電流源111a～111N執(zhí)行一位數(shù)模轉換時，輸出加法器106包括電流-電壓轉換器。電流可以相等(與在Boxcar濾波器中一樣)，或者被不均衡加權。有利地，具有相等接頭的濾波器105a～105N的Boxcar實施方式最容易實現(xiàn)，并適合大多數(shù)用途。
在音頻系統(tǒng)100中，由加法器106生成的模擬輸出信號在模擬濾波和放大電路塊107中進行額外的傳統(tǒng)模擬濾波和放大。耳機或揚聲器108提供聲頻輸出。
圖2A和2B示出了用于4次(也就是N＝4)交織系統(tǒng)100的噪聲整形器102的操作。如果N＝4，噪聲整形器102可輸出被分成4個采樣流的量化采樣，每一個的頻率為L·fs/4。在這個例子中，噪聲整形器102以過采樣頻率128fs輸出數(shù)據(jù)采樣，因而交織電路103將經(jīng)過噪聲整形的數(shù)據(jù)流分成4個流，每一個的頻率為32fs。因此，后面的PWM級104a～104N之間的任何不匹配可在調(diào)制器頻帶128·fs/4、128·fs/2和128·3fs/4(分別為32fs、64fs和96fs)中對噪聲進行解調(diào)。有利地，因為輸出不匹配的影響被PWM上采樣中的多個槽減少，因而在各個輸出中使用PWM級105a～105N增加了后面DAC元件的有效匹配準確度。
如圖2A所示，暴露于PWM級104a～104N之間的任何非零不匹配的噪聲被包含在噪聲整形器102的噪聲傳遞函數(shù)(NTF)中頻率約為32fs、64fs和96fs的3個附加衰減頻帶連同信號基帶的噪聲衰減頻帶一起最小化。信號帶中的衰減平均值和頻率32fs、64fs和96fs的衰減平均值之間的差別取決于后面PWM級104a～104N之間的不匹配。不匹配存在越多，則在32fs、64fs和96fs周圍的頻帶中被解調(diào)的調(diào)制器噪聲越多，以及在頻率32fs、64fs和96fs周圍的調(diào)制器NTF中需要的衰減更多。然而，頻率32fs、64fs和96fs衰減的增加導致信號帶中衰減的減少。(通常，圖2A中x軸下方的面積必須等于在x軸上方的面積。)因此，必須在調(diào)制器輸出頻譜上的NTF全局噪聲整形和32fs、64fs和96fs周圍的局部衰減電平之間實現(xiàn)平衡。
需要產(chǎn)生在信號帶中的平均衰減值和頻率32fs、64fs和96fs周圍的平均衰減之間具有給定差別的噪聲整形器102中的NTF。需要一種噪聲整形器布局，其產(chǎn)生一組用于設置NTF信號帶衰減的極點-零點對和多組在頻率32fs、64fs和96fs周圍的極點。圖2B示出了表征一個這樣的噪聲整形器的極點與零點的z平面圖。在這個例子中，表征了一個11階噪聲整形器，它包括5個極點-零點對的第一組20，定義了NTF的低頻(信號帶)噪聲衰減的形狀。在圖示實施方式中，極點-零點對組20包括在Butterworth位置的4個極點-零點對和一個實數(shù)極點-零點對。3個附加的極點組21、22、23分別限定了頻率32fs、64fs和96fs周圍的噪聲衰減頻帶的形狀。各個組20～23中的極點和零點的數(shù)量可隨實施方式變化，這取決于期望的噪聲成形，以及NTF信號帶中的衰減電平與NTF的32fs、64fs和96fs頻帶中的衰減電平之間的平衡。在圖2B中，32fs、64fs和96fs處的NTF零點沿著z平面中單位圓分離。在替換實施方式中，這些零點可以保持不分離(同位)狀態(tài)，以減少實現(xiàn)噪聲整形器102所需要的硬件數(shù)量。
在審且被轉讓的專利申請“DELTA-SIGMA MODULATIONCIRCUITS AND METHODS UTILIZING MULTIPLE NOISEATTENUATION BANDS AND DATA CONVERTERS USING THESAME”(美國序號0/191,016，律師卷號1354-CA{2836-P194US})中描述了可產(chǎn)生NTF中的多個衰減頻帶并且適合在噪聲整形器102中使用的典型Δ-δ調(diào)制器(噪聲整形器)布局圖，其結合于本文中作為參考。例如，圖2B所示的z平面極點-零點圖可以通過使用圖2C和2D中所示的交織調(diào)制器布局來實現(xiàn)，下面進行簡要論述?？商鎿Q地，可以采用前饋設計，它包括5個具有1/(1-Z-1)的傳遞函數(shù)的濾波器級，及相關反饋回路，其在Z＝0點附近設置極點和零點，和一對具有1/(1-Z-4)的傳遞函數(shù)的濾波器級，及相關反饋回路，其在z平面點Z＝1、-1、j和-j周圍設置極點和零點。雖然反饋布局需要更精確的系數(shù)和附加的硬件，但反饋調(diào)制器可以用于其他實施方式中。包括前饋設計的Δ-δ調(diào)制器布局的一般討論可以在例如Norsworthy等人的Delta-Sigma Data Converters，Theory，Design andSimulation(IEEE Press，1996)中找到。
在圖2C所示的典型調(diào)制器布局200中，可分別使用4組獨立回路濾波器級201a～201d來實現(xiàn)頻率fs/4(z平面點Re＝0，Im＝j)、fs/2(z平面點Re＝-1，Im＝0)和3fs/4(z平面點Re＝0，Im＝-j)上的局部噪聲整形，它們的輸出通過開關(SW)202及時地交織到下述主噪聲整形回路209中。在圖2D中更詳細示出的每組獨立環(huán)路濾波器級201a～201d，包括一對濾波器級203a和203b、對應的具有系數(shù)C1和C2用于設置局部極點的前饋級204a和204b、及用于設置局部零點的反饋回路205(具有延遲Z-1和增益g1)和加法器206。(根據(jù)需要的局部極點和零點的數(shù)量和位置，各個獨立濾波器級201a～201d的結構可以在單濾波器級203和3個或更多濾波器級203之間變化，并包括不止一個反饋回路)。獨立濾波器級201a～201d的增益級204a～204b的輸出通過對應的一組開關(SW)207a～207b被交錯到調(diào)制器輸出加法器208中。
關于DC的(直流或0頻率)(z平面點Re＝0，Im＝0)全局(基帶)噪聲整形的特征在于5階主(共享)噪聲整形回路209。圖2E中更詳細地示出了主噪聲整形回路209，它包括5個全局濾波器級210a～210e和前饋到輸出加法器208(參見圖2C)的分別具有系數(shù)C3～C7的相關前饋級211a～211e。(根據(jù)所需要的NTF中全局極點-零點對的數(shù)量和位置的不同，全局濾波器級210a～210e的數(shù)量也可在不同實施方式之間進行變化。)所示的反饋回路212a～212b(包括增益g2和延遲Z-1)和加法器213a～213b用來從DC點(Re＝1，Im＝0)移開z平面單位圓上的全局噪聲整形零點。
雖然各個PWM級105a～105N中的能量通常隨時間追隨輸入能量(例如，輸出能量的一階積分跟隨輸入能量的一階積分)時，但在PWM輸出中會出現(xiàn)明顯失真，這是因為PWM輸出能量的時刻隨著不同PWM圖形而改變(例如，PWM輸出能量的二階或更高階積分的值不跟隨輸入能量的更高階積分的值)。特別地，給定的PWM輸出圖樣的二階或更高時刻的位置取決于被轉換的特殊數(shù)字字和相應的圖樣中邏輯高和邏輯低時隙的數(shù)目，以及這些時隙在圖樣的時間周期上分布。每個圖樣中時隙的分布會受到用來產(chǎn)生圖樣的技術的影響(例如，偏右，偏左，等等)。
在圖2C所示的Δ-δ調(diào)制器102中，反饋補償塊220包括在量化器214的輸出上，以向二階環(huán)路濾波器201的積分器級203a～203b(參見圖2D)和/或5階環(huán)路濾波器209的積分器級210a～210e(參見圖2E)提供非線性反饋。反饋補償塊220提供的非線性反饋在所結合的美國專利6,150,969和5,815,102中被描述，它們在前面已經(jīng)被引用，并結合在本文中作為參考。通常，校正因數(shù)從反饋補償塊220被反饋到Δ-δ調(diào)制器環(huán)路濾波器201a～201d和209的積分器級203a～203b和210a～210b。通過選擇性地校正相應的積分器級的輸入，數(shù)據(jù)進入后面PWM級105a～105N的輸入的時刻被改變。進而，PWM輸出的時刻被校正以減少失真，否則失真可能由隨時間變化的輸出能量時刻產(chǎn)生。例如，為了校正在給定PWM輸出圖形中的第二時刻中的變化，至少應將非線性校正校正因數(shù)反饋到Δ-δ調(diào)制器環(huán)路濾波器201a～201d和209的第二積分級。
回到圖2C，一位量化器214和延遲元件(Z-1)215優(yōu)選地產(chǎn)生調(diào)制器200的輸出。所得輸出信號被反饋到調(diào)制器輸入加法器216的反相輸入以閉合Δ-δ回路。通過在獨立的多組濾波器級201a～201d之間進行交織，每組濾波器級201a～201d對位于調(diào)制器輸入的1/4采樣率fs的加法器208的輸入起作用。因此，由濾波器組201a～201d設置的極點和零點被轉化為圖2B所示的z平面點。
繼續(xù)圖1所示的數(shù)據(jù)轉換器100的4次交織(N＝4)的實施方式，交織電路103的4個32fs量化采樣流分別被傳遞到4個PWM級104a～104N。在這個例子中，每個PWM級104a～104N根據(jù)256fs過采樣時鐘信號來執(zhí)行8倍(8x)過采樣(也就是，M＝8)。所得PWM編碼輸出脈沖流在時間上重疊，如圖3所示。
圖3是示出將任選數(shù)目的從噪聲整形器102輸出的具有128fs過采樣頻率一位量化采樣轉換為多個具有256fs過采樣頻率的PWM流的時序圖。在圖3中，來自噪聲整形器102的輸出的8個代表位或采樣(1～8)由標記為NSOUT的跡線示出。在4次交織之后，每個PWM級104a～104N對新的頻率為32fs的操作數(shù)(采樣)進行操作，它們分別由標記為PWM1、PWM2、PWM3、和PWM4的互相重疊的流示出。
用于8倍過采樣，每個PWM級104a～104N將以32fs過采樣頻率接收的各個對應采樣編碼到PWM編碼脈沖中，這些脈沖是8周期的256fs過采樣時鐘信號，在圖3中由標記為PWM1OUT、PWM2OUT、PWM3OUT、和PWM4OUT的流表示。例如，PWM1OUT流將噪聲整形器102的輸出采樣1和5在由交織電路103四次交織和由對應的PWM級104a～104N 8倍過采樣后，表示為PWM調(diào)制周期(脈沖)1-1～1-8和5-1～5-8。
PWM編碼位流PWM1OUT、PWM2OUT、PWM3OUT、和PWM4OUT在時間上偏移256fs PWM過采樣時鐘的2個周期(或等于1個周期的128fs噪聲整形器過采樣時鐘)。這些時間重疊流中的每一個對約為0～fs/2的信號基帶中的能量連同重復頻率32fs的諧頻(例如32fs、64fs、96fs，等等)上的大量能量一起進行調(diào)制，如圖4所示的輸出增益與頻率的曲線圖的軌跡線401所示。因此，4個PWM級104a～104N中的每一個與輸出FIR濾波器105a～105N相聯(lián)，具有圖4中軌跡線402所示的響應。特別地，各個FIR濾波器105a～105N的響應具有在32fs的諧頻周圍的陷波，對應于相同頻率的相應PWM級104a～104N的輸出響應的峰值。例如，通過使用具有簡單系數(shù)的16級Boxcar FIR濾波器，可獲得FIR響應402。
在具有4個數(shù)字入模擬出FIR濾波器105a～105N的實施方式中，每一個都具有16級Boxcar濾波器，64個模擬輸出被提供給輸出加法器106。這64個模擬輸出在時間上重疊，并在使用率和跳變率(跳變密度)上匹配。結果是具有最小的ISI導致的噪聲和失真的時間連續(xù)模擬輸出。有利地，這樣的結構使得所有DAC元件具有同樣的邊沿率和同樣的使用占空比。這個優(yōu)點使得所有失真和噪聲產(chǎn)物的消除達到顯著的程度。
本發(fā)明的原理也可在圖5所示的典型Δ-δ轉換器500中實施，其中N個Δ-δ調(diào)制器(噪聲整形器)501a～501N在時間上交織，并且所得的解交織輸出流被直接通到輸出數(shù)字輸入模擬輸出FIR濾波器105a～105N。在圖5中，L是各個噪聲整形級501a～501N的過采樣因數(shù)。噪聲整形級501a～501N的量化數(shù)據(jù)流以大于等于噪聲整形器501a～501N的過采樣頻率L·(K/N)fs的頻率在FIR濾波器105a～105N中被轉換。有利地，與前述一樣，F(xiàn)IR濾波器105a～105N的DAC元件因而在占空比(使用)率和跳變率上匹配。
雖然根據(jù)特殊實施例描述了本發(fā)明，但是這些描述并不意味著限制理解。對于本領域的技術人員，所公開的實施方式的各種改變，以及本發(fā)明的替換實施方式，在參考本發(fā)明的說明基礎上是顯而易見的。本領域的技術人員可以意識到，所公開的概念和特殊實施方式可以容易地被用作改變或設計用于實現(xiàn)本發(fā)明同樣目的的其他結構的基礎。本領域的技術人員還應該意識到，這樣等同的結構會脫離本發(fā)明權利要求的精神和范圍。
因此，權利要求將覆蓋任何落入本發(fā)明準確范圍內(nèi)的改變或?qū)嵤┓绞健?br> 權利要求
1.一種數(shù)模轉換器，包括噪聲整形調(diào)制器，用于調(diào)制輸入數(shù)字數(shù)據(jù)流；多個輸出元件，用于從來自所述調(diào)制器的調(diào)制輸出流生成多個中間數(shù)據(jù)流；輸出加法器，用于對所述中間數(shù)據(jù)流求和以產(chǎn)生輸出模擬流；以及其中，所述噪聲整形調(diào)制器使所述輸出元件的邊沿跳變率平衡，使得兩個被選元件的邊沿跳變率近似相等。
2.根據(jù)權利要求1所述的數(shù)模轉換器，其中，所述多個輸出元件包括至少8個輸出元件。
3.根據(jù)權利要求1所述的數(shù)模轉換器，其中，所述調(diào)制器使所述輸出元件的占空比平衡，使得兩個被選元件的使用近似相等。
4.一種數(shù)據(jù)轉換器，包括占空比調(diào)制器，用于將具有一定頻率的接收數(shù)據(jù)流轉換成占空比調(diào)制數(shù)據(jù)流；以及有限脈沖響應濾波器，用于從所述占空比調(diào)制數(shù)據(jù)流中濾掉具有所述接收數(shù)據(jù)流的所述頻率的諧波。
5.根據(jù)權利要求4所述的數(shù)據(jù)轉換器，其中，所述有限脈沖響應濾波器在所述占空比調(diào)制數(shù)據(jù)流的重復率為零。
6.根據(jù)權利要求4所述的數(shù)據(jù)轉換器，還包括多個數(shù)模轉換元件，它們與所述有限脈沖響應濾波器的相應接頭相連。
7.根據(jù)權利要求6所述的數(shù)據(jù)轉換器，其中，所述多個數(shù)模轉換元件包括連續(xù)時間轉換元件。
8.根據(jù)權利要求7所述的數(shù)據(jù)轉換器，其中，所述轉換元件包括受控電流源。
9.根據(jù)權利要求7所述的數(shù)據(jù)轉換器，其中，所述轉換元件包括電阻器。
10.根據(jù)權利要求4所述的數(shù)據(jù)轉換器，還包括第二占空比調(diào)制器，用于將具有一定頻率的第二數(shù)據(jù)流轉換成第二占空比調(diào)制數(shù)據(jù)流；以及第二有限脈沖響應濾波器，用于從所述第二占空比調(diào)制數(shù)據(jù)流中濾掉具有所述第二數(shù)據(jù)流的所述頻率的諧波。
11.根據(jù)權利要求10所述的數(shù)據(jù)轉換器，還包括用于合成所述第一和第二濾波器的輸出的合成電路。
12.根據(jù)權利要求10所述的數(shù)據(jù)轉換器，還包括解交織電路，用于將輸入數(shù)據(jù)流解交織到所述接收數(shù)據(jù)流和所述第二數(shù)據(jù)流中。
13.根據(jù)權利要求12所述的數(shù)據(jù)轉換器，還包括Δ-δ調(diào)制器，用于噪聲整形所述輸入數(shù)據(jù)流，其中，所述Δ-δ調(diào)制器具有帶有多個衰減頻帶的噪聲傳遞函數(shù)，用于減少暴露于所述占空比調(diào)制器和所述第二占空比調(diào)制器之間的不匹配的噪聲。
14.根據(jù)權利要求4所述的數(shù)據(jù)轉換器，其中，所述接收信號流由具有至少一個積分器和針對所述至少一個積分器的非線性反饋的Δ-δ調(diào)制器生成。
15.根據(jù)權利要求14所述的數(shù)據(jù)轉換器，其中，所述非線性反饋校正所述占空比調(diào)制數(shù)據(jù)流的被選時刻內(nèi)的變化。
16.根據(jù)權利要求15所述的數(shù)據(jù)轉換器，其中，所述非線性反饋由非線性反饋操作中所選定的一個提供。
17.一種數(shù)模轉換器，包括噪聲整形器，用于生成第一頻率的噪聲整形數(shù)據(jù)流；至少一個脈寬調(diào)制器級，用于從所述噪聲整形數(shù)據(jù)流生成具有所述第一頻率的選定倍數(shù)的第二頻率的脈寬編碼數(shù)據(jù)流；輸出電路，用于將所述脈寬編碼數(shù)據(jù)流轉換成模擬信號，所述輸出電路包括有限脈沖響應濾波器，用于過濾頻率大于等于所述第二頻率的所述脈寬編碼數(shù)據(jù)流；以及連接到所述有限脈沖響應濾波器的選定接頭的多個數(shù)模轉換元件，用于產(chǎn)生輸出模擬信號。
18.根據(jù)權利要求17所述的數(shù)模轉換器，其中，所述噪聲整形器包括具有多個積分級和校正電路的Δ-δ調(diào)制器，用于選擇性地反饋校正因數(shù)到所述積分級的選定級，其中所述的校正電路用于校正所述脈寬編碼流的時刻中的變化。
19.根據(jù)權利要求17所述的數(shù)模轉換器，其中，所述至少一個脈寬調(diào)制級包括多個并聯(lián)脈寬調(diào)制級，其中所述數(shù)模轉換器還將所述脈沖整形數(shù)據(jù)流解交織為對應于所述多個脈寬調(diào)制級的多個數(shù)據(jù)流，并且所述多個數(shù)據(jù)流中的每一個的頻率與所述噪聲整形數(shù)據(jù)流的頻率及所述多個脈寬調(diào)制級的數(shù)量成比例。
20.根據(jù)權利要求19所述的數(shù)模轉換器，其中，所述噪聲整形器包括具有在輸出噪聲傳遞函數(shù)中的多個噪聲衰減頻帶的Δ-δ調(diào)制器，用于減少暴露于所述多個脈寬調(diào)制級之間的不匹配的噪聲。
21.根據(jù)權利要求17所述的數(shù)模轉換器，其中，所述多個數(shù)模轉換元件包括多個連續(xù)時間數(shù)模轉換元件。
22.一種Δ-δ數(shù)據(jù)轉換器，包括Δ-δ調(diào)制器，用于將接收到的數(shù)據(jù)量化為第一和第二量化采樣；以及第一和第二交織輸出元件，分別對所述第一和第二量化采樣進行操作，以生成具有平衡跳變密度的第一和第二輸出流。
23.根據(jù)權利要求22所述的Δ-δ轉換器，其中，所述Δ-δ調(diào)制器具有多個被選擇用來平衡所述第一和第二交織連續(xù)時間輸出元件之間的不匹配的衰減頻帶傳遞函數(shù)。
24.根據(jù)權利要求22所述的Δ-δ數(shù)據(jù)轉換器，還包括第一和第二交織脈寬調(diào)制器，用于將所述第一和第二量化采樣轉換成用于分別驅(qū)動所述第一和第二交織輸出元件的第一和第二脈寬調(diào)制信號。
25.根據(jù)權利要求22所述的Δ-δ數(shù)據(jù)轉換器，還包括具有驅(qū)動所述第一和第二輸出元件的接頭的數(shù)字濾波器系統(tǒng)。
26.根據(jù)權利要求22所述的Δ-δ數(shù)據(jù)轉換器，其中，所述第一和第二輸出元件包括具有將輸出相加以生成輸出信號的連續(xù)時間一位數(shù)模轉換元件。
27.一種數(shù)據(jù)轉換方法，包括將具有一定頻率的數(shù)據(jù)流轉換成占空比調(diào)制數(shù)據(jù)流；以及利用有限脈沖響應濾波器從所述占空比調(diào)制數(shù)據(jù)流中濾掉具有所述數(shù)據(jù)流的所述頻率的諧波。
28.根據(jù)權利要求27所述的方法，還包括在將具有所述頻率的所述數(shù)據(jù)流轉換成具有較高時隙頻率的所述占空比調(diào)制數(shù)據(jù)流之前對其進行噪聲整形。
29.根據(jù)權利要求28所述的方法，其中，過濾諧波還包括濾掉頻率大于等于所述時隙頻率的所述占空比調(diào)制數(shù)據(jù)圖樣流。
30.一種數(shù)據(jù)轉換器，包括第一和第二噪聲整形器，在時間上進行交織以對輸入數(shù)據(jù)流的相應部分進行噪聲整形；以及第一和第二有限脈沖響應濾波器，用于分別過濾來自所述第一和第二噪聲整形器的輸出數(shù)據(jù)流。
31.根據(jù)權利要求30所述的數(shù)據(jù)轉換器，還包括連接到所述第一和第二有限脈沖響應濾波器的對應接頭上的第一和第二組數(shù)模轉換元件。
32.根據(jù)權利要求30所述的數(shù)據(jù)轉換器，其中，所述第一和第二有限脈沖響應濾波器還包括數(shù)字入模擬出有限脈沖響應濾波器。
33.根據(jù)權利要求30所述的數(shù)據(jù)轉換器，其中，所述數(shù)模轉換元件還包括連續(xù)時間轉換元件。
34.一種數(shù)據(jù)轉換器，包括信號輸入；響應所述輸入信號的第一和第二占空比調(diào)制信號；響應所述第一占空比信號的第一可控電流源；響應所述第二占空比信號的第二可控電流源；以及響應兩個受控電流源的加法器。
全文摘要
一種數(shù)模(DAC，ADC)轉換器，包括用于調(diào)制輸入數(shù)字數(shù)據(jù)流的噪聲整形調(diào)制器、用于從調(diào)制器的調(diào)制輸出流生成多個中間數(shù)據(jù)流的多個輸出元件、以及用于對中間數(shù)據(jù)流求和以生成輸出模擬流的輸出加法器。噪聲整形調(diào)制器使輸出元件的邊沿跳變率平衡，使得兩個被選元件的邊沿跳變率近似相等。
文檔編號H03M3/00GK1717870SQ200380104430
公開日2006年1月4日 申請日期2003年11月4日 優(yōu)先權日2002年11月27日
發(fā)明者約翰·勞倫斯·梅蘭松 申請人:塞瑞斯邏輯公司