專利名稱：高頻開關(guān)電路和半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在移動體通信機等中信號的放大、切換等的高頻開關(guān)電路和將該高頻開關(guān)電路集成在半導(dǎo)體襯底上的半導(dǎo)體裝置。
背景技術(shù)：
如圖10所示，現(xiàn)有的高頻開關(guān)電路用FET101～104、109～112、電阻元件201～204、209～212、250～253、256～259、第1～第3信號輸入輸出端子501～503、第1和第2控制端子610、620構(gòu)成。
在該高頻開關(guān)電路中，通過將第1控制端子610與第3信號輸入輸出端子503連接，將第2控制端子620與第2信號輸入輸出端子502連接，對FET101～104、FET109～112施加偏置電壓(例如，特開2002-232278號公報(參照第13頁，圖6)。
在該結(jié)構(gòu)中，在被輸入的信號電平較小，達20dBm時，可得到充分的高頻特性。
但是，在上述現(xiàn)有結(jié)構(gòu)中，隨著被輸入的信號電平增大，必須增高第1和第2控制端子610、620的電壓?？墒?，由于在關(guān)斷狀態(tài)的FET的柵-源間和柵-漏間長時間施加過大的反向偏置，所以從關(guān)斷狀態(tài)到成為導(dǎo)通狀態(tài)要花費時間。其結(jié)果是，存在輸出波形的上升沿變鈍的問題。
在圖11中示出了圖10的高頻開關(guān)電路的信號的定時與電壓的關(guān)系。
圖11(a)示出了輸入到第2信號輸入輸出端子502的功率的時序，假定為時分多重方式(TDMA)的通信方式。例如，在GSM(移動通信的全球系統(tǒng))方式的情況下，在隔成8個時隙的時隙之中，在終端機中發(fā)送和接收各被分配到1個時隙。各時隙的跨度為577微秒。
在圖11的例子中，示出了在時刻t2至?xí)r刻t3之間發(fā)送后，在時刻t3至?xí)r刻t6之間的某一時隙處進行接收，再次在時刻t6至?xí)r刻t7之間進行發(fā)送的形態(tài)。
圖11(b)表示第1控制端子610的電壓(第1控制信號)的時序，示出了在進行發(fā)送前(時刻t1)使發(fā)送用的FET101～104導(dǎo)通，在發(fā)送結(jié)束后(時刻t4)使發(fā)送用的FET101～104關(guān)斷的形態(tài)。
圖11(c)表示第2控制端子620的電壓，可知施加了與圖11的(b)的信號反相的控制信號。如圖11(b)所示，作為圖10的FET101～104的漏-源偏置，在發(fā)送時施加5V，在發(fā)送時以外的時間施加0V。由此，如圖11(d)所示，F(xiàn)ET101～104的漏-柵間和源-柵間電壓在發(fā)送以外的時間施加-5V。
這樣，為了實現(xiàn)關(guān)斷狀態(tài)，通過維持強反向偏置狀態(tài)，在接著切換為導(dǎo)通狀態(tài)時，產(chǎn)生了在FET完全導(dǎo)通以前需要花費時間的問題，其結(jié)果是，發(fā)生了發(fā)送波形的上升沿變鈍的現(xiàn)象。
圖11(e)示出了從第1輸入輸出端子501輸出的功率，示出了在輸出波形中有變鈍的情況。
在圖11(d)中，斜線部表示FET101～104的偏置電壓與時間的乘積(偏置電壓·時間積)，該面積越小，引起波形變鈍就變得越加困難。再有，圖11(a)的符號P1表示輸入功率，圖11(e)的符號P2表示輸出功率，P1-P2相當(dāng)于高頻開關(guān)電路的插入損耗。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供輸出波形不變鈍的、優(yōu)良的高頻開關(guān)電路和半導(dǎo)體裝置。
本發(fā)明是為了解決上述現(xiàn)有的結(jié)構(gòu)的課題而進行的，形成如下的結(jié)構(gòu)除了對構(gòu)成多個開關(guān)電路部的每一個的串聯(lián)連接的多個FET的柵施加?xùn)趴刂齐妷和?，還對各FET的漏端子或源端子施加漏控制電壓。而且，通過供給與輸入到開關(guān)電路部的高頻信號的功率值對應(yīng)的電壓，作為柵控制電壓和漏控制電壓，提供不引起波形變鈍的高頻開關(guān)電路。漏控制電壓和柵控制電壓最好獨立地施加到各FET上。
本發(fā)明的第1方面的高頻開關(guān)電路包括配置在輸入輸出高頻信號用的多個輸入輸出端子之間的多個開關(guān)電路部，多個開關(guān)電路部的每一個用多個場效應(yīng)晶體管的串聯(lián)連接電路構(gòu)成，通過對多個場效應(yīng)晶體管的柵端子施加?xùn)趴刂齐妷海瑢崿F(xiàn)導(dǎo)通狀態(tài)和關(guān)斷狀態(tài)。進而，在多個開關(guān)電路部的每一個中，對多個場效應(yīng)晶體管的漏端子或源端子施加漏控制電壓，供給與輸入到多個開關(guān)電路部的高頻信號的功率值對應(yīng)的電壓，作為柵控制電壓和漏控制電壓。
這里，最好使用對多個開關(guān)電路部供給的柵控制電壓，作為對多個開關(guān)電路部供給的漏控制電壓。
另外，最好供給對多個開關(guān)電路部供給的多個柵控制電壓之中的最高電壓，或者供給成為多個柵控制電壓的“或”的電壓，作為對多個開關(guān)電路部供給的漏控制電壓。
另外，最好供給對多個開關(guān)電路部供給的柵控制電壓和從外部供給的基準(zhǔn)電壓之中的最高電壓，或者供給成為對多個開關(guān)電路部供給的柵控制電壓和從外部供給的基準(zhǔn)電壓的“或”的電壓，作為對多個開關(guān)電路部供給的漏控制電壓。
另外，多個開關(guān)電路部是進行高頻信號的發(fā)送接收的切換的電路，對多個開關(guān)電路部供給的漏控制電壓最好與高頻信號的發(fā)送接收同步地供給。
本發(fā)明的第2方面的高頻開關(guān)電路包括輸入高頻信號的多個發(fā)送端子；輸出高頻信號的多個接收端子；輸入輸出高頻信號的1個或多個輸入輸出端子；以及配置在多個發(fā)送端子與1個或多個輸入輸出端子之間，和在多個接收端子與1個或多個輸入輸出端子之間的多個開關(guān)電路部。
多個開關(guān)電路部的每一個用多個場效應(yīng)晶體管的串聯(lián)連接電路構(gòu)成，通過對多個場效應(yīng)晶體管的柵端子施加?xùn)趴刂齐妷?，實現(xiàn)導(dǎo)通狀態(tài)和關(guān)斷狀態(tài)。進而，在多個開關(guān)電路部中，對位于多個發(fā)送端子之中的第k個(k為1≤k≤n的整數(shù)，n為發(fā)送端子數(shù))發(fā)送端子與1個或多個輸入輸出端子中的某一個之間的第k個開關(guān)電路部的漏端子或源端子，施加成為與多個發(fā)送端子之中的第k個發(fā)送端子以外的發(fā)送端子連結(jié)的多個開關(guān)電路部的柵控制電壓的“或”的電壓，作為漏控制電壓。另外，對與多個接收端子連結(jié)的多個開關(guān)電路部的場效應(yīng)晶體管的漏端子或源端子，施加成為與多個發(fā)送端子連結(jié)的多個開關(guān)電路部的柵控制電壓的“或”的電壓，作為漏控制電壓。
本發(fā)明的第3方面的高頻開關(guān)電路包括輸入高頻信號的多個發(fā)送端子；輸出高頻信號的多個接收端子；輸入輸出高頻信號的1個或多個輸入輸出端子；以及配置在多個發(fā)送端子與1個或多個輸入輸出端子之間，和在多個接收端子與1個或多個輸入輸出端子之間的多個開關(guān)電路部。
多個開關(guān)電路部的每一個用多個場效應(yīng)晶體管的串聯(lián)連接電路構(gòu)成，通過對多個場效應(yīng)晶體管的柵端子施加?xùn)趴刂齐妷海瑢崿F(xiàn)導(dǎo)通狀態(tài)和關(guān)斷狀態(tài)。進而，在上述多個開關(guān)電路部中，對位于多個發(fā)送端子之中的第k個(k為1≤k≤n的整數(shù)，n為發(fā)送端子數(shù))發(fā)送端子與1個或多個輸入輸出端子中的某一個之間的第k個開關(guān)電路部的漏端子或源端子，施加成為與多個發(fā)送端子之中的第k個發(fā)送端子以外的發(fā)送端子連結(jié)的多個開關(guān)電路部的柵控制電壓與成為基準(zhǔn)的電壓的“或”的電壓，作為漏控制電壓。另外，對與多個接收端子連結(jié)的多個開關(guān)電路部的場效應(yīng)晶體管的漏端子或源端子，施加成為與多個發(fā)送端子連結(jié)的多個開關(guān)電路部的柵控制電壓與成為基準(zhǔn)的電壓的“或”的電壓，作為漏控制電壓。
在本發(fā)明的上述第1至第3方面的結(jié)構(gòu)中，對多個開關(guān)電路部之中構(gòu)成未供給漏控制電壓的的開關(guān)電路部的多個場效應(yīng)晶體管的漏或源端子，最好經(jīng)二極管施加與多個場效應(yīng)晶體管的柵控制電壓反相的電壓。
另外，在本發(fā)明的上述第1方面的結(jié)構(gòu)中，最好對多個輸入輸出端子的至少一個配備分路用開關(guān)電路部，進而對多個開關(guān)電路部之中構(gòu)成未供給漏控制電壓的的開關(guān)電路部的多個場效應(yīng)晶體管的漏或源端子，最好經(jīng)二極管施加與多個場效應(yīng)晶體管的柵控制電壓反相的電壓，而且最好使用分路用開關(guān)電路部的控制電壓作為與多個場效應(yīng)晶體管的柵控制電壓反相的電壓。
另外，在本發(fā)明的上述第2或第3方面的結(jié)構(gòu)中，最好對多個發(fā)送端子和多個接收端子配備分路用開關(guān)電路部，進而對多個開關(guān)電路部之中構(gòu)成未供給漏控制電壓的的開關(guān)電路部的多個場效應(yīng)晶體管的漏或源端子，最好經(jīng)二極管施加與多個場效應(yīng)晶體管的柵控制電壓反相的電壓，而且最好使用分路用開關(guān)電路部的控制電壓作為與多個場效應(yīng)晶體管的柵控制電壓反相的電壓。
在本發(fā)明的上述第1至第3方面的結(jié)構(gòu)中，發(fā)生漏控制電壓的電路最好用由多個二極管構(gòu)成的“或”電路構(gòu)成。
本發(fā)明的半導(dǎo)體裝置是將本發(fā)明的第1至第3方面中的某一方面的高頻開關(guān)電路集成在半導(dǎo)體襯底上的半導(dǎo)體裝置。
如上所述，按照本發(fā)明，對FET的漏端子或源端子獨立地施加漏控制電壓，通過供給與輸入到開關(guān)電路部的高頻信號的功率值對應(yīng)的電壓，作為柵控制電壓和漏控制電壓，可提供不引起波形變鈍的優(yōu)良的高頻開關(guān)電路和半導(dǎo)體裝置。


圖1是表示本發(fā)明實施例1的高頻開關(guān)電路的等效電路的電路圖。
圖2是表示本發(fā)明實施例2的高頻開關(guān)電路的等效電路的電路圖。
圖3是表示本發(fā)明實施例2的高頻開關(guān)電路的信號時序的時序圖。
圖4是表示本發(fā)明實施例3的高頻開關(guān)電路的等效電路的電路圖。
圖5是表示本發(fā)明實施例4的高頻開關(guān)電路的等效電路的電路圖。
圖6是表示本發(fā)明實施例5的高頻開關(guān)電路的等效電路的電路圖。
圖7是表示本發(fā)明實施例6的高頻開關(guān)電路的等效電路的電路圖。
圖8是表示本發(fā)明實施例7的高頻開關(guān)電路的等效電路的電路圖。
圖9是表示本發(fā)明實施例8的高頻開關(guān)電路的等效電路的電路圖。
圖10是表示現(xiàn)有的高頻開關(guān)電路的等效電路的電路圖。
圖11是表示現(xiàn)有的高頻開關(guān)電路的信號時序的時序圖。
具體實施例方式
(實施例1)圖1是表示本發(fā)明實施例1的高頻開關(guān)電路的結(jié)構(gòu)的圖。在圖1中，符號101至116表示構(gòu)成4個開關(guān)電路部的耗盡型場效應(yīng)晶體管(以后記作FET)。符號201至216表示電阻元件。符號250至261表示電阻元件。符號281表示電阻元件。符號501表示例如與天線連接的第1輸入輸出端子。符號502表示例如與第1發(fā)送電路部連接的第2輸入輸出端子。符號503表示例如與第2發(fā)送電路部連接的第3輸入輸出端子。符號504表示例如與第1接收電路部連接的第4輸入輸出端子。符號505表示例如與第2接收電路部連接的第5輸入輸出端子。符號602表示第1輸入輸出控制端子。符號603表示第2輸入輸出控制端子。符號604表示第3輸入輸出控制端子。符號605表示第4輸入輸出控制端子。符號660表示第1偏置端子。符號661表示第2偏置端子。符號401、402表示構(gòu)成“或”電路的二極管。符號701表示接地。符號801表示“或”電路。
對如上述圖1那樣構(gòu)成的高頻開關(guān)電路，以下說明其工作。
首先，當(dāng)所處理的信號電平較小，達20dBm以下程度時，為了將從第2輸入輸出端子502輸入的信號輸出給第1輸入輸出端子501，對第1輸入輸出控制端子602施加3V作為高電平電壓，對第2至第4輸入輸出控制端子603～605施加0V作為低電平電壓。此時，對第1偏置端子660施加作為一般電源電壓的3V，對第2偏置端子661施加0V。
電阻元件281的電阻值極端大時的A點的電位為3V，但通過調(diào)整電阻元件281的電阻值，可使A點的電位改變到任意值。在本實施例中，通過設(shè)定電阻元件281的電阻值為200kΩ，將A點的電位設(shè)定為2.8V。
作為FET101～116，由于使用了其閾值為-0.6V左右的耗盡型FET，所以在上述條件下，被施加高電平電壓的FET101～104成為導(dǎo)通狀態(tài)，被施加低電平電壓的FET105～116成為關(guān)斷狀態(tài)。
利用導(dǎo)通狀態(tài)的FET101～104，第2輸入輸出端子502與第1輸入輸出端子501以低電阻連接，輸入到第2輸入輸出端子502的信號通過導(dǎo)通狀態(tài)的FET101～104輸出給第1輸入輸出端子501。此時，對FET101～116的各漏和各源經(jīng)電阻元件250～261施加作為A點的電位的2.8V，由于電壓被固定，實現(xiàn)了低失真的信號傳送。
倘若在不是經(jīng)電阻250～261供給電壓的結(jié)構(gòu)的情況下，應(yīng)關(guān)斷的FET105～108、109～112、113～116中的FET連接點的電位不定，往往有某一FET導(dǎo)通。其結(jié)果是，波形失真，產(chǎn)生諧波分量。此時，由于是小信號工作，固定的電壓為2.8V，這是充分的。
同樣，在信號電平小的情況下，在用第4輸入輸出端子504接收從第1輸入輸出端子501輸入的信號時，對第3輸入輸出控制端子604施加3V作為高電平電壓，對第1、第2、第4輸入輸出控制端子602、603、605施加0V作為低電平電壓。此時，對第1偏置端子660施加作為一般電源電壓的3V，對第2偏置端子661施加0V。因此，作為邏輯電路801的輸出的A點的電位與上述同樣，為2.8V。
由此，F(xiàn)ET109～112成為導(dǎo)通狀態(tài)，而且FET101～108、113～116成為關(guān)斷狀態(tài)。因此，輸入到第1輸入輸出端子501的信號通過FET109～112輸出給第4輸入輸出端子504。此時，由于對FET101～116的各漏和各源經(jīng)電阻元件250～261施加作為A點的電位的2.8V，與上述同樣，實現(xiàn)了信號傳送。
其次，當(dāng)所處理的信號電平大至20dBm以上時，為了將從第2輸入輸出端子502輸入的信號輸出給第1輸入輸出端子501，對第1輸入輸出控制端子602施加5V作為高電平電壓，對第2至第4輸入輸出控制端子603～605施加0V作為低電平電壓。
此時，通過對第1偏置端子660施加作為電源電壓的3V，對第2偏置端子661施加5V，作為“或”電路801的輸出的A點的電位為4.8V。由此，對FET101～116的各漏和各源經(jīng)電阻元件250～261施加作為A點的電位的4.8V，在大信號輸入時也實現(xiàn)了低失真的信號傳送。
此時，由于是大信號工作，在2.8V的電壓下，應(yīng)關(guān)斷的FET105～108、109～112、113～116中的某一FET有可能導(dǎo)通，盡管是不充分的導(dǎo)通。如某一FET導(dǎo)通，則波形失真，產(chǎn)生諧波分量。因此，要供給4.8V的電壓。
這樣，通過使向第2輸入輸出端子502的輸入功率與第2偏置端子661的電壓具有相關(guān)性，實現(xiàn)了上述電壓條件。
同樣，在信號電平大的情況下，為了用第4輸入輸出端子504接收從第1輸入輸出端子501輸入的信號，對第3輸入輸出控制端子604施加高電平電壓5V，對第1、第2、第4輸入輸出控制端子602、603、605施加0V作為低電平電壓。
此時，通過對第1偏置端子660施加電源電壓3V，對第2偏置端子661施加5V，作為邏輯電路801的輸出的A點的電位為4.8V。
由此，F(xiàn)ET109～112成為導(dǎo)通狀態(tài)，而且FET101～108、113～116成為關(guān)斷狀態(tài)。因此，輸入到第1輸入輸出端子501的信號通過FET109～112輸出給第4輸入輸出端子504。此時，對FET101～116的各漏和各源經(jīng)電阻元件250～261施加作為A點的電位的4.8V。因此，實現(xiàn)了低失真的信號傳送。此時，通過使向第1輸入輸出端子501的輸入功率與第2偏置端子661的電壓具有相關(guān)性，實現(xiàn)了上述電壓條件。
再有，電阻元件281用于使電荷逃逸是有效的，由此，當(dāng)A點的電位從4.8V變化至2.8V時，也可迅速地進行切換。
另外，F(xiàn)ET101～116是柵-源間和柵-漏間對稱的結(jié)構(gòu)，即使變更漏和源的連接，也能得到同一特性。
另外，在上述實施例中，示出了將“或”電路801的A點的電位作為漏控制電壓供給全部的開關(guān)電路部的FET的結(jié)構(gòu)，但對于某一開關(guān)電路部而言，對FET的漏或源也可不從上述的“或”電路801供給漏控制電壓，而是經(jīng)二極管供給與供給開關(guān)電路部的FET的柵控制電壓反相的電壓(參照圖8、圖9)。
(實施例2)圖2是表示本發(fā)明實施例2的高頻開關(guān)電路的結(jié)構(gòu)的圖。在圖2中，符號101～116表示構(gòu)成4個開關(guān)電路部的FET。符號201～216表示電阻元件。符號250～261表示電阻元件。符號282表示電阻元件。符號403～405表示構(gòu)成“或”電路的二極管。符號501表示例如與天線連接的輸入輸出端子。符號510表示與第1發(fā)送電路部連接的第1發(fā)送端子。符號511表示與第2發(fā)送電路部連接的第2發(fā)送端子。符號520表示與第1接收電路部連接的第1接收端子。符號521表示與第2接收電路部連接的第2接收端子。符號610表示第1發(fā)送用控制端子。符號611表示第2發(fā)送用控制端子。符號620表示第1接收用控制端子。符號621表示第2接收用控制端子。符號660表示基準(zhǔn)電壓端子。符號701表示接地。符號802表示“或”電路。對如上述圖2那樣構(gòu)成的高頻開關(guān)電路，以下說明其工作。
在將從第1發(fā)送端子510輸入的信號輸出給輸入輸出端子501時，對第1發(fā)送用控制端子610施加5V作為高電平電壓，對第2發(fā)送用控制端子611和第1、第2接收用控制端子620、621施加0V作為低電平電壓。
在圖2中，作為FET101～116，由于使用了其閾值為-0.6V左右的耗盡型FET，所以在上述電壓條件下，被施加高電平電壓的FET101～104成為導(dǎo)通狀態(tài)，被施加低電平電壓的FET105～116成為關(guān)斷狀態(tài)。利用導(dǎo)通狀態(tài)的FET101～104，第1發(fā)送端子510與輸入輸出端子501以低電阻連接，其結(jié)果是，發(fā)送信號從第1發(fā)送端子510通過FET101～104輸出給輸入輸出端子501。
另外，在用第1接收端子520接收從輸入輸出端子501輸入的信號時，對第1接收用控制端子620施加高電平電壓3V，對第1、第2發(fā)送用控制端子610、611和第2接收用控制端子621施加低電平電壓0V。由此，因為FET109～112成為導(dǎo)通狀態(tài)，而且FET101～108、113～116成為關(guān)斷狀態(tài)，所以信號從輸入輸出端子501通過FET109～112經(jīng)第1接收端子520而被接收。
“或”電路802的輸入是供給2個發(fā)送用控制端子610、611和基準(zhǔn)電壓端子660的3種電壓。相當(dāng)于2個發(fā)送用控制端子610、611和基準(zhǔn)電壓端子660的各端子電壓的“或”的電壓被輸出給相當(dāng)于“或”電路802的輸出的B點。在本實施例中，作為基準(zhǔn)電壓，使用一般的電源電壓3V。此時的輸入電壓與輸出電壓的關(guān)系示于表1。
表1

在表1中，狀態(tài)1相當(dāng)于從第1接收端子520輸出信號的第1接收時，狀態(tài)2相當(dāng)于從第2接收端子521輸出信號的第2接收時，狀態(tài)3相當(dāng)于從第1發(fā)送端子510輸入發(fā)送信號的第1發(fā)送時，狀態(tài)4相當(dāng)于從第2發(fā)送端子511輸入發(fā)送信號的第2發(fā)送時。
再有，如果對接收用FET也不施加4.8V的電壓，則在發(fā)送時就無法使之關(guān)斷。即使對接收用FET施加4.8V的電壓，接收用FET導(dǎo)通時通過FET的功率也極小，不會像發(fā)送用FET那樣發(fā)生波形變鈍。波形變鈍僅在功率大時引起(約20dBm以上)。
這樣，在本實施例中，對FET101～116的漏-源端子施加相當(dāng)于第1、第2發(fā)送用控制端子610、611的電壓與基準(zhǔn)電壓端子660的電壓的“或”的電壓，在發(fā)送時施加5V，在接收時施加3V。由此，施加于發(fā)送用FET101～108的柵-漏間和柵-源間的電壓在發(fā)送時為-4.8V，而在發(fā)送時以外的時間則減小至-2.8V，其結(jié)果是，可避免發(fā)送用FET101～104、105～108變得難以導(dǎo)通的現(xiàn)象。
另外，在輸入發(fā)送信號時對接收用FET109～116施加5V偏置電壓，可實現(xiàn)優(yōu)良的失真特性。其理由如下。即，如果應(yīng)關(guān)斷的FET105～108、109～112、113～116中的某一FET導(dǎo)通，則信號波形失真，產(chǎn)生諧波分量。為了防止這一點，在輸入大功率信號時必須增高偏置電壓。
另外，在發(fā)送時即使對接收用FET施加4.8V電壓，接收時波形的上升沿也不會發(fā)生問題。其理由是，在接收用FET導(dǎo)通時通過FET的功率極小，不會像發(fā)送用FET那樣發(fā)生波形變鈍。波形變鈍僅在功率大時引起(約20dBm以上)。
再有，電阻元件282用于使電荷逃逸是有效的，由此，B點的電位可從發(fā)送時的4.8V被迅速地切換至接收時的2.8V。
另外，F(xiàn)ET101～116是柵-源間和柵-漏間對稱的結(jié)構(gòu)，即使變更漏和源的連接，也能得到同一特性。
在圖3中示出了圖2的高頻開關(guān)電路中的信號的時序與電壓的關(guān)系。
圖3(a)示出了輸入到第1發(fā)送端子510的功率的時序。假定該時序為時分多重方式(TDMA)的通信方式。例如，在GSM方式的情況下，在隔成8個時隙的時隙之中，在終端機中發(fā)送和接收各被分配到1個時隙。各時隙的跨度為577微秒。在圖3的例子中，表示在時刻t2至t3之間發(fā)送后，在從時刻t3至?xí)r刻t6中的某一時隙處進行接收，再次在時刻t6至t7之間進行發(fā)送的形態(tài)。
圖3(b)表示第1發(fā)送用控制端子610的電壓(第1發(fā)送控制信號)的時序。具體地說，表示在進行發(fā)送以前(時刻t1)使發(fā)送用FET101～104導(dǎo)通，在發(fā)送結(jié)束后(時刻t4)使發(fā)送用FET101～104關(guān)斷的形態(tài)。
圖3(c)表示基準(zhǔn)電壓端子660的電壓。
圖3(d)表示圖3(b)中所示的第1發(fā)送用控制端子610的電壓與圖3(c)中所示的基準(zhǔn)電壓端子660的電壓的“或”電壓。
如圖3(d)所示，作為圖2的第1發(fā)送用FET101～104的漏-源偏置，僅在發(fā)送時施加5V，在發(fā)送時以外的時間施加3V，如圖3(e)所示，可降低FET101～104的漏-柵間和源-柵間電壓。
在圖3(e)中，斜線部表示FET101～104的偏置電壓與時間的乘積(偏置電壓·時間積)，該面積越小，引起波形變鈍就變得越加困難。本實施例的偏置電壓·時間積減少至現(xiàn)有例的五分之三，可發(fā)揮優(yōu)秀的效果。
圖3(f)表示從輸入輸出端子501輸出的功率。
再有，圖3(a)的符號P1表示輸入功率，圖3(f)的符號P2表示輸出功率，P1-P2相當(dāng)于高頻開關(guān)電路的插入損耗。
在上述實施例中，盡管將基準(zhǔn)電壓輸入到“或”電路中，但也可以省去基準(zhǔn)電壓的輸入。
(實施例3)圖4是表示本發(fā)明實施例3的高頻開關(guān)電路的結(jié)構(gòu)的圖。在圖4中，符號101～116表示構(gòu)成4個開關(guān)電路部的FET。符號201～216表示電阻元件。符號250～261表示電阻元件。符號290表示電阻元件。符號406、407表示構(gòu)成“或”電路的二極管。符號501表示例如與天線連接的輸入輸出端子。符號510表示與第1發(fā)送電路部連接的第1發(fā)送端子。符號511表示與第2發(fā)送電路部連接的第2發(fā)送端子。符號520表示與第1接收電路部連接的第1接收端子。符號521表示與第2接收電路部連接的第2接收端子。符號610表示第1發(fā)送用控制端子。符號611表示第2發(fā)送用控制端子。符號620表示第1接收用控制端子。符號621表示第2接收用控制端子。符號660表示基準(zhǔn)電壓端子。符號802表示“或”電路。
如上述圖4那樣構(gòu)成的高頻開關(guān)電路的工作與實施例2大體相同，但有以下的不同。即，不同點在于在實施例2中，為了供給基準(zhǔn)電壓，使用了二極管403；與此不同，在實施例3中，為了供給基準(zhǔn)電壓，使用了電阻元件290。利用該結(jié)構(gòu)，可削減從發(fā)送控制端子610、611或基準(zhǔn)電壓端子660經(jīng)電阻元件281流到地的電流，可實現(xiàn)用低消耗電流取得同等效果的高頻開關(guān)電路。
在上述實施例中，盡管將基準(zhǔn)電壓輸入到“或”電路中，但也可以省去基準(zhǔn)電壓的輸入。
(實施例4)圖5是表示本發(fā)明實施例4的高頻開關(guān)電路的結(jié)構(gòu)的圖。在圖5中，符號101～116表示構(gòu)成4個開關(guān)電路部的FET。符號201～216表示電阻元件。符號250～261表示電阻元件。符號283～285表示電阻元件。符號408～414表示構(gòu)成“或”電路的二極管。符號501表示例如與天線連接的輸入輸出端子。符號510表示與第1發(fā)送電路部連接的第1發(fā)送端子。符號511表示與第2發(fā)送電路部連接的第2發(fā)送端子。符號520表示與第1接收電路部連接的第1接收端子。符號521表示與第2接收電路部連接的第2接收端子。符號610表示第1發(fā)送用控制端子。符號611表示第2發(fā)送用控制端子。符號620表示第1接收用控制端子。符號621表示第2接收用控制端子。符號660表示基準(zhǔn)電壓端子。符號701表示接地。符號804～806表示“或”電路。
對如上述圖5那樣構(gòu)成的高頻開關(guān)電路，以下說明其工作。
基本的發(fā)送工作、接收工作與實施例2相同，但與實施例2有以下的不同。即，邏輯電路804、805、806和偏置電壓的供給方與實施例2不同。
“或”電路804的輸入電壓是第2發(fā)送用控制端子611和基準(zhǔn)電壓端子660的電壓，將相當(dāng)于第2發(fā)送用控制端子611、基準(zhǔn)電壓端子660的各端子電壓的“或”的電壓輸出給相當(dāng)于“或”電路804的輸出的C點。邏輯電路804的輸入電壓與輸出電壓的關(guān)系示于表2。
表2

“或”電路805的輸入電壓是第1發(fā)送用控制端子610和基準(zhǔn)電壓端子660的電壓，將相當(dāng)于第1發(fā)送用控制端子610、基準(zhǔn)電壓端子660的各端子電壓的“或”的電壓輸出給相當(dāng)于“或”電路805的輸出的D點。邏輯電路805的輸入電壓與輸出電壓的關(guān)系示于表3。
表3

“或”電路806的輸入電壓是第1、第2發(fā)送用控制端子610、611和基準(zhǔn)電壓端子660的電壓，將相當(dāng)于第1、第2發(fā)送用控制端子611、610、基準(zhǔn)電壓端子660的各端子電壓的“或”的電壓輸出給相當(dāng)于“或”電路806的輸出的E點。邏輯電路806的輸入電壓與輸出電壓的關(guān)系示于表4。
表4

在表2至表4中，狀態(tài)1相當(dāng)于從第1接收端子520輸出信號的第1接收時，狀態(tài)2相當(dāng)于從第2接收端子521輸出信號的第2接收時，狀態(tài)3相當(dāng)于從第1發(fā)送端子510輸入發(fā)送信號的第1發(fā)送時，狀態(tài)4相當(dāng)于從第2發(fā)送端子511輸入發(fā)送信號的第2發(fā)送時。再有，在本實施例中，作為基準(zhǔn)電壓，使用一般的電源電壓。
例如，在從發(fā)送端子510發(fā)送時，確定電阻元件201～204的電阻值與電阻元件250～252和電阻元件283的電阻值之比，使?fàn)顟B(tài)3中的FET101～104的柵-源間電壓為+0.5V左右。由此，可將FET101～104設(shè)定成最佳正向偏置條件。
在本實施例中，將正向偏置電壓設(shè)定為+0.5V，其結(jié)果是，降低了FET的導(dǎo)通電阻，更可謀求降低插入損耗。在從發(fā)送端子511發(fā)送時，也同樣地可謀求降低插入損耗。
再有，關(guān)于接收用FET109～116的偏置，與實施例2相同，在輸入發(fā)送信號時施加5V的偏置電壓，可實現(xiàn)優(yōu)良的失真特性。
這樣，在本實施例中，由于幾乎不使消耗電流增大，就能在發(fā)送時使發(fā)送用FET成為正向偏置，所以可實現(xiàn)低插入損耗且低消耗電流的高頻開關(guān)電路。
再有，電阻元件283～285用于使電荷逃逸是有效的，由此，C點至E點的電位可從發(fā)送時的4.8V被迅速地切換至接收時的2.8V。
在上述實施例中，盡管將基準(zhǔn)電壓輸入到“或”電路中，但也可以省去基準(zhǔn)電壓的輸入。
(實施例5)圖6是表示本發(fā)明實施例5的高頻開關(guān)電路的結(jié)構(gòu)的圖。在圖6中，符號101～116表示構(gòu)成4個開關(guān)電路部的FET。符號201～216表示電阻元件。符號250～261表示電阻元件。符號291～293表示電阻元件。符號409、411、413、414表示構(gòu)成“或”電路的二極管。符號501表示例如與天線連接的輸入輸出端子。符號510表示與第1發(fā)送電路部連接的第1發(fā)送端子。符號511表示與第2發(fā)送電路部連接的第2發(fā)送端子。符號520表示與第1接收電路部連接的第1接收端子。符號521表示與第2接收電路部連接的第2接收端子。符號610表示第1發(fā)送用控制端子。符號611表示第2發(fā)送用控制端子。符號620表示第1接收用控制端子。符號621表示第2接收用控制端子。符號660表示基準(zhǔn)電壓端子。符號807～809表示“或”電路。
如上述圖6那樣構(gòu)成的高頻開關(guān)電路的工作和效果與實施例4相同，但有以下的不同在實施例4中，為了供給基準(zhǔn)電壓，使用了二極管408、410、412；與此不同，在實施例5中，為了供給基準(zhǔn)電壓，使用了電阻元件291、292、293。
利用該結(jié)構(gòu)，可削減從發(fā)送控制端子610、611或基準(zhǔn)電壓端子660經(jīng)電阻元件283～285流到地的電流，可實現(xiàn)低消耗電流的高頻開關(guān)電路。
在上述實施例中，盡管將基準(zhǔn)電壓輸入到“或”電路中，但也可以省去基準(zhǔn)電壓的輸入。
(實施例6)圖7是表示本發(fā)明實施例6的高頻開關(guān)電路的結(jié)構(gòu)的圖。在圖7中，符號101～124表示構(gòu)成6個開關(guān)電路部的FET。符號201～224表示電阻元件。符號250～267表示電阻元件。符號286～289表示電阻元件。符號501表示例如與天線連接的輸入輸出端子。符號510表示與第1發(fā)送電路部連接的第1發(fā)送端子。符號511表示與第2發(fā)送電路部連接的第2發(fā)送端子。符號512表示與第3發(fā)送電路部連接的第3發(fā)送端子。符號520表示與第1接收電路部連接的第1接收端子。符號521表示與第2接收電路部連接的第2接收端子。符號522表示與第3接收電路部連接的第3接收端子。符號610表示第1發(fā)送用控制端子。符號611表示第2發(fā)送用控制端子。符號612表示第3發(fā)送用控制端子。符號620表示第1接收用控制端子。符號621表示第2接收用控制端子。符號622表示第3接收用控制端子。符號660表示基準(zhǔn)電壓端子。符號415～427表示構(gòu)成“或”電路的二極管。符號701表示接地。
圖7的結(jié)構(gòu)的高頻開關(guān)電路的基本的發(fā)送工作和接收工作與實施例4相同，但圖7是也對應(yīng)于配備了3個系統(tǒng)的發(fā)送端子和接收端子的系統(tǒng)的圖。
本實施例的效果與實施例4相同。
在上述實施例中，盡管將基準(zhǔn)電壓輸入到“或”電路中，但也可以省去基準(zhǔn)電壓的輸入。
(實施例7)圖8是表示本發(fā)明實施例7的高頻開關(guān)電路的結(jié)構(gòu)的圖。在圖8中，符號101～116表示構(gòu)成4個開關(guān)電路部的FET。符號150～165表示構(gòu)成4個分路用開關(guān)電路部的FET。符號201～232表示電阻元件。符號250～273表示電阻元件。符號283、284表示電阻元件。符號301～304表示電容器。符號408～411表示構(gòu)成“或”電路的二極管。符號430～432、434～436表示二極管。符號501表示例如與天線連接的輸入輸出端子。符號510表示與第1發(fā)送電路部連接的第1發(fā)送端子。符號511表示與第2發(fā)送電路部連接的第2發(fā)送端子。符號520表示與第1接收電路部連接的第1接收端子。符號521表示與第2接收電路部連接的第2接收端子。符號610表示第1發(fā)送用控制端子。符號611表示第2發(fā)送用控制端子。符號620表示第1接收用控制端子。符號621表示第2接收用控制端子。符號630、631表示分路控制端子。符號640、641表示分路控制端子。符號660表示基準(zhǔn)電壓端子。符號701表示接地。符號814、815表示“或”電路。
在圖8的結(jié)構(gòu)中，對用FET101～104、FET105～108分別構(gòu)成的的開關(guān)電路部，從“或”電路814、815分別供給漏控制電壓。但是，對構(gòu)成除此以外的開關(guān)電路部或分路開關(guān)電路部的FET109～112、FET113～116、FET150～153、FET154～157、FET158～161、FET162～165的漏或源，也可不從“或”電路部供給漏控制電壓，而是經(jīng)二極管435、456、430～432、434供給與柵控制電壓反相的電壓。
特別是，對構(gòu)成開關(guān)電路部的FET109～112、FET113～116，將構(gòu)成分路開關(guān)電路部的FET158～161、FET162～166的柵控制電壓經(jīng)二極管435、436供給漏或源。
對如上述圖8那樣構(gòu)成的高頻開關(guān)電路，以下說明其工作。
圖8的高頻開關(guān)電路的基本的工作與實施例1相同，但其不同點在于在各發(fā)送端子和各接收端子上設(shè)置了稱為分路電路的電路。在本例中，分路電路由各4個串聯(lián)連接的FET150～153、154～157、158～161、162～165構(gòu)成。它們的一端分別與第1發(fā)送端子510、第2發(fā)送端子511、第1接收端子520、第2接收端子521連接，另一端經(jīng)電容器301～304接地。
然后，通過對4個分路電路進行與分別連接在第1發(fā)送端子510、第2發(fā)送端子511、第1接收端子520和第2接收端子521與輸入輸出端子501之間的開關(guān)電路部相反的工作，，可改善對輸入輸出沒有貢獻的的發(fā)送端子或接收端子的隔離。
在將從第1發(fā)送端子510輸入的信號輸出給輸入輸出端子501的情況下，對第1發(fā)送用控制端子610、分路控制端子631、640、641施加5V作為高電平電壓，對第2發(fā)送用控制端子611和第1、第2接收用控制端子620、621、分路控制端子630施加0V作為低電平電壓。
其結(jié)果是，由于FET101～104導(dǎo)通，發(fā)送端子510與輸入輸出端子501以低電阻連接，發(fā)送信號從第1發(fā)送端子510輸出給輸入輸出端子501，由于分路FET154～165變?yōu)閷?dǎo)通，得到了高隔離特性。
作為FET101～104的漏-源偏置，施加相當(dāng)于來自基準(zhǔn)電壓端子660的基準(zhǔn)電壓與來自第2發(fā)送用控制端子611的控制電壓的“或”的電壓。此時，只在從第2發(fā)送端子511發(fā)送的情況下施加4.8V的偏置電壓，在除此以外的情況下施加2.8V的電壓。
另外，對分路用FET150～165的源-漏經(jīng)二極管430～432、434施加與柵電壓反相的電壓，在導(dǎo)通時以較低的插入損耗得到高隔離特性，同時在關(guān)斷時實現(xiàn)了優(yōu)良的失真特性。
同樣，在將從第2發(fā)送端子511輸入的信號輸出給輸入輸出端子501的情況下，對第2發(fā)送用控制端子611、分路控制端子630、640、641施加5V作為高電平電壓，對第1發(fā)送用控制端子610和第1、第2接收用控制端子620、621、分路控制端子631施加0V作為低電平電壓。由于FET105～109導(dǎo)通，發(fā)送端子511與輸入輸出端子501以低電阻連接，發(fā)送信號從第2發(fā)送端子511輸出給輸入輸出端子501，由于FET150～153、158～165變?yōu)閷?dǎo)通，得到了高隔離特性。
作為FET105～109的漏-源偏置，施加相當(dāng)于來自基準(zhǔn)電壓端子660的基準(zhǔn)電壓與來自第1發(fā)送用控制端子610的控制電壓的“或”的電壓。此時，只在從第1發(fā)送端子510發(fā)送的情況下施加4.8V的偏置電壓，在除此以外的情況下施加2.8V的電壓。
另外，在用第1接收端子520接收從輸入輸出端子501輸入的信號的情況下，對第1接收用控制端子620施加高電平電壓5V，對第1、第2發(fā)送用控制端子610、611和第2接收用控制端子621施加低電平電壓0V。由此，由于FET109～112成為導(dǎo)通狀態(tài)而且其它FET成為關(guān)斷狀態(tài)，信號從輸入輸出端子501經(jīng)第1接收端子520而被接收。
二極管430～432、434～436的陰極經(jīng)偏置用的電阻元件256～273與接收用FET109～116、分路用FET150～165的源-漏連接。二極管430～432、434～435的陽極分別與第1發(fā)送控制端子610、第2發(fā)送控制端子611、第1接收控制端子620、第2接收控制端子621和分路控制端子640、641連接。
由此，可削減各FET109～116、150～165成為正向偏置時的正向電流。其理由如下。即，本實施例的電路的消耗電流由FET109至FET116和FET150至FET165的正向電流決定，但由于在正向電流流動的路徑上插入被反向連接的二極管430～432、434～435，所以可控制正向電流。
在本實施例中，發(fā)送用FET101～108的柵-漏間和柵-源間施加的電壓在發(fā)送時為-5V，但在發(fā)送時以外的時間卻降低為-3V。其結(jié)果是，可避免發(fā)送用FET難以導(dǎo)通的現(xiàn)象，同時可減小成為導(dǎo)通的FET的正向電流。
再有，電阻元件283、284用于使電荷逃逸是有效的，由此，對FET101～108的漏-源端子施加的電壓可從發(fā)送時的5V被迅速地切換至接收時的3V。
再有，F(xiàn)ET101～116是柵-源間和柵-漏間對稱的結(jié)構(gòu)，即使變更漏和源的連接，也能得到同一特性。
在上述實施例中，盡管將基準(zhǔn)電壓輸入到“或”電路中，但也可以省去基準(zhǔn)電壓的輸入。
(實施例8)圖9是表示本發(fā)明實施例8的高頻開關(guān)電路的結(jié)構(gòu)的圖。在圖9中，符號101～116表示構(gòu)成4個開關(guān)電路部的FET。符號150～165表示構(gòu)成4個分路用開關(guān)電路部的FET。符號201～216表示電阻元件。符號250～273表示電阻元件。符號294～295表示電阻元件。符號301～304表示電容器。符號409、410表示構(gòu)成“或”電路的二極管。符號430～432、434～436表示二極管。符號501表示例如與天線連接的輸入輸出端子。符號510表示與第1發(fā)送電路部連接的第1發(fā)送端子。符號511表示與第2發(fā)送電路部連接的第2發(fā)送端子。符號520表示與第1接收電路部連接的第1接收端子。符號521表示與第2接收電路部連接的第2接收端子。符號610表示第1發(fā)送用控制端子。符號611表示第2發(fā)送用控制端子。符號620表示第1接收用控制端子。符號621表示第2接收用控制端子。符號660表示基準(zhǔn)電壓端子。符號816、817表示“或”電路。
如上述圖9那樣構(gòu)成的高頻開關(guān)電路的工作和效果與實施例7相同，但其不同點在于在實施例7中，為了供給基準(zhǔn)電壓，使用了二極管408、411；與此相反，在實施例8中，為了供給基準(zhǔn)電壓，使用了電阻元件294、295。
利用該結(jié)構(gòu)，可削減在實施例7中從第1和第2發(fā)送用控制端子610、611及基準(zhǔn)電壓端子660經(jīng)電阻元件283、284流到地的電流，可實現(xiàn)低消耗電流的高頻開關(guān)電路。
上述第7和第8實施例是在第1和第2實施例的電路中添加了分路電路后的實施例，但對于第3至第6實施例而言，與上述同樣地添加分路電路也是可以的，上述分路電路產(chǎn)生的效果與第7、第8實施例相同。
盡管將以上說明了的各實施例的高頻開關(guān)電路集成在半導(dǎo)體襯底上，但作為本發(fā)明的半導(dǎo)體裝置，各自得到與各實施例的高頻開關(guān)電路同樣的效果。
在上述實施例中，盡管將基準(zhǔn)電壓輸入到“或”電路中，但也可以省去基準(zhǔn)電壓的輸入。
再有，在第2至第8實施例中，例如與天線連接的輸入輸出端子501雖然僅設(shè)置了1個，但也可設(shè)置多個。此時，各開關(guān)電路部被設(shè)置在多個輸入輸出端子與1個或多個發(fā)送端子和1個或多個接收端子之間。對于分路電路部也一樣。
在以上所述的實施例中，作為發(fā)送用FET的偏置電壓，僅在發(fā)送時施加高電壓，在除此以外的情況下，均施加低電壓，從而可提供沒有波形變鈍、優(yōu)良的高頻開關(guān)電路和半導(dǎo)體裝置。
權(quán)利要求
1.一種高頻開關(guān)電路，它包括配置在輸入輸出高頻信號的多個輸入輸出端子之間的多個開關(guān)電路部，上述多個開關(guān)電路部的每一個用多個場效應(yīng)晶體管的串聯(lián)連接電路構(gòu)成，通過對上述多個場效應(yīng)晶體管的柵端子施加?xùn)趴刂齐妷?，實現(xiàn)導(dǎo)通狀態(tài)和關(guān)斷狀態(tài)，進而，在上述多個開關(guān)電路部的每一個中，對上述多個場效應(yīng)晶體管的漏端子或源端子施加漏控制電壓，供給與輸入到上述多個開關(guān)電路部的高頻信號的功率值對應(yīng)的電壓，作為上述柵控制電壓和上述漏控制電壓。
2.如權(quán)利要求1所述的高頻開關(guān)電路，使用對上述多個開關(guān)電路部供給的柵控制電壓，作為對上述多個開關(guān)電路部供給的漏控制電壓。
3.如權(quán)利要求1所述的高頻開關(guān)電路，供給對上述多個開關(guān)電路部供給的多個柵控制電壓之中的最高電壓，或者供給成為上述多個柵控制電壓的“或”的電壓，作為對上述多個開關(guān)電路部供給的漏控制電壓。
4.如權(quán)利要求1所述的高頻開關(guān)電路，供給對上述多個開關(guān)電路部供給的柵控制電壓和從外部供給的基準(zhǔn)電壓之中的最高電壓，或者供給成為對上述多個開關(guān)電路部供給的柵控制電壓和從上述外部供給的基準(zhǔn)電壓的“或”的電壓，作為對上述多個開關(guān)電路部供給的漏控制電壓。
5.如權(quán)利要求1所述的高頻開關(guān)電路，上述多個開關(guān)電路部是進行高頻信號的發(fā)送接收的切換的電路，對上述多個開關(guān)電路部供給的漏控制電壓與上述高頻信號的發(fā)送接收同步地供給。
6.一種高頻開關(guān)電路，包括輸入高頻信號的多個發(fā)送端子；輸出高頻信號的多個接收端子；輸入輸出高頻信號的1個或多個輸入輸出端子；以及配置在上述多個發(fā)送端子與上述1個或多個輸入輸出端子之間，和在上述多個接收端子與上述1個或多個輸入輸出端子之間的多個開關(guān)電路部，上述多個開關(guān)電路部的每一個用多個場效應(yīng)晶體管的串聯(lián)連接電路構(gòu)成，通過對上述多個場效應(yīng)晶體管的柵端子施加?xùn)趴刂齐妷?，實現(xiàn)導(dǎo)通狀態(tài)和關(guān)斷狀態(tài)，進而，在上述多個開關(guān)電路部中，對位于上述多個發(fā)送端子之中的第k個(k為1≤k≤n的整數(shù)，n為發(fā)送端子數(shù))發(fā)送端子與上述1個或多個輸入輸出端子中的某一個之間的第k個開關(guān)電路部的漏端子或源端子，施加成為與上述多個發(fā)送端子之中的上述第k個發(fā)送端子以外的發(fā)送端子連結(jié)的多個開關(guān)電路部的柵控制電壓的“或”的電壓，作為漏控制電壓，對與上述多個接收端子連結(jié)的多個開關(guān)電路部的場效應(yīng)晶體管的漏端子或源端子，施加成為與上述多個發(fā)送端子連結(jié)的多個開關(guān)電路部的柵控制電壓的“或”的電壓，作為漏控制電壓。
7.一種高頻開關(guān)電路，包括輸入高頻信號的多個發(fā)送端子；輸出高頻信號的多個接收端子；輸入輸出高頻信號的1個或多個輸入輸出端子；以及配置在上述多個發(fā)送端子與上述1個或多個輸入輸出端子之間，和在上述多個接收端子與上述1個或多個輸入輸出端子之間的多個開關(guān)電路部。上述多個開關(guān)電路部的每一個用多個場效應(yīng)晶體管的串聯(lián)連接電路構(gòu)成，通過對上述多個場效應(yīng)晶體管的柵端子施加?xùn)趴刂齐妷?，實現(xiàn)導(dǎo)通狀態(tài)和關(guān)斷狀態(tài)，進而，在上述多個開關(guān)電路部中，對位于上述多個發(fā)送端子之中的第k個(k為1≤k≤n的整數(shù)，n為發(fā)送端子數(shù))發(fā)送端子與上述1個或多個輸入輸出端子中的某一個之間的第k個開關(guān)電路部的漏端子或源端子，施加成為與上述多個發(fā)送端子之中的上述第k個發(fā)送端子以外的發(fā)送端子連結(jié)的多個開關(guān)電路部的柵控制電壓與成為基準(zhǔn)的電壓的“或”的電壓，作為漏控制電壓，對與上述多個接收端子連結(jié)的多個開關(guān)電路部的場效應(yīng)晶體管的漏端子或源端子，施加成為與上述多個發(fā)送端子連結(jié)的多個開關(guān)電路部的柵控制電壓與成為上述基準(zhǔn)的電壓的“或”的電壓，作為漏控制電壓。
8.如權(quán)利要求1所述的高頻開關(guān)電路，對上述多個開關(guān)電路部之中構(gòu)成未供給漏控制電壓的的開關(guān)電路部的多個場效應(yīng)晶體管的漏或源端子，經(jīng)二極管施加與上述多個場效應(yīng)晶體管的柵控制電壓反相的電壓。
9.如權(quán)利要求6所述的高頻開關(guān)電路，對上述多個開關(guān)電路部之中構(gòu)成未供給漏控制電壓的的開關(guān)電路部的多個場效應(yīng)晶體管的漏或源端子，經(jīng)二極管施加與上述多個場效應(yīng)晶體管的柵控制電壓反相的電壓。
10.如權(quán)利要求7所述的高頻開關(guān)電路，對上述多個開關(guān)電路部之中構(gòu)成未供給漏控制電壓的的開關(guān)電路部的多個場效應(yīng)晶體管的漏或源端子，經(jīng)二極管施加與上述多個場效應(yīng)晶體管的柵控制電壓反相的電壓。
11.如權(quán)利要求1所述的高頻開關(guān)電路，對多個輸入輸出端子的至少一個配備分路用開關(guān)電路部，對上述多個開關(guān)電路部之中構(gòu)成未供給漏控制電壓的的開關(guān)電路部的多個場效應(yīng)晶體管的漏或源端子，經(jīng)二極管施加與上述多個場效應(yīng)晶體管的柵控制電壓反相的電壓，而且使用上述分路用開關(guān)電路部的控制電壓作為與上述多個場效應(yīng)晶體管的柵控制電壓反相的電壓。
12.如權(quán)利要求6所述的高頻開關(guān)電路，對多個發(fā)送端子和多個接收端子配備分路用開關(guān)電路部，對上述多個開關(guān)電路部之中構(gòu)成未供給漏控制電壓的的開關(guān)電路部的多個場效應(yīng)晶體管的漏或源端子，經(jīng)二極管施加與上述多個場效應(yīng)晶體管的柵控制電壓反相的電壓，而且使用上述分路用開關(guān)電路部的控制電壓作為與上述多個場效應(yīng)晶體管的柵控制電壓反相的電壓。
13.如權(quán)利要求7所述的高頻開關(guān)電路，對多個發(fā)送端子和多個接收端子配備分路用開關(guān)電路部，對上述多個開關(guān)電路部之中構(gòu)成未供給漏控制電壓的的開關(guān)電路部的多個場效應(yīng)晶體管的漏或源端子，經(jīng)二極管施加與上述多個場效應(yīng)晶體管的柵控制電壓反相的電壓，而且使用上述分路用開關(guān)電路部的控制電壓作為與上述多個場效應(yīng)晶體管的柵控制電壓反相的電壓。
14.如權(quán)利要求1所述的高頻開關(guān)電路，發(fā)生漏控制電壓的電路用由多個二極管構(gòu)成的“或”電路構(gòu)成。
15.如權(quán)利要求6所述的高頻開關(guān)電路，發(fā)生漏控制電壓的電路用由多個二極管構(gòu)成的“或”電路構(gòu)成。
16.如權(quán)利要求7所述的高頻開關(guān)電路，發(fā)生漏控制電壓的電路用由多個二極管構(gòu)成的“或”電路構(gòu)成。
17.一種半導(dǎo)體裝置，將權(quán)利要求1所述的高頻開關(guān)電路集成在半導(dǎo)體襯底上。
18.一種半導(dǎo)體裝置，將權(quán)利要求6所述的高頻開關(guān)電路集成在半導(dǎo)體襯底上。
19.一種半導(dǎo)體裝置，將權(quán)利要求7所述的高頻開關(guān)電路集成在半導(dǎo)體襯底上。
全文摘要
在輸入輸出高頻信號的多個輸入輸出端子之間設(shè)置由4組FET的串聯(lián)電路構(gòu)成的4個開關(guān)電路部。各開關(guān)電路部通過獨立地分別對4個FET的柵端子施加?xùn)趴刂齐妷?，實現(xiàn)導(dǎo)通狀態(tài)和關(guān)斷狀態(tài)。進而，在各開關(guān)電路部中，對FET的漏端子或源端子獨立地施加漏控制電壓，供給與輸入到各開關(guān)電路部的高頻信號的功率值對應(yīng)的電壓，作為柵控制電壓和漏控制電壓。
文檔編號H03K17/693GK1574630SQ20041004903
公開日2005年2月2日 申請日期2004年6月11日 優(yōu)先權(quán)日2003年6月13日
發(fā)明者中塚忠良, 諏訪敦, 多良勝司 申請人:松下電器產(chǎn)業(yè)株式會社