專利名稱：數(shù)模轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)模轉(zhuǎn)換器，尤其是涉及一種減小該數(shù)模轉(zhuǎn)換器所用參考電源的信號(hào)相關(guān)負(fù)荷(Signal Dependent Loading)的技術(shù)。
背景技術(shù)：
目前，基于將信號(hào)從Δ-∑數(shù)字形式轉(zhuǎn)換為模擬波形的數(shù)模轉(zhuǎn)換是一種常用的技術(shù)。在一個(gè)簡(jiǎn)單的Δ-∑數(shù)模轉(zhuǎn)換器內(nèi)，產(chǎn)生一系列脈沖密度取決于待轉(zhuǎn)換數(shù)字值的脈沖并對(duì)其低通濾波。該技術(shù)流行于許多需要幾個(gè)高品質(zhì)低頻(音頻)信道的大音量電器領(lǐng)域，如數(shù)字音響。此處的高品質(zhì)意味著-100dB的總諧波失真(Total Harmonic Distortion，THD)和100dB的信噪比(Signal to Noise，SNR)。然而，在所述大音量市場(chǎng)，制造成本也非常重要。
通常，數(shù)模轉(zhuǎn)換器需要正負(fù)參考電壓來(lái)界定輸出信號(hào)的幅度。數(shù)模轉(zhuǎn)換器從這些參考電壓端口汲取電流，所述電流通常與信號(hào)相關(guān)。
這些參考電壓通常由輸出阻抗較小但不為零的電源產(chǎn)生，如具有退耦電容的電源或緩沖器。所述電源具有有限的等效串聯(lián)阻抗(EquivalentSeries Resistance，ESR)，并且由于電阻性的PCB漏電、組件引線的電阻以及接合線電阻等效應(yīng)，在電源、退耦裝置及設(shè)備之間存在附加電阻。
結(jié)果就是，任何由DAC從參考電源汲取的信號(hào)相關(guān)電流都會(huì)在實(shí)際施加于DAC的參考電壓上產(chǎn)生信號(hào)相關(guān)電壓波紋。因?yàn)镈AC輸出信號(hào)與參考電壓成比例，理想的數(shù)模轉(zhuǎn)換器輸出將會(huì)放大這個(gè)波形。其后的輸出信號(hào)調(diào)制顯然會(huì)出現(xiàn)信號(hào)失真，例如產(chǎn)生具正弦波信號(hào)的諧波失真分量。
而且，在立體聲或多聲道系統(tǒng)中為每一個(gè)聲道提供具有獨(dú)立參考電源、或甚至分離的退耦裝置、PCB跡線(PCB trace)或集成電路管腳的數(shù)模轉(zhuǎn)換器通常是不經(jīng)濟(jì)的。這些狀態(tài)下，由一個(gè)聲道的DAC產(chǎn)生的參考波形可以出現(xiàn)在其他DAC的參考電壓中，調(diào)制其他DAC及其自身的輸出。
這里描述的本發(fā)明是致力于減小或消除信號(hào)相關(guān)參考電流的數(shù)模轉(zhuǎn)換電路。對(duì)于給定的電源阻抗，參考電流基本上獨(dú)立于輸出信號(hào)的數(shù)模轉(zhuǎn)換器設(shè)計(jì)應(yīng)該可以實(shí)現(xiàn)更低失真?；蛘?，對(duì)于給定的可接受的性能，數(shù)模轉(zhuǎn)換器應(yīng)該與電源阻抗更相容，因此允許設(shè)計(jì)工程師通過(guò)選擇更少的或更便宜的、低品質(zhì)的外部元件來(lái)降低成本。
許多Δ-∑數(shù)模轉(zhuǎn)換器使用開(kāi)關(guān)電容技術(shù)。圖1a示出一個(gè)適合使用于Δ-∑DAC系統(tǒng)的簡(jiǎn)單開(kāi)關(guān)電容DAC的例子。
運(yùn)算放大器102具有一個(gè)連接于恒定電壓Vmid118(通常為接地電壓)的非變化輸入端；運(yùn)算放大器102具有一個(gè)提供輸出電壓Vout的輸出端120，有一個(gè)反饋電容Cf104連接于所述運(yùn)算放大器的輸出端和變化輸入端。第二電容C2 106通過(guò)開(kāi)關(guān)108和110可切換地連通反饋電容104。開(kāi)關(guān)108允許電容106的一個(gè)極板連接到Cf104或者正參考電壓VP112或者負(fù)參考電壓VN114。開(kāi)關(guān)110允許電容106的另一極板連接到反饋電容104或者第二恒定電壓Vmid2116。
工作時(shí)，開(kāi)關(guān)108和110分別由兩相位、優(yōu)選地非交迭的時(shí)鐘脈沖進(jìn)行控制，所述時(shí)鐘脈沖由時(shí)鐘產(chǎn)生器(圖1未示)提供。如圖1b所示，每一時(shí)鐘信號(hào)包括充電相位Phi1和放電相位Phi2，在充電相位中，開(kāi)關(guān)110連接到Vmid2，開(kāi)關(guān)108連接到VP或者VN，對(duì)電容C2 106進(jìn)行充電；在放電相位中，開(kāi)關(guān)110連接到Cf，開(kāi)關(guān)108連接到Cf，此時(shí)，電容C2 106的電荷被分享或釋放到反饋電容Cf104。時(shí)序可以由圖1c的表格便利地表現(xiàn)出來(lái)，并且被復(fù)制為下面的表1a。

表1a圖1a所示電路的開(kāi)關(guān)位置與時(shí)鐘相位的對(duì)比以后，后續(xù)電路的時(shí)序?qū)凑毡?a的形式進(jìn)行表述，這些代表相應(yīng)的、優(yōu)選地非交迭開(kāi)關(guān)控制時(shí)鐘信號(hào)。
圖1d示出圖1a所示電路的時(shí)鐘產(chǎn)生電路150的一個(gè)實(shí)例。輸入數(shù)據(jù)信號(hào)是DIN。外部時(shí)鐘CKIN產(chǎn)生非交迭時(shí)鐘CK1和CK2。CK1代表時(shí)鐘相位Phi1的ON，CK2代表時(shí)鐘相位Phi2的ON。CK2因此用于在相位Phi2時(shí)驅(qū)動(dòng)開(kāi)關(guān)108和110的極點(diǎn)連接到Cf，CK1用于在相位Phi1時(shí)驅(qū)動(dòng)開(kāi)關(guān)110的極點(diǎn)連接到Vmid2。在相位Phi1中，為了驅(qū)動(dòng)開(kāi)關(guān)108的剩余極點(diǎn)當(dāng)DIN為高時(shí)連接VP當(dāng)DIN為低時(shí)連接VN，由與門152a和152b產(chǎn)生時(shí)鐘脈沖CK1A和CK1B。這些時(shí)鐘的運(yùn)作簡(jiǎn)要地記載在表1a的擴(kuò)展表1b中，其中在右欄中的時(shí)鐘脈沖對(duì)應(yīng)于中間兩欄所示的連接。
表1b


圖1e示出了圖1d所示電路的時(shí)序圖，特別是CKIN 160、DIN162(11001….)、CK1 164、CK2 166、CK1A 168a和CK1B 168b的時(shí)序圖；注意時(shí)鐘脈沖CK1，CK2，和CK1A，CK1B的下沿根據(jù)DIN交替。
更詳細(xì)的說(shuō)，在充電相位Phi1，電容C2被充電，Vmid2(通常與Vmid的電壓相等)通過(guò)開(kāi)關(guān)110施加到C2的一端；VP或VN通過(guò)開(kāi)關(guān)108施加到C2的另一端。通常VP112和VN114相對(duì)于Vmid118的電壓分別是+3V和-3V。在任何特定周期選擇VP112或VN114通過(guò)在充電相位Phi1施加到開(kāi)關(guān)108的數(shù)字Δ-∑信號(hào)決定。在放電相位Phi2，C2與VP、VN和Vmid2斷開(kāi)連接，通過(guò)開(kāi)關(guān)110和108與運(yùn)算放大器反饋電容Cf104并聯(lián)。
通常C2 106遠(yuǎn)小于運(yùn)算放大器反饋電容Cf104。C2的左側(cè)在電壓Vmid118(因?yàn)檫\(yùn)算放大器102的變化端是虛地，實(shí)質(zhì)上與非變化端的電壓相等)和Vmid2之間切換。為了簡(jiǎn)化，假定Vmid2＝Vmid。那么，如果是VP而不是VN在Phi1的多個(gè)連續(xù)的時(shí)鐘周期施加到C2的另一端，則輸出Vout120將趨于等于VP112，從而得到每個(gè)周期C2 106的左側(cè)和右側(cè)在等電壓之間切換的穩(wěn)定態(tài)。同樣，如果每個(gè)周期施加VN114，輸出Vout120將趨于等于VN114。如果VP和VN均施加一半時(shí)間，輸出120將是VP和VN的平均值。通常，當(dāng)VP∶VN占空比為m∶(1-m)，穩(wěn)定態(tài)輸出是Vout＝m*VP+(1-m)*VN(公式1)例如，如果m＝0.9，則Vout＝0.9VP+0.1VN。此時(shí)，“占空比”應(yīng)該理解為連接到VP和VN的次數(shù)的分?jǐn)?shù)、比例或比率，如在時(shí)鐘周期測(cè)量。
通常，m對(duì)應(yīng)于輸入音頻信號(hào)的變化值而隨時(shí)間變化，但是時(shí)鐘頻率通常遠(yuǎn)高于典型的音頻頻率，因此在討論運(yùn)作時(shí)假定m在多個(gè)周期恒定是較好的近似。
占空比m由數(shù)字Δ-∑信號(hào)控制，用于交替連接C2到VP或VN以提供需要的輸出電壓120。輸出電壓120將根據(jù)占空比從VP到VN發(fā)生變化。因此，事實(shí)上，DAC電路可以看成具有從電壓(112和114)施加到開(kāi)關(guān)電容到大體由(Vout，max-Vout，min)/(VP-VN)限定的輸出102的增益。
本領(lǐng)域的技術(shù)人員能夠理解，電路100的增益可以調(diào)整，例如，通過(guò)連接一個(gè)分壓器到輸出120并且從所述分壓器的支點(diǎn)為電容Cf104提供電壓，例如增益為2。然而，通常電路具有相對(duì)低的增益，如小于10或者更普遍小于3。這些討論適用于稍后描述的DAC電路。
發(fā)明人的以前的專利US6573850提到現(xiàn)有的DAC電路存在與參考電壓源VP112和VN114的信號(hào)相關(guān)負(fù)荷有關(guān)的問(wèn)題。這些問(wèn)題產(chǎn)生的原因和US6573850提出的解決方案將在下面討論。
其它背景技術(shù)(同樣為US6573850所引用)可以參見(jiàn)US5,790,064(一種開(kāi)關(guān)電容積分器，其并非基于電荷分享的原理，而是釋放電荷到運(yùn)算放大器的輸入端，該輸入端反過(guò)來(lái)驅(qū)動(dòng)積分電容)、US5,703,589和FR2,666,708(另外種類的開(kāi)關(guān)電容積分器)，均用于模數(shù)轉(zhuǎn)換器電路而非適用于高品質(zhì)數(shù)模轉(zhuǎn)換器；US4,896,156、US4,994,805、EP 0 450 951(和US5,148,167)、US6,081,218、US6,337,647、EP 1 130 784和“A 120dBMulti-bit SC Audio DAC with Second Order Noise Shaping”，J Rhode，Xue-Mei Gong等著，344-5頁(yè)，IEEE Solid State Circuit ConferenceProcs.(ISSCC)2000)。
圖1所示DAC電路中信號(hào)相關(guān)參考電源負(fù)荷產(chǎn)生的方式，可以通過(guò)考慮多個(gè)周期中平均從VP到VN的取電的電荷加以揭示。對(duì)于上述m∶(1-m)的占空比，為了簡(jiǎn)化假定C2＜＜Cf，則Vout上的周期之間的波形較小，對(duì)于VP來(lái)說(shuō)m*(VP-Vout)*C2＝m*(VP-(m*VP-(1-m)*VN))*C2＝m*(1-m)*(VP-VN)*C2其與m拋物線相關(guān)，當(dāng)m＝0和m＝1時(shí)為零；當(dāng)m＝0.5時(shí)具有最大值0.25*(VP-VN)*C2。VN的負(fù)荷具有相似的關(guān)系。
圖2示出基于圖1所示電路的具有差分輸出電壓120a、b的數(shù)模轉(zhuǎn)換器200。由圖2可知，差分DAC 200包括兩個(gè)相似但互為鏡象的電路100a、100b，均對(duì)應(yīng)于DAC 100。正的差分信號(hào)處理電路部分100a產(chǎn)生正的輸出Vout+120a，負(fù)的差分信號(hào)處理電路部分100b產(chǎn)生負(fù)的輸出Vout-120b。同時(shí)，正的電路部分100a耦合到第一參考電壓VP+112a和VN+114a，負(fù)的電路部分100b耦合到第二參考電壓VP-112b和VN-114b。
優(yōu)選地，VP+112a和VP-112b由共同的正參考電源提供；VN+114a和VN-114b由共同的負(fù)參考電源提供。因此優(yōu)選地，VP+和VP-具有相同的值，VN+和VN-具有相同的值。C2+106a切換到參考電壓VP+112a或VN+114a，C2-106b切換到參考電l壓VP-112b或VN-114b。電壓Vmid2+116a和Vmid2-116b優(yōu)選具有相同值，優(yōu)選為Vmid118的值，通常為接地電壓。優(yōu)選地，反饋電容104a、b和開(kāi)關(guān)電容106a、b具有相同值，并且運(yùn)算放大器102a和102b相匹配。運(yùn)算放大器102a、b可包括單一差分輸入、差分輸出運(yùn)算放大器。同樣的評(píng)注應(yīng)用于后述的差分DAC電路。
圖2所示DAC的時(shí)序如表2所示。
表2圖2所示差分電路的開(kāi)關(guān)位置及時(shí)鐘相位

再次參考圖2，工作時(shí)，無(wú)論何時(shí)VP+被選擇為C2+充電，則VN-被選擇為C2-充電。因此，從公式(1)，可以得到Vout-＝m*VN-+(1-m)*VP-(公式2)例如，當(dāng)m＝0.9，則Vout-＝0.9VN-+0.1VP-；當(dāng)m＝0.5，則Vout+＝Vout-＝(VP+VN)/2。隨著m改變，Vout+和Vout-以相同的幅值不同的極性在共模(m＝0.5)電壓附近擺動(dòng)。
從VP+得到的平均電荷是m*(VP+-Vout+)*C2+＝m*(VP+-(m*VP+(1-m)*VN))*C2＝m*(1-m)*(VP+-VN+)*C2+從VP-的得到的平均電荷是(1-m)*(VP--Vout-)*C2-＝(1-m)*(VP--m*VP--(1-m)*VP-)*C2-＝m*(1-m)*(VP--VN-)*C2-因此，從VP(即VP+和VP-)獲得的總的電荷平均是2*m*(1-m)*(VP-VN)*C2(其中，VP+＝VP-＝VP；C2+＝C2-＝C2)。僅僅是將單側(cè)執(zhí)行的充電翻倍，這可以從電路的對(duì)稱進(jìn)行推測(cè)。函數(shù)也是類拋物線的，具有最小值零(當(dāng)m＝0或1)和最大值0.5*(VP-VN)*C2。
舉個(gè)例子，設(shè)定VP＝+3V，VN＝-3V以及C2＝10pF。假設(shè)電路時(shí)鐘為10MHz，將產(chǎn)生從零到0.5*(+3V-(-3V))*10pF*10MHz＝300μA的電流，該電流根據(jù)輸出信號(hào)Vout的低頻從VP和VN汲取。如果VP和VN的電源的等效阻抗是1ohm，則會(huì)對(duì)(VP-VN)給出0.6mVpk-pk的調(diào)制，即(VP-VN)的0.1％。這會(huì)以相同的量調(diào)制輸出信號(hào)(如同放大DAC)，并且在系統(tǒng)中產(chǎn)生-100dB(0.001％)的THD。
圖3示出多位差分開(kāi)關(guān)電容DAC 300，其是對(duì)圖2所示電路的普通擴(kuò)展。其中，用多個(gè)獨(dú)立的開(kāi)關(guān)電容來(lái)取代電容C2+(和C2-)。雖然圖3中對(duì)于每個(gè)電路106aa、bb僅示出兩個(gè)增加的電容(為了簡(jiǎn)化)和四個(gè)相應(yīng)的開(kāi)關(guān)108aa、bb和110aa、bb，實(shí)際上對(duì)于每個(gè)差分信號(hào)處理電路部分可以提供多個(gè)增加的電容和開(kāi)關(guān)。該電路的時(shí)序在表3中給出。
表3圖3所示差分電路的開(kāi)關(guān)位置及時(shí)鐘相位


實(shí)際上，圖3的開(kāi)關(guān)電容C2可以被電容陣列取代。陣列中的每個(gè)電容可以是或不是二進(jìn)制加權(quán)(binary weighted)的。在陣列中LSB電容是二進(jìn)制加權(quán)的，但MSB電容是等權(quán)重的，以隨機(jī)方式使用以減小不匹配的效應(yīng)。取得必須的多位Δ-∑信號(hào)控制波形來(lái)限定陣列中的各電容周期性地連接到VP或VN的方法對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)是公知的，如“Dealta-sigma data converters-theory design and simulation”(Steven R Norsworthy，Richard Schreier，Gabor C Temesb編輯，IEEEPress，New York 1997，ISBN 0-7803-1045-4)所記載的，在此引為參考。該電路的分析對(duì)于信號(hào)的參考負(fù)荷給出相似的變化。
因此，需要電荷分享、開(kāi)關(guān)電容DAC電路，其參考電源信號(hào)負(fù)荷的信號(hào)相關(guān)度得以減小。
US6,573,850的電路通過(guò)在把開(kāi)關(guān)電容連接到參考電壓之前將該電容連接到基本上信號(hào)無(wú)關(guān)的參考電壓的方法來(lái)滿足前述需要。把開(kāi)關(guān)電容連接到參考電壓之一前把該電容連接到基本上信號(hào)無(wú)關(guān)的參考電壓的方法，允許信號(hào)相關(guān)電荷在開(kāi)關(guān)電容重新充電之前從該電容流出或流入該電容。換句話說(shuō)，開(kāi)關(guān)電容上的電荷在該電容連接到參考電壓前可以被處理成基本上與信號(hào)無(wú)關(guān)或者被處理成預(yù)定狀態(tài)，因此這些參考電壓存在很少信號(hào)相關(guān)負(fù)荷或不存在信號(hào)相關(guān)負(fù)荷。然而，US6573850的電路需要產(chǎn)生并分配附加的時(shí)鐘相位，通常也需要產(chǎn)生合適的信號(hào)無(wú)關(guān)參考電壓。
高品質(zhì)的開(kāi)關(guān)電容音頻DAC進(jìn)一步具有兩個(gè)問(wèn)題。第一個(gè)問(wèn)題是通常用于進(jìn)行運(yùn)算放大的MOS設(shè)備中的閃爍噪聲(flicker noise，有時(shí)叫1/f噪聲)；第二個(gè)問(wèn)題是由于共同電源阻抗、不良的音頻電源退耦(pooraudio-frequency supply decoupling)和有限的運(yùn)算放大器電源抑制等三者結(jié)合而產(chǎn)生的放大器之間的串繞。
閃爍噪聲與設(shè)備使用的面積近似于成反比，因此要減小6dB的閃爍噪聲，需要具有4倍面積的輸入設(shè)備。對(duì)于100dB或更高(120dB正成為高品質(zhì)系統(tǒng)的目標(biāo))的SNR，要取得低于1kHz的閃爍噪聲轉(zhuǎn)角頻率已經(jīng)是不實(shí)際的，即使在芯片面積和成本方面作出很大的犧牲也是如此。
工作電源的負(fù)荷調(diào)節(jié)帶寬通常不足以在高的音頻頻率防止毫伏級(jí)的波形，特別是在這些電源正供應(yīng)高壓輸出來(lái)驅(qū)動(dòng)揚(yáng)聲器或耳機(jī)時(shí)。通常DAC的幾個(gè)信道(如6個(gè))位于同一硅芯片上，但是沒(méi)有額外的供應(yīng)管腳，因此沒(méi)有幾o(hù)hm的共同電源阻抗，難以分配電源到所有的放大器(包括電源輸出階段)。各信道相應(yīng)產(chǎn)生的本地電壓調(diào)制結(jié)合運(yùn)算放大器有限的電源抑制將減小高音頻頻率，從而對(duì)于100dB的目標(biāo)來(lái)說(shuō)將成為信道之間的串繞的主要來(lái)源。
運(yùn)算放大器閃爍噪聲和運(yùn)算放大器電源抑制(或者沒(méi)有電源抑制)可以被模擬為所述運(yùn)算放大器的輸入偏壓的調(diào)制。一種減輕這些效應(yīng)的現(xiàn)有技術(shù)是“倒換(chopper)”技術(shù)。圖4給出應(yīng)用該技術(shù)的簡(jiǎn)單DAC電路400。表4給出圖4所示DAC的時(shí)序。
表4圖4所示差分DAC電路的開(kāi)關(guān)位置及時(shí)鐘相位


在圖4所示差分電路中，兩個(gè)運(yùn)算放大器的偏置的差別被模擬為第一運(yùn)算放大器102a的有效偏置Voff。在一個(gè)時(shí)鐘周期內(nèi)，運(yùn)算放大器102a連接到一個(gè)反饋電容，有效偏置Voff將影響到輸出Vout+。在下一個(gè)時(shí)鐘周期內(nèi)，運(yùn)算放大器102a連接到電容網(wǎng)絡(luò)的對(duì)稱的一半，對(duì)負(fù)的輸出Vout-具有同樣的影響。運(yùn)算放大器的低頻偏置因此將作為共模平均信號(hào)Voff/2出現(xiàn)在輸出，同時(shí)作為頻率fs/2的+/-Voff/2調(diào)制出現(xiàn)在差分輸出，其中，fs是輸入信號(hào)的采樣頻率(如充電-放電周期頻率)，但是沒(méi)有相應(yīng)的低頻差分信號(hào)。在具體實(shí)施例中，通過(guò)隨后的后置濾波器將高頻信號(hào)過(guò)濾，所述濾波器優(yōu)選用于各種場(chǎng)合以衰減超聲波高頻Δ-∑噪聲成分。
US6573850的差分DAC電路的目的是提供基于時(shí)鐘周期的大體恒定的負(fù)荷，例如每個(gè)時(shí)鐘周期在VP上提供恒定電荷負(fù)荷。我們將基于不同但相關(guān)的原理討論另一方案僅僅就多個(gè)時(shí)鐘周期平均來(lái)說(shuō)，提供大體恒定的電荷負(fù)荷。但是這是有用的，因?yàn)闀r(shí)鐘頻率遠(yuǎn)高于信號(hào)頻率，因此任何在一半時(shí)鐘頻率上的假象可以輕易被后置過(guò)濾掉。任何情況下，因?yàn)閂P和VN在時(shí)鐘頻率電流的尖峰信號(hào)，后置濾波通常是需要的。

發(fā)明內(nèi)容
因此，本發(fā)明用以解決技術(shù)問(wèn)題的技術(shù)方案是提供一種差分開(kāi)關(guān)電容數(shù)模轉(zhuǎn)換電路，其包括第一和第二差分信號(hào)電路部分，分別用于提供相對(duì)于參考值為正和負(fù)的信號(hào)輸出；具有至少一個(gè)第一參考電壓輸入和至少一個(gè)第二參考電壓輸入，分別用于接收相對(duì)于參考電平為正和負(fù)的參考電壓。所述第一和第二電路部分每一個(gè)均包括一個(gè)帶有一個(gè)反饋電容的放大器、一個(gè)第二電容以及一個(gè)開(kāi)關(guān)，所述開(kāi)關(guān)用于切換所述第二電容耦合到一個(gè)選定的參考電壓輸入或所述反饋電容，分別用來(lái)為所述第二電容充電或與所述反饋電容分享電荷，其中，所述第一電路部分的所述開(kāi)關(guān)進(jìn)一步可以連接所述第一電路部分的所述第二電容，與所述第二電路部分的所述反饋電容分享電荷，并且，所述第二電路部分的所述開(kāi)關(guān)進(jìn)一步可以連接所述第二電路部分的所述第二電容，與所述第一電路部分的所述反饋電容分享電荷。
連接各(正)電路部分的所述第二電容來(lái)與每個(gè)電路部分的反饋電容分享電荷，使得所述第二電容實(shí)際上可以交替預(yù)充電到正或負(fù)(信號(hào)相關(guān))，平均來(lái)說(shuō)，提供正或負(fù)參考電壓的參考電源的信號(hào)相關(guān)負(fù)荷減輕了，所述參考電源為第二電容充電。特別是，在具體實(shí)施例中，每個(gè)第二電容交替地連接到電路的正或負(fù)信號(hào)相關(guān)節(jié)點(diǎn)(等效于與所述正或負(fù)的電路部分分享電荷)。尤其是，每個(gè)第二電容當(dāng)被充電到正參考電壓或負(fù)參考電壓時(shí)(先充電到正參考電壓，后充電到負(fù)參考電壓)，交替地連接到正或負(fù)反饋電容(信號(hào))節(jié)點(diǎn)。將每個(gè)第二電容充電到正參考電壓(兩個(gè)充電-放電周期)和負(fù)參考電壓(兩個(gè)充電-放電周期)，電容以這樣的方式被充電(正或負(fù))，使得電荷可以釋放到正或負(fù)信號(hào)節(jié)點(diǎn)(反饋電容)，從而實(shí)現(xiàn)上述正/負(fù)預(yù)充電。在具體實(shí)施例中，形成一個(gè)八相位的充電-放電時(shí)序，包括四個(gè)連續(xù)的充電-放電周期，在第一對(duì)充電-放電所述周期第二(開(kāi)關(guān))電容被連接到正信號(hào)節(jié)點(diǎn)，在第二對(duì)充電-放電周期所述第二(開(kāi)關(guān))電容被連接到負(fù)信號(hào)節(jié)點(diǎn)。
本發(fā)明進(jìn)一步提供一種差分開(kāi)關(guān)電容電路，其包括基于正和負(fù)參考電壓分別提供正和負(fù)差分信號(hào)輸出的正和負(fù)電路部分，每個(gè)所述正和負(fù)電路部分均包括一個(gè)帶一個(gè)反饋電容的運(yùn)算放大器和至少一個(gè)開(kāi)關(guān)電容，所述開(kāi)關(guān)電容可以連接所述正和負(fù)參考電壓之一以存儲(chǔ)電荷，并可以連接所述正和負(fù)信號(hào)節(jié)點(diǎn)之一以將前述存儲(chǔ)的電荷釋放給所述反饋電容，其中，所述正和負(fù)電路部分的開(kāi)關(guān)電容根據(jù)一八相位時(shí)序被切換，所述時(shí)序包括四個(gè)連續(xù)的充電-放電周期，其中，在第一對(duì)充電-放電周期中所述第二(開(kāi)關(guān))電容被連接到正信號(hào)節(jié)點(diǎn)，在第二對(duì)充電-放電周期中所述第二(開(kāi)關(guān))電容被連接到負(fù)信號(hào)節(jié)點(diǎn)。
較佳實(shí)施例中，第一和第二(正和負(fù))電路部分在交替的充電-放電周期中倒換放大器，優(yōu)選在每個(gè)第二充電-放電周期倒換。本實(shí)施例具有附加優(yōu)點(diǎn)首先，減小輸出信號(hào)對(duì)放大器閃爍噪聲的敏感度，允許采用較小的設(shè)備，采用節(jié)省面積的芯片；其次，提高對(duì)音頻頻率電源波形的抑制，可能減小DAC之間的串繞，特別是當(dāng)在一個(gè)芯片上分享電壓時(shí)，或者對(duì)于給定的性能允許放寬音頻頻率退耦的要求，從而可能減小外部元件的成本。
較佳實(shí)施例中，進(jìn)一步包括開(kāi)關(guān)控制器或時(shí)鐘產(chǎn)生器，用于控制所述第一和第二電路部分的第二(開(kāi)關(guān))電容的切換，特別是響應(yīng)DAC的數(shù)字輸入。
在實(shí)施例中，通過(guò)采用多個(gè)電容或陣列的電容取代每個(gè)上述第二(開(kāi)關(guān))電容，以及提供相應(yīng)的切換來(lái)允許所述陣列中的各電容能連接到所述第一和第二(正和負(fù))電路部分的一個(gè)選定的反饋電容，DAC可以是多位DAC。
本發(fā)明還提供一種運(yùn)用差分?jǐn)?shù)模轉(zhuǎn)換電路的方法，用于減小與DAC電路配合的參考電源的信號(hào)相關(guān)負(fù)荷，所述DAC電路包括正和負(fù)信號(hào)處理設(shè)備，各設(shè)備均具有一個(gè)耦合到正和負(fù)信號(hào)節(jié)點(diǎn)的反饋電容和一個(gè)第二電容，所述第二電容可切換耦合到參考電源以充電，或切換耦合到信號(hào)節(jié)點(diǎn)以釋放電荷到反饋電容的第二電容，該方法重復(fù)包括耦合第二電容到參考電源以充電；交替耦合第二電容到正和負(fù)信號(hào)節(jié)點(diǎn)之一以釋放存儲(chǔ)的電荷到反饋電容；使得就多個(gè)充電-放電周期的平均來(lái)說(shuō)，DAC電路的參考電源的信號(hào)相關(guān)負(fù)荷大體上恒定。
優(yōu)選地，每個(gè)第二電容耦合到所述正和負(fù)信號(hào)節(jié)點(diǎn)中的兩個(gè)周期，然后再耦合到所述正和負(fù)信號(hào)節(jié)點(diǎn)中的另兩個(gè)周期；在所述兩個(gè)周期的每個(gè)周期中，電容被充電到相同(正或負(fù))參考電壓(優(yōu)選每?jī)蓚€(gè)充電-放電周期參考電壓交替)。


將參考附圖以僅作為實(shí)例的方式對(duì)本發(fā)明的這些方面以及其他方面作進(jìn)一步描述，在所述附圖中圖1a至圖1e分別示出一種現(xiàn)有技術(shù)的差分開(kāi)關(guān)電容DAC、凸1所示DAC的時(shí)序、該時(shí)序的列表表現(xiàn)形式、該時(shí)序的時(shí)鐘產(chǎn)生電路和該時(shí)鐘產(chǎn)生電路的時(shí)序圖；圖2是另一種現(xiàn)有技術(shù)的差分開(kāi)關(guān)電容DAC的示意圖；圖3是又一種現(xiàn)有技術(shù)的多位差分開(kāi)關(guān)電容DAC的示意圖；圖4是一種現(xiàn)有技術(shù)的包括具倒換開(kāi)關(guān)的運(yùn)算放大器的差分開(kāi)關(guān)電容DAC的示意圖；圖5a至圖5c分別示出本發(fā)明實(shí)施例的具有開(kāi)關(guān)電容的倒換連接以減小信號(hào)相關(guān)參考電源負(fù)荷的模數(shù)轉(zhuǎn)換器DAC、該DAC的八相位時(shí)鐘產(chǎn)生器、該時(shí)鐘產(chǎn)生器的時(shí)序圖；圖6示出一種通過(guò)簡(jiǎn)化的開(kāi)關(guān)電容的倒換連接來(lái)減小信號(hào)相關(guān)參考負(fù)荷的模數(shù)轉(zhuǎn)換器；圖7示出一種具有運(yùn)算放大器和開(kāi)關(guān)電容的倒換連接的模數(shù)轉(zhuǎn)換器；圖8示出圖7所示電路的多位擴(kuò)展。
具體實(shí)施例方式
圖5a示出一種包括閘刀開(kāi)關(guān)501a、501b、502a、502b以減小信號(hào)相關(guān)參考負(fù)荷的差分DAC電路500。圖5所示的DAC電路是圖2所示電路的改進(jìn)(以類似的標(biāo)號(hào)代表類似的元件)，且所述DAC電路包括一對(duì)DAC電路500a、500b以提供差分輸出502a、502b。
電容106a依然通過(guò)開(kāi)關(guān)110a和108a被充電到VP或VN。然而，其并不是直接通過(guò)開(kāi)關(guān)110a和108a放電到電容104a；而是根據(jù)附加系列開(kāi)關(guān)501a、502a的極性，通過(guò)附加的連接503、505和504、506放電到電容104a或104b。對(duì)于電容106b也存在相似的安排。開(kāi)關(guān)501a、501b、502a、502b可以被切換使每個(gè)周期如表5a所示四相位時(shí)序交替或如表5c所示八相位時(shí)序交替。其他可能的時(shí)序稍后討論。通過(guò)交替放電到電容106a或106b，也就是放電到信號(hào)電壓相等或相反的節(jié)點(diǎn)，其目的是消除取自參考電壓VP和VN的時(shí)間平均電荷中的信號(hào)相關(guān)項(xiàng)。
下表5a示出圖5a所示DAC 500的四相位時(shí)序。
表5a圖5a所示DAC電路的四相位時(shí)鐘方案的開(kāi)關(guān)位置及時(shí)鐘相位


該時(shí)序由時(shí)鐘產(chǎn)生器508實(shí)現(xiàn)，響應(yīng)數(shù)字信號(hào)輸入510，時(shí)鐘產(chǎn)生器也按照傳統(tǒng)方式實(shí)現(xiàn)Δ-∑數(shù)字信號(hào)處理。在后續(xù)的DAC電路中，為了簡(jiǎn)化起見(jiàn)，不再示出時(shí)鐘產(chǎn)生器。該DAC電路以及后述的DAC電路的開(kāi)關(guān)可以包括由時(shí)鐘產(chǎn)生器508控制的TFT(或MOSFET)開(kāi)關(guān)。附加的低通濾波(圖未示)可以在輸出520a、520b提供，開(kāi)始到慢慢出現(xiàn)，如僅僅在音頻帶寬(0.1dB，20kHz)上以最大化衰減超聲波Δ-∑噪聲，并因此在fs/4(通常為3MHz)處提供足夠的衰減(40dB)。
接下來(lái)分析表5a所示的時(shí)序(結(jié)合表5b有助于理解)。假定Cf+104a以時(shí)鐘周期的一部分m來(lái)從VP接收電荷正的增加，以剩下的部分(1-m)從VN接收電荷負(fù)的增加。Cf-104b以時(shí)鐘周期的部分(1-m)來(lái)從VP接收電荷正的增加，以剩下的部分m從VN接收電荷負(fù)的增加，則Vout+＝m*VP+(1-m)*VN，Vout-＝(1-m)*VP+m*VN。
在C2+事先被從Cf-(進(jìn)而從Vout-)斷開(kāi)連接的那些(充電)周期，也就是Phi1；C2+在下一(放電)相位Phi2連接到Cf+，因此該周期的部分(m)其被充電至VP，得到電荷C2+*(VP-Vout-)，該周期的部分(1-m)被充電到VN，得到電荷C2+*(VN-Vout-)。在C2+事先被從Cf+(進(jìn)而從Vout+)斷開(kāi)連接的某些(充電)周期，也就是Phi3；在下一(放電)相位Phi4C2+連接到Cf+，因此在該周期的部分(1-m)中被充電至VP，得到電荷C2+*(VP-Vout-)，該周期的部分(m)其被充電到VN，得到電荷C2+*(VN-Vout-)。
因此，對(duì)于每四相位，C2+從VP獲得的(平均)電荷是C2+*(VP-Vout+)*(1-m)+C2+*(VP-Vout-)*(1-m)因?yàn)殡娐分蠧2+和C2-是不能區(qū)分的，C2-將獲得同樣的電荷，因此從VP獲得的總電荷是2*C2*(VP-Vout+*(1-m)-Vout-*m)注意Vout+＝m*VP++(1-m)*VN，Vout-＝(1-m)*VP+m*VN，從VP獲得的總電荷可以寫成2*C2*(VP-(1-m)*(m*VP++(1-m)*VN)-1m*((1-m)*VP+m*VN)＝2*C2*(VP(1-m+m2-m+m2)-VN(1-2m+m2+m2))＝2*C2*(VP-VN)(1-2m+2m2)然而，這依然不是信號(hào)無(wú)關(guān)(當(dāng)m＝0.5時(shí)具有最大值)，本質(zhì)上是因?yàn)閂out+和Vout-與m相關(guān)。
下表5b總結(jié)了一個(gè)所述開(kāi)關(guān)電容(C2+)的充電和放電以及上述分析。
表5b時(shí)鐘充電Ф1C2+(m部分) to VP[C2+在Vout-]周期1放電Ф2C2+to Cf+[C2+到Vout+]充電Ф3C2+(m部分) to VN[C2+在Vout+]
周期2放電Ф4C2+to Cf-[C2+到Vout-]其中Ф1C2+充電 mC2+(VP-Vout-) 從VP其中Ф3C2+充電(1-m)C2+(VP-Vout+)從VP總計(jì) 對(duì)于C2+C2(VP-VN)(1-2m+2m2)對(duì)于C2-(與C2+同)C2(VP--VN)(1-2m+2m2)幾個(gè)周期的 總計(jì) 2C2(VP-VN)(1-2m+2m2)(平均)電荷 ————————對(duì)于圖5a所示的DAC 500來(lái)說(shuō)，通過(guò)使用交替的八相位時(shí)序，狀況能得到改進(jìn)，如表5c所示，開(kāi)關(guān)以一半的時(shí)鐘率切換。
表5c圖5a所示DAC電路的八相位時(shí)序的開(kāi)關(guān)位置及時(shí)鐘相位


為分析該方案，再次考慮以占空比m來(lái)運(yùn)作(結(jié)合表5d有助于理解)。我們從Phi1開(kāi)始，在此C2+剛從Vout-斷開(kāi)連接，并且預(yù)期在該周期的第二半部分，即放電相位Phi2連接到Vout+。從Vout-被充電到VP的概率是m，預(yù)期從VP獲得的平均電荷是mC2+(VP-Vout-)。在下-相位Phi3，被充電到VP的概率依然為m，預(yù)期從VP獲得的平均電荷是mC2+(VP-Vout+)。因此，這兩個(gè)時(shí)鐘周期內(nèi)，C2+從VP獲得的平均電荷是2mC2+(VP-(Vout++Vout-)/2)。與此類似，C2-在兩個(gè)時(shí)鐘周期內(nèi)從VP獲得的平均電荷是2(1-m)C2+(VP-(Vout++Vout-)/2)。因此，由C2+和C2-在這兩個(gè)時(shí)鐘周期內(nèi)(與下兩個(gè)時(shí)鐘周期相同)從VP獲得的總電荷是2C2(VP-(Vout++Vout-)/2)。因?yàn)閂out+和Vout-的信號(hào)反相，因此其與信號(hào)無(wú)關(guān)(可以簡(jiǎn)化為C2(VP-VN)，因?yàn)?Vout++Vout-)/2＝(VP+VN)/2))。
下表5d總結(jié)了一個(gè)開(kāi)關(guān)電容(C2+)的充電和放電時(shí)序以及上述分析結(jié)果。
表5d時(shí)鐘充電Ф1(m部分) to VP[C2+在Vout-] 周期1放電Ф2 to Cf+[C2到Vout+] (VPCf)充電Ф3(m部分) to VP[C2在Vout+] 周期2放電Ф4 to Cf+[C2到Vout+] (VPCf)充電Ф5(m部分) to VN[C2在Vout+] 周期1放電Ф6 to Cf-[C2到Vout-] (VNCf)充電Ф7(m部分) to VN[C2+在Vout-] 周期2
放電Ф8 to Cf-[C2到Vout-](VNCf)在充電相位取自VP的電荷由C2+由C2-Ф1mC2+(VP-Vout-)Ф3mC2+(VP-Vout+)小計(jì) 2mC2+(VP-(Vout++Vout-) 2(1-m)C2-(VP-(Vout++Vout-)/2)總計(jì) C2(VP-VN)Ф5(1-m)C2+(VP-Vout+)Ф7(1-m)C2+(VP-Vout-)小計(jì)2(1-m)C2+(VP-(Vout++Vout-) 2mC2-(VP-(Vout++Vout-)總計(jì)C2(VP-VN)圖5b示出圖5a所示DAC電路500的時(shí)鐘脈沖產(chǎn)生器電路550的-個(gè)實(shí)例。時(shí)鐘的運(yùn)作概述于表5d的擴(kuò)展表5e中，其中，右側(cè)的欄中的時(shí)鐘對(duì)應(yīng)于中間八欄中的連接。同前，輸入數(shù)據(jù)信號(hào)是DIN。外部時(shí)鐘CKIN產(chǎn)生無(wú)交迭的時(shí)鐘CK1和CK2。CK1在奇數(shù)相位為ON，CK2在偶數(shù)相位為ON。CK2因此可用于在偶數(shù)相位分別驅(qū)動(dòng)開(kāi)關(guān)110a、110b、，108a、108b連接到501a、501b、502a、502b，而CK1可用于在奇數(shù)相位分別驅(qū)動(dòng)開(kāi)關(guān)110a、110b連接到Vmid2+、Vmid2-。
時(shí)鐘CHCK通過(guò)使用兩個(gè)D型(D-type)將CKIN分成四份而得到。從CHCK產(chǎn)生非交迭時(shí)鐘CHCK1和CHCK2，分別驅(qū)動(dòng)開(kāi)關(guān)501a、501b，502a、502b在四個(gè)時(shí)鐘相位交替連接到Cf+或Cf-。
為驅(qū)動(dòng)開(kāi)關(guān)的剩余極點(diǎn)，通過(guò)與門552a和552b產(chǎn)生時(shí)鐘脈沖CK1A和CK1B，但是替代直接從DIN驅(qū)動(dòng)的門，DIN在相位Phi5到Phi8被反相，從而通過(guò)倒換方式(chopper action)允許增益的有效周期性方向。
表5e

圖5c示出圖5b所示電路的時(shí)序圖，特別是示出了CKIN 560、DIN 562(1110001110…)、CK1 564、CK2 566、CK1A 568a、CK1B 568b、CHCK 570、CHCK1 572、CHCK2 574的時(shí)序。其中，CK1A、CK1B的方向(Sense)根據(jù)CHCK翻轉(zhuǎn)。所需求的下沿取決于對(duì)于特定技術(shù)和電路設(shè)計(jì)的邏輯速度和負(fù)荷。
圖6示出-個(gè)功能相當(dāng)?shù)碾娐?00，其大體上按相同的方式運(yùn)作，但是將開(kāi)關(guān)110a和501a組合成開(kāi)關(guān)601a，將開(kāi)關(guān)108a和502a組合成開(kāi)關(guān)602a，將開(kāi)關(guān)110b和501b組合成開(kāi)關(guān)601b，將開(kāi)關(guān)108b和502b組合成開(kāi)關(guān)602b。這使得電路中開(kāi)關(guān)較少，雖然使得電路更復(fù)雜。電路被設(shè)計(jì)成使用下表6所述的改進(jìn)的時(shí)序。
表6圖6所示簡(jiǎn)化DAC電路的八相位時(shí)序的開(kāi)關(guān)位置及時(shí)鐘相位

在圖5和圖6所示的電路中，開(kāi)關(guān)電容可以被看成“被倒換(beingchopped)”，也就是交替著與電路的其余部分進(jìn)行交換連接。
圖7示出一個(gè)運(yùn)算放大器和開(kāi)關(guān)電容都被倒換的電路700。對(duì)于參考電源的負(fù)荷，開(kāi)關(guān)701a、702a、701b和702b分別實(shí)現(xiàn)圖6開(kāi)關(guān)中601a、602a、601b和602b的功能。然而，倒換運(yùn)算放大器的連接的優(yōu)點(diǎn)(如前述參考現(xiàn)有技術(shù)圖4進(jìn)行的討論)是抑制有效輸入偏置電壓，也就是閃爍噪聲或電源耦合的低頻調(diào)制；并且與圖5相比較，其無(wú)需額外的開(kāi)關(guān)即可實(shí)現(xiàn)。
表7給出圖7所示DAC700的時(shí)序。
表7圖7所示倒換運(yùn)算放大器電路的八相位時(shí)序的開(kāi)關(guān)位置及時(shí)鐘相位

圖5、6、7所示的電路中的每一個(gè)都可以擴(kuò)展為多位DACs，圖8給出一個(gè)實(shí)例。廣義講，圖8所示DAC 800是圖7所示DAC 700的改進(jìn)，正如同圖3所示DAC 300是圖2所示DAC 200的改進(jìn)。
下表8給出圖8所示DAC 800的時(shí)鐘方案。
表8圖8所示運(yùn)算放大器倒換、多位DAC電路的八相位時(shí)序的開(kāi)關(guān)位置及時(shí)鐘相位

雖然在圖8中，對(duì)于每個(gè)電路800a、800b(簡(jiǎn)化)，僅僅給出兩個(gè)增加的電容106aa、106bb和對(duì)應(yīng)的兩對(duì)增加的開(kāi)關(guān)108aa、108bb、110aa、110bb，實(shí)際上，可以為每個(gè)差分信號(hào)處理電路部分提供多個(gè)增加的電容。因此，等效地，圖6中的開(kāi)關(guān)電容C2可以由電容陣列取代。陣列中的每個(gè)電容可以是或不是加權(quán)二進(jìn)制的。在實(shí)施例中LSB電容是加權(quán)二進(jìn)制的，但是MSB電容是等權(quán)重的，以隨機(jī)方式使用以減小不匹配的效應(yīng)。用于表6、7和8的時(shí)鐘方案的時(shí)鐘產(chǎn)生器可以按圖5b所描述的時(shí)鐘產(chǎn)生電路相類似的方式來(lái)構(gòu)造。
如前所述，對(duì)于多位編碼器，通常在組合(banks)中存在多個(gè)電容，例如配置成加權(quán)二進(jìn)制陣列。此時(shí)，對(duì)陣列中的大電容來(lái)說(shuō)，VP/VN開(kāi)關(guān)控制信號(hào)通常變化緩慢，接近于輸出信號(hào)，僅“LSB(最低有效位，LeastSignificant Bit)”電容表現(xiàn)出高頻切換性。因此，在此情況下，有理由假定每個(gè)組合中的最大的電容的驅(qū)動(dòng)在幾個(gè)時(shí)鐘周期上將是恒定的。此時(shí)，VP上因?yàn)樽畲蟮碾娙荻霈F(xiàn)的負(fù)荷平均來(lái)說(shuō)是信號(hào)無(wú)關(guān)的，并且應(yīng)該表現(xiàn)出很小或沒(méi)有頻率漂移量子化噪聲音調(diào)(quantisation noisetones)。越小的電容具有越高頻的活動(dòng)性，因此也應(yīng)該表現(xiàn)出這些音調(diào)，但是電容越小，因而發(fā)生的基帶成分也將越小。VP和VN參考電壓輸入之上的小量的高頻能量很容易被退耦。
上面的分析僅僅對(duì)應(yīng)于Δ-∑輸入的音頻頻率成分的處理了平均的m的效應(yīng)。然而，Δ-∑技術(shù)無(wú)需移除量子化噪聲，僅將其移向高頻。倒換技術(shù)將fs/4附近的充電需要的成分的頻率偏移到音頻頻率，增加基帶噪聲而不增加失真或串繞。下面的近似分析將說(shuō)明這不是一個(gè)大問(wèn)題。
一位調(diào)制器小信號(hào)的總的量子化噪聲是方波，其幅值等于尖峰音頻信號(hào)，也就是最大正弦波之上+3dB(忽略由于實(shí)際最大調(diào)制指標(biāo)是亞統(tǒng)一(sub-unity)而產(chǎn)生的小的修正)。對(duì)于設(shè)計(jì)良好的高階調(diào)制器，音頻帶寬之上的量子化噪聲幾乎是扁平的。這意味著fs/4附近的音頻帶寬內(nèi)的量子化噪聲能量將是以超采樣率(如64或18dB)分開(kāi)的+3dB信號(hào)的級(jí)數(shù)。倒換技術(shù)將充電需要的這些fs/4成分的頻率偏移到音頻頻率。因此，隨后的Vref電流，替代由于0dB正弦波而出現(xiàn)的電流，將類似于由于試圖輸出能量?jī)H僅是小于0dB正弦波15dB的基帶噪聲信號(hào)而產(chǎn)生的電流，減小該技術(shù)的有益效果。然而，對(duì)于多位運(yùn)作，噪聲的頻譜密度已經(jīng)以2N壓縮，N是二進(jìn)制陣列中電容的數(shù)目，比如5，給出fs/4的30dB的小量子化噪聲。通過(guò)比較多位操作沒(méi)有給傳統(tǒng)調(diào)制器的信號(hào)相關(guān)負(fù)荷電流帶來(lái)很多不同。因此，相比于傳統(tǒng)多位調(diào)制器，整體上(本實(shí)例)能夠預(yù)期在音頻帶VP負(fù)荷電流變化方面得到45dB的改進(jìn)。這支持這些量子化噪聲失真對(duì)性能并不會(huì)產(chǎn)生很大限制的觀點(diǎn)。
嚴(yán)格來(lái)講，最好的負(fù)荷平均僅發(fā)生在VPΔ-∑控制信號(hào)的“隨機(jī)”頻譜。例如，如果Δ-∑控制信號(hào)具有接近fs/4的聲調(diào)，這些會(huì)出現(xiàn)在VP負(fù)荷電流，頻率漂移fs/4進(jìn)入到低頻基帶。對(duì)于設(shè)計(jì)良好的高階Δ-∑調(diào)制器，這些聲調(diào)并非缺陷，但是對(duì)將來(lái)的高品質(zhì)系統(tǒng)將成為缺陷，為減小這些效應(yīng)的可能性，“倒換”可以是隨機(jī)的，例如根據(jù)偽隨機(jī)序列產(chǎn)生器產(chǎn)生的偽隨機(jī)序列將每個(gè)C2的開(kāi)關(guān)切換到正或負(fù)參考電壓。
本領(lǐng)域普通技術(shù)人員可以知道上述電路有多種可能的變化。如上述差分DAC電路使用一對(duì)運(yùn)算放大器102a、102b，但是普通技術(shù)人員可以知道可以采用單個(gè)差分輸入、差分輸出放大器來(lái)替代一對(duì)運(yùn)算放大器。
雖然DAC電路被描述為具Δ-∑數(shù)字控制技術(shù)，但是電路的應(yīng)用并不局限于采用所述技術(shù)產(chǎn)生開(kāi)關(guān)控制波形的方案。例如可以采用其他數(shù)字濾波獲取技術(shù)(digital filter-derive technique)或PWM或從存儲(chǔ)器找回適當(dāng)?shù)拿}沖序列，例如數(shù)字聲音或其他合成。
本領(lǐng)域普通技術(shù)人員可以進(jìn)一步知道上述DAC電路可以被其他系統(tǒng)集成。例如一個(gè)或多個(gè)上述DAC電路可以在開(kāi)關(guān)電容Δ-∑模數(shù)轉(zhuǎn)換器內(nèi)集成在一個(gè)或多個(gè)反饋元件中。例如，本領(lǐng)域普通技術(shù)人員可以理解Δ-∑模數(shù)轉(zhuǎn)換器可以通過(guò)增加一個(gè)積分器和數(shù)字濾波器到上述DAC電路中之一而構(gòu)成。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施方式，并不構(gòu)成對(duì)本發(fā)明保護(hù)范圍的限定。任何在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的權(quán)利要求保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種差分開(kāi)關(guān)電容數(shù)模轉(zhuǎn)換電路，其包括第一和第二差分信號(hào)電路部分，分別用于提供相對(duì)于參考值為正和負(fù)的信號(hào)輸出；至少一個(gè)第一參考電壓輸入和至少一個(gè)第二參考電壓輸入，分別用于接收相對(duì)于參考值為正和負(fù)的參考電壓；且所述第一和第二電路部分中每個(gè)均包括一個(gè)帶一個(gè)反饋電容的放大器、一個(gè)第二電容以及一個(gè)開(kāi)關(guān)，所述開(kāi)關(guān)用于可切換地將所述第二電容耦合到一個(gè)選定的參考電壓輸入為所述第二電容充電，或?qū)⑺龅诙娙蓠詈系剿龇答侂娙菖c所述反饋電容分享電荷；其中，所述第一電路部分的所述開(kāi)關(guān)進(jìn)一步被配置為連接所述第一電路部分的所述第二電容，以與所述第二電路部分的所述反饋電容分享電荷；所述第二電路部分的所述開(kāi)關(guān)進(jìn)一步被配置為連接所述第二電路部分的所述第二電容，以與所述第一電路部分的反所述饋電容分享電荷。
2.如權(quán)利要求1所述的差分開(kāi)關(guān)電容數(shù)模轉(zhuǎn)換電路，其特征在于進(jìn)一步包括用于控制所述第一和第二電路部分的所述開(kāi)關(guān)控制器，所述開(kāi)關(guān)控制器被配置為控制所述各開(kāi)關(guān)實(shí)現(xiàn)重復(fù)的充電-放電周期，在所述周期內(nèi)，所述第二電容被充電然后與所述反饋電容分享電荷；所述開(kāi)關(guān)控制器還被配置為控制所述第一電路部分的所述開(kāi)關(guān)在每個(gè)所述充電-放電周期的第二部分交替，使其在所述第一電路部分的所述第二電容與所述第一電路部分的所述反饋電容分享電荷的連接和與所述第二電路部分的所述反饋電容分享電荷的連接之間交替；并且控制所述第二電路部分的所述開(kāi)關(guān)在每個(gè)所述充電-放電周期的第二部分交替，使其在所述第二電路部分的第二電容與第二電路部分的反饋電容分享電荷的連接和與所述第一電路部分的所述反饋電容分享電荷的連接之間交替。
3.如權(quán)利要求2所述的差分開(kāi)關(guān)電容數(shù)模轉(zhuǎn)換電路，其特征在于所述開(kāi)關(guān)控制器被配置為控制所述開(kāi)關(guān)以實(shí)現(xiàn)所述第二電容交替在所述第一和第二參考電壓輸入充電。
4.如權(quán)利要求3所述的差分開(kāi)關(guān)電容數(shù)模轉(zhuǎn)換電路，其特征在于所述開(kāi)關(guān)控制器被配置為實(shí)現(xiàn)所述第二電容在每個(gè)所述充電-放電周期第二部分與所述交替電荷分享同步地交替充電。
5.如權(quán)利要求1所述的差分開(kāi)關(guān)電容數(shù)模轉(zhuǎn)換電路，其特征在于進(jìn)一步包括一個(gè)用于控制所述第一和第二電路部分的開(kāi)關(guān)控制器，所述開(kāi)關(guān)控制器被配置為控制各開(kāi)關(guān)以實(shí)現(xiàn)重復(fù)的充電-放電周期，在所述周期內(nèi)所述第二電容被充電然后與所述反饋電容分享電荷；所述開(kāi)關(guān)控制器還被配置為控制所述第一電路部分的開(kāi)關(guān)根據(jù)偽隨機(jī)序列在所述第一電路部分的所述第二電容與所述第一電路部分的所述反饋電容分享電荷的連接和與所述第二電路部分的所述反饋電容分享電荷的連接之間交替；并被配置為控制所述第二電路部分的所述開(kāi)關(guān)根據(jù)偽隨機(jī)序列在所述第二電路部分的所述第二電容與所述第二電路部分的所述反饋電容分享電荷的連接和與所述第一電路部分的所述反饋電容分享電荷的連接之間交替。
6.如權(quán)利要求2至5中任一項(xiàng)所述的差分開(kāi)關(guān)電容數(shù)模轉(zhuǎn)換電路，其特征在于所述開(kāi)關(guān)控制器具有數(shù)字信號(hào)輸入；且所述開(kāi)關(guān)控制器被配置為響應(yīng)數(shù)字信號(hào)輸入端的信號(hào)而控制所述開(kāi)關(guān)來(lái)為所述第二電容充電。
7.如前述權(quán)利要求中任一項(xiàng)所述的差分開(kāi)關(guān)電容數(shù)模轉(zhuǎn)換電路，其特征在于對(duì)于每個(gè)第一和第二電路部分，進(jìn)一步包括多個(gè)所述第二電容；每個(gè)所述第二電容都可切換地連接到一個(gè)選定的參考電壓輸入、所述第一電路部分的所述反饋電容或所述第二電路部分的所述反饋電容。
8.如前述權(quán)利要求中任一項(xiàng)所述的差分開(kāi)關(guān)電容數(shù)模轉(zhuǎn)換電路，其特征在于對(duì)于第一和第二電路部分，均進(jìn)一步包括被配置為有效交換所述第一和第二電路部分的放大器的一個(gè)放大器開(kāi)關(guān)。
9.一種差分開(kāi)關(guān)電容電路，其包括基于正和負(fù)參考電壓分別提供正和負(fù)差分信號(hào)輸出的正和負(fù)電路部分，每個(gè)正和負(fù)電路部分均包括一個(gè)帶一個(gè)反饋電容的運(yùn)算放大器、和至少一個(gè)開(kāi)關(guān)電容；所述開(kāi)關(guān)電容可連接所述正和負(fù)參考電壓之一以存儲(chǔ)電荷，也可連接所述正和負(fù)信號(hào)節(jié)點(diǎn)之一以將前述存儲(chǔ)的電荷釋放到所述反饋電容；其特征在于，所述正和負(fù)電路部分的開(kāi)關(guān)電容八相位的時(shí)序切換；所述時(shí)序包括四個(gè)連續(xù)的充電-放電周期，其中，在第一對(duì)充電-放電周期內(nèi)所述開(kāi)關(guān)電容被連接到正信號(hào)節(jié)點(diǎn)，在第二對(duì)充電-放電周期內(nèi)所述開(kāi)關(guān)電容被連接到負(fù)信號(hào)節(jié)點(diǎn)。
10.一種運(yùn)行差分?jǐn)?shù)模轉(zhuǎn)換電路的方法，以減小與數(shù)模轉(zhuǎn)換電路配合的參考電源的信號(hào)相關(guān)負(fù)荷，所述數(shù)模轉(zhuǎn)換電路包括正和負(fù)信號(hào)處理設(shè)備，每個(gè)所述設(shè)備均具有一個(gè)耦合到正和負(fù)信號(hào)節(jié)點(diǎn)的反饋電容和一個(gè)可切換地耦合到參考電源以充電或耦合到所述信號(hào)節(jié)點(diǎn)以將電荷釋放到所述反饋電容的所述第二電容，所述方法的特征在于，該方法重復(fù)包括將所述第二電容耦合到所述參考電源以充電；將所述第二電容交替耦合到所述正和負(fù)信號(hào)節(jié)點(diǎn)之一以釋放所存儲(chǔ)的電荷到所述反饋電容；就多個(gè)充電-放電周期平均來(lái)說(shuō)，所述數(shù)模轉(zhuǎn)換電路從參考電源汲取的電荷大體恒定。
11.如權(quán)利要求10所述的運(yùn)行差分?jǐn)?shù)模轉(zhuǎn)換電路的方法，其特征在于在每個(gè)第二充電-放電周期內(nèi)，每個(gè)所述第二電容交替耦合到正和負(fù)信號(hào)節(jié)點(diǎn)之一。
全文摘要
本發(fā)明涉及一種數(shù)模轉(zhuǎn)換器。差分開(kāi)關(guān)電容模數(shù)轉(zhuǎn)換電路(500)包括第一和第二差分信號(hào)電路部分(500a、500b)，分別用于提供相對(duì)于參考值為正和負(fù)的信號(hào)輸出；所述差分開(kāi)關(guān)電容模數(shù)轉(zhuǎn)換電路還具有第一和第二參考電壓輸入(112，114)，分別用于接收正和負(fù)參考電壓。所述第一和第二電路部分均包括帶反饋電容(104a、104b)的放大器(102a，b)、第二電容(106a、106b)以及開(kāi)關(guān)(108a、108b、110a、110b)。從而使得所述第二電容等效于被交替充電到正和負(fù)信號(hào)相關(guān)節(jié)點(diǎn)，因此，平均來(lái)說(shuō)，參考電源的信號(hào)相關(guān)負(fù)荷近似恒定。
文檔編號(hào)H03M3/02GK1625056SQ200410059089
公開(kāi)日2005年6月8日 申請(qǐng)日期2004年7月22日 優(yōu)先權(quán)日2003年12月5日
發(fā)明者彼得·約翰·費(fèi)里思, 約翰·勞倫斯·彭諾克 申請(qǐng)人:沃福森微電子股份有限公司