專利名稱：用于時鐘脈沖內(nèi)插的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于處理具有第一頻率的一個輸入信號及輸出至少一個其頻率為該輸入信號的第一頻率的多倍的輸出信號的電路及方法。
背景技術(shù)：
現(xiàn)代印刷機的控制由于高精確度的要求不使用該機器的旋轉(zhuǎn)部件上的旋轉(zhuǎn)發(fā)送器(Drehgebern)是不可想象的。尤其當印刷機中在獨立驅(qū)動結(jié)構(gòu)方式的各個印刷機構(gòu)之間無連續(xù)的機械驅(qū)動連接的情況下，需要所有單獨驅(qū)動的壓印滾筒設(shè)有轉(zhuǎn)角發(fā)送器(Drehwinkelgebern)，以便使機械上無相互耦合的印刷裝置可精確對版地被驅(qū)動。在此情況下轉(zhuǎn)角發(fā)送器獲得在一個旋轉(zhuǎn)組件如壓印滾筒的轉(zhuǎn)動時間上掃過的轉(zhuǎn)角，以便使轉(zhuǎn)角轉(zhuǎn)換為電信號，該電信號可輸送到印刷機的機器控制裝置。同時，該旋轉(zhuǎn)發(fā)送器不僅對于壓印滾筒的同步是需要的，而且對于在印版曝光時及所謂DI印刷機、即膠版印刷機上的成像過程的控制也是需要的，在該膠版印刷機中的印版滾筒例如借助激光掃描及由此成像。為了使成像足夠精確地進行，在旋轉(zhuǎn)印版滾筒上安裝的轉(zhuǎn)角發(fā)送器必需具有高的分辨率。
對于轉(zhuǎn)角發(fā)送器基本上可區(qū)分物理的分辨率及內(nèi)插的分辨率。當一個旋轉(zhuǎn)發(fā)送器在一個圓周上具有例如360步的細分度，則這相應(yīng)其物理分辨率。該信號可在一個電子電路中借助內(nèi)插法轉(zhuǎn)換成高分辨率的格式，在此情況下通常將出現(xiàn)誤差。對于角度內(nèi)插已由現(xiàn)有技術(shù)公知了多種可能性。在傳動技術(shù)中用于產(chǎn)生高分辨率的轉(zhuǎn)角信息的一個公知方案是其中使用具有正弦/余弦輸出信號的旋轉(zhuǎn)發(fā)送器，由該輸出信號并借助反正切方法計算瞬時角度。為了用正弦/余弦旋轉(zhuǎn)發(fā)送器達到所需高分辨率，該旋轉(zhuǎn)發(fā)送器必需以很高的物理分度數(shù)工作，因為使用這種方法很難實現(xiàn)大于100的內(nèi)插系數(shù)。這在結(jié)構(gòu)上很費事及因此相應(yīng)地昂貴。在這種旋轉(zhuǎn)發(fā)送器上為了提高分辨率通常使用的內(nèi)插方法不允許或僅允許所使用的內(nèi)插系數(shù)的很粗的變化，其中該內(nèi)插系數(shù)通常僅為整數(shù)。但在印刷機中印版滾筒成像的情況下必需在確定的角度位置產(chǎn)生時鐘脈沖(Takte)，這需要可隨此變化的、有理(rationale)內(nèi)插系數(shù)。
由現(xiàn)有技術(shù)公知的、產(chǎn)生高分辨率的角度同步的時鐘信號的另一可能性是使用具有二進制輸出信號的數(shù)字式增量發(fā)送器，也稱為TTL旋轉(zhuǎn)發(fā)送器，其中TTL代表“晶體管-晶體管邏輯”，它與所謂的相位調(diào)節(jié)電路(PLL)相連接，后者例如用于二進制時鐘信號的倍頻。PLL一詞代表“鎖相環(huán)”，即其輸出信號相位相同地跟隨輸入信號的調(diào)節(jié)電路。在此情況下產(chǎn)生一個時鐘脈沖輸出信號，它的頻率為旋轉(zhuǎn)發(fā)送器二進制輸出信號頻率的任意倍，而不會丟失相位信息。當要求旋轉(zhuǎn)發(fā)送器二進制輸出信號的頻率的有理倍數(shù)時，這時使用一種技術(shù)，它以名稱“分數(shù)-N(Fractional-N)”被公知。在此，在相位調(diào)節(jié)電路的反饋支路中具有一個可編程的分頻器，它允許分頻比隨時間變化。通過分頻比隨時間變化，相位調(diào)節(jié)電路的輸入頻率在一個時間平均值的周圍以有理系數(shù)倍增，盡管相位調(diào)節(jié)電路基本上僅可通過整數(shù)分頻。例如，如果輸出信號需增高10.5倍，則分頻器的分頻比交替地在10與11之間變化，于是在該時間上平均得到一個10.5的倍數(shù)。在“分數(shù)-N”技術(shù)中，由于原理形成的系統(tǒng)誤差尤為不利，因為相位檢測器輸出端上的可編程分頻器的分頻比在相位調(diào)節(jié)電路中產(chǎn)生干擾。
一種倍頻的方法遵循類似的考慮，在該方法中在一個周期時間上來測量一個旋轉(zhuǎn)發(fā)送器的輸出時鐘脈沖及接著計算輸出時鐘脈沖的倍增頻率。為了使輸出時鐘脈沖相位正確地與輸入時鐘脈沖相耦合，這里也使用了一個相位調(diào)節(jié)電路，其中該相位調(diào)節(jié)電路被構(gòu)成來直接控制輸入信號的頻率，以便對輸出信號中的相位誤差進行持續(xù)校正。該方法被詳細地描述在實用新型文獻AT 004 985 U1中。
在印刷機制造領(lǐng)域中，由DE 197 43 943 A1公知了一種TTL旋轉(zhuǎn)發(fā)送器二進制時鐘信號的倍頻可能性，其中借助一個常規(guī)的PLL倍頻電路來通過輸入信號的倍頻產(chǎn)生輸出時鐘脈沖信號。該倍頻電路的輸出信號是所謂DDS頻率發(fā)生器的時鐘脈沖源信號，其中DDS代表“直接數(shù)字合成”。但該結(jié)構(gòu)形式具有其缺點，即在這種常規(guī)的相位調(diào)節(jié)電路中DDS頻率發(fā)生器的時鐘脈沖源的產(chǎn)生僅在非常有限的頻率范圍中起作用。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)在于，產(chǎn)生由一個振蕩信號內(nèi)插的、高分辨率的輸出信號，及由此避免現(xiàn)有技術(shù)中的所述缺點。
根據(jù)本發(fā)明，提出了一種用于處理具有一個第一頻率的一個輸入信號及輸出至少一個其頻率為該輸入信號的該第一頻率的多倍的輸出信號的電路，其中，一個PLL-頻率測量電路中的輸入信號可在頻率及相位上被測量；及被測量的輸入信號可借助至少一個倍頻器及一個與其連接的振蕩器被倍增。
根據(jù)本發(fā)明，還提出了用于處理具有一個第一頻率的一個輸入信號及輸出至少一個其頻率為該輸入信號的該第一頻率的多倍的輸出信號的方法，其中，一個PLL-頻率測量電路中的該輸入信號在頻率及相位上被測量；及該被測量的輸入信號借助至少一個倍頻器及一個與其連接的振蕩器被倍增。
借助根據(jù)本發(fā)明的電路及根據(jù)本發(fā)明的方法可簡單地使具有確定頻率的振蕩信號倍增。其中該電路既可用模擬技術(shù)也可用數(shù)字技術(shù)來構(gòu)成。
在本發(fā)明的第一構(gòu)型中該電路數(shù)字地構(gòu)成。該數(shù)字式結(jié)構(gòu)適于利用相位調(diào)節(jié)電路(PLL)的特性，即它可測量輸入信號的頻率。只要該相位調(diào)節(jié)電路工作在鎖定狀態(tài)中，將不會丟失相位信息，由此使相位調(diào)節(jié)電路的輸出信號相位相同地正比于輸入信號的頻率。此外相位調(diào)節(jié)電路的輸出信號借助倍頻器倍增及繼續(xù)傳送到一個振蕩器的輸入端，它的輸出信號具有所需輸出時鐘脈沖的頻率。在這樣一個系統(tǒng)中輸出時鐘脈沖相位不再被調(diào)節(jié)而僅是被控制，因此該方法必需在一個完全的數(shù)字系統(tǒng)中實現(xiàn)。本發(fā)明的一大優(yōu)點在于，在該方法中不需要附加的實施成本來用于校正系統(tǒng)誤差、如在“分數(shù)-N”技術(shù)中那樣；及在另一方面可實現(xiàn)轉(zhuǎn)角發(fā)送器所需的高分辨率。此外在壓印滾筒成像時可輸出與確定的(dezidierten)角度位置相應(yīng)的時鐘信號。再者數(shù)字電路體現(xiàn)出優(yōu)點，即它可覆蓋大的頻率范圍及該電路可非常靈活地設(shè)計，其方式是對相應(yīng)簡單的數(shù)字式組件編程。
在本發(fā)明的另一構(gòu)型中提出PLL-頻率測量電路通過一個倍頻器連接到一個數(shù)字式振蕩器的輸入端及該振蕩器的輸出信號為數(shù)字電路的輸出信號。如上所述根據(jù)本發(fā)明的電路僅完全以數(shù)字電路技術(shù)來實現(xiàn)，因為相位調(diào)節(jié)電路的振蕩器與一個連接在倍頻器上的另一僅受控制的振蕩器必需被同步。出于該原因就需要在倍頻器輸出端的振蕩器也是一個數(shù)字式振蕩器。
此外有利的是，一個設(shè)在PLL-頻率測量電路中的數(shù)字式振蕩器及一個通過倍頻器連接在PLL-頻率測量電路上的數(shù)字式振蕩器可用相同的系統(tǒng)時鐘脈沖信號控制。這兩個數(shù)字式振蕩器僅當它們被供給相同的系統(tǒng)時鐘脈沖時才可同步工作。僅有通過系統(tǒng)的完全數(shù)字式的結(jié)構(gòu)才可能在兩個振蕩器上使用該相同的系統(tǒng)時鐘脈沖。
在本發(fā)明的另一有利構(gòu)型中提出該數(shù)字電路的輸入信號是一個兩通道旋轉(zhuǎn)發(fā)送器的數(shù)字輸出信號。在兩通道旋轉(zhuǎn)發(fā)送器中兩個輸出通道彼此在相位上錯開90度。(數(shù)字式增量發(fā)送器不可單值地分辨一轉(zhuǎn)，僅絕對值發(fā)送器才可以)。兩通道旋轉(zhuǎn)發(fā)送器的數(shù)字輸出信號可用于數(shù)字電路中的處理。在此情況下則可使用分辨率不特別高的、市場上通行的常規(guī)數(shù)字式增量發(fā)送器，這使成本顯著下降。
此外以有利的方式提出PLL-頻率測量電路通過兩個或多個倍頻器連接到兩個或多個所屬的數(shù)字式振蕩器的輸入端，及這些振蕩器的輸出時鐘脈沖信號為該電路的輸出信號。因此，可并列地提供不同頻率的輸出信號，它們在相位上耦合到一個共同的輸入信號。在此情況下所有連接的數(shù)字式振蕩器被連接到系統(tǒng)時鐘脈沖上。
此外還提出該數(shù)字電路借助一個可編程的邏輯組件來實施。這種系統(tǒng)是一個可編程的邏輯組件，例如一個CPLD(復雜可編程邏輯器件)或一個FPGA(現(xiàn)場可編程門陣列)。
此外變換地提出該數(shù)字電路借助一個信號處理器來實施。在數(shù)字信號處理領(lǐng)域中信號處理器與一個專門任務(wù)的邏輯組件不同地被設(shè)計。對DSP或邏輯組件變換地或補充地，還可使用ASIC。ASIC(專用集成電路)的制造用于一個確定的使用目的，它是非常專門化的組件。但也可以，該數(shù)字電路的一部分用可編程邏輯組件來實施，及該數(shù)字電路的另一部分以信號處理器或ASIC來實施。以此方式方法可使各個數(shù)字式組件的優(yōu)點彼此相結(jié)合。
有利的方式還在于倍頻器用一個有理內(nèi)插系數(shù)倍頻。通過使用有理內(nèi)插系數(shù)可使旋轉(zhuǎn)發(fā)送器的角度信號的分辨率盡可能無級地確定，因為僅二進制量化限制了分辨率。僅通過該分辨率的、無級改變的構(gòu)型才可實現(xiàn)在確定的角度位置上產(chǎn)生時鐘信號，它不相應(yīng)于物理分辨率的整數(shù)倍數(shù)。因為例如在印刷機中印版滾筒的成像需要這樣，本發(fā)明特別適用于印刷機或其它印刷材料加工機中旋轉(zhuǎn)發(fā)送器的角度信號的處理。


以下將借助多個附圖來詳細描述及解釋本發(fā)明。附圖為圖1根據(jù)本發(fā)明的、具有后置倍頻器及受控制的數(shù)字式振蕩器的相位調(diào)節(jié)電路的概圖，圖2一個數(shù)字式振蕩器的電路框圖，及圖3在一個可編程的邏輯組件上實現(xiàn)的根據(jù)本發(fā)明的數(shù)字電路。
具體實施例方式
圖1表示根據(jù)本發(fā)明的、使用在一個印刷機12中的數(shù)字電路的原理結(jié)構(gòu)。該數(shù)字電路一方面由一個PLL-頻率測量電路6組成，它接收一個旋轉(zhuǎn)發(fā)送器的輸出信號作為其輸入信號In及輸出一個與輸入信號In相位耦合的信號f。該PLL-頻率測量電路6由一個用于確定輸入信號In與信號f之間的相位差的相位檢測器及一個與它相連接的調(diào)節(jié)器5組成。被調(diào)節(jié)過的信號f被輸送到一個反饋支路，該反饋支路具有一個數(shù)字式振蕩器1。信號f的、由PLL-頻率測量電路6非頻率倍增地檢測及接著在一個倍頻器3中與一個任意內(nèi)插系數(shù)i1相乘的值被輸入到一個第二數(shù)字式振蕩器1的輸入端，該振蕩器產(chǎn)生輸出信號Out。因為在該方案中輸出時鐘脈沖Out的相位不再被調(diào)節(jié)而僅被控制，它們僅可作為全部數(shù)字式系統(tǒng)來實現(xiàn)。這些受控制的數(shù)字式振蕩器1的兩個時鐘脈沖的相位是彼此同步的，其方式是它們被供給相同的系統(tǒng)時鐘脈沖2，它在圖1的電路框圖中以小框2表示。其中在PLL-頻率測量電路6上可連接多個倍頻器3及數(shù)字式振蕩器l，由此可在不同內(nèi)插系數(shù)i1至in的情況下輸出具有不同頻率的輸出信號Out。這些輸出信號Out可并列地提供使用及全都與輸入信號In相位耦合。
有人會提出一個問題，為什么輸入信號In的頻率測量不直接地例如借助一個微控制器來實現(xiàn)。對此的原因是頻率相位調(diào)節(jié)的測量要通過PLL-頻率測量電路6來進行。由于頻率及相位的積分關(guān)系，在簡單頻率測量時的誤差、如數(shù)字乘法的量化噪聲或輸入信號的隨時間的量化不可控制地相加，即有關(guān)印刷機12中的一個旋轉(zhuǎn)部件的轉(zhuǎn)角的信息將會消失。與此相反地，PLL-頻率測量電路6測量輸入信號In的頻率而不失去相位信息，因為一旦PLL-頻率測量電路6工作在鎖定狀態(tài)時相位總可被俘獲。該事實情況也可用數(shù)學來表達。被測量頻率由一個實際分量fin(t)及一個誤差分量fe(t)組成，由此對于輸出信號的頻率fout(t)有fout(t)＝i·fm(t)＝i·(fin(t)+fe(t))或積分之后對于其相位有 現(xiàn)在PLL-頻率測量電路6所關(guān)注的是使fe(t)中無直流分量及使e(t)在可估計的極限內(nèi)。在簡單頻率測量的情況下沒有相位調(diào)節(jié)并且誤差不能被限制。因此一個PLL-頻率測量電路6的頻率測量特性可直接用來產(chǎn)生時鐘脈沖信號Out，該時鐘脈沖信號的頻率為第一時鐘信號In的頻率的一個有理倍數(shù)i及它的相位被耦合到第一時鐘信號In的相位上。
根據(jù)圖3，圖1中的全數(shù)字系統(tǒng)用可編程序的邏輯組件7來實施。也可以是，該系統(tǒng)被實施在一個信號處理器內(nèi)或這兩種方案相混合及不同的組成部分被分配在可編程序的邏輯組件7及信號處理器上。在圖3中其左邊有一個這里未示出的旋轉(zhuǎn)發(fā)送器的兩個通道A，B。這兩個信號具有90°電角度的相位移。一個倍增器電路8對兩個通道A及B的下降及上升脈沖沿求值。由此產(chǎn)生的信號構(gòu)成PLL-頻率測量電路6的輸入信號In，該PLL-頻率測量電路測量輸入信號In的頻率。在PLL-頻率測量電路6上連接有一個本身的時鐘脈沖發(fā)生電路10，在該時鐘脈沖發(fā)生電路中由PLL-頻率測量電路6輸出的測量值f借助一個倍頻器3用一個相應(yīng)的內(nèi)插系數(shù)i定比例地并輸送給一個數(shù)字式振蕩器1的輸入端，該數(shù)字式振蕩器產(chǎn)生出作為有效時鐘脈沖信號CLK out的輸出信號Out。在邏輯組件7的寄存器組11中具有整個電路的可讀及可寫的參數(shù)，使得它可通用地被使用。
在圖2中可看到一個數(shù)字式振蕩器的電路框圖，其中PLL-頻率測量電路6的后隨振蕩器1及時鐘脈沖發(fā)生電路10中的振蕩器1兩者被構(gòu)成一個簡單的相位累加器。在這些累加器中，例如一個代表振蕩器1的頻率f的二進制字fw被與系統(tǒng)時鐘脈沖2、這里為fclk進行累加。該電路使用累加器的溢出位作為時鐘脈沖輸出CLKout。輸出信號CLK out的頻率fosc為fosc=fw2n·fclk.]]>此外還具有一個輸出端P，在其上出現(xiàn)相位累加器的當前值。這可實現(xiàn)以下所述的相位檢測功能的簡單電路技術(shù)的實施。測量PLL-頻率測量電路6的輸入時鐘脈沖In與后隨的、受控的振蕩器1的輸出時鐘時鐘脈沖CLK out之間的相位移的相位檢測器4，通過PLL-頻率測量電路6的輸入信號來表示后隨的振蕩器1的相位信號P的采樣輸入脈沖將相位累加器的內(nèi)容寫入邏輯組件7的寄存器中。該寄存器的內(nèi)容以兩個分量代表輸入信號In與后隨的振蕩器1的輸出信號CLK out之間的相位移。
在此情況下調(diào)節(jié)器9作為數(shù)字計算電路、例如作為數(shù)字式PI調(diào)節(jié)器9來實施。使PLL-頻率測量電路6的后隨的振蕩器1的頻率字用內(nèi)插系數(shù)i來定比例的倍頻器3表示本身的角度內(nèi)插。這里使輸入信號In的頻率f倍增。定比例運算的實施作為n×n位的乘法來進行。
參考標號表1數(shù)字振蕩器2系統(tǒng)時鐘脈沖信號3倍頻器4相位檢測器5調(diào)節(jié)器6PLL-頻率測量電路7可編程邏輯組件8倍增器電路9數(shù)字PI-調(diào)節(jié)器10 時鐘脈沖發(fā)生電路11 寄存器組12 印刷機In 輸入信號Out 輸出信號P相位信號f頻率信號CLK out 輸出時鐘脈沖信號i內(nèi)插系數(shù)A旋轉(zhuǎn)發(fā)送器的通道1B旋轉(zhuǎn)發(fā)送器的通道權(quán)利要求
1.用于處理具有一個第一頻率的一個輸入信號(In)及輸出至少一個其頻率為該輸入信號(In)的該第一頻率的多倍的輸出信號(Out)的電路(7)，其特征在于一個PLL-頻率測量電路(6)中的該輸入信號(In)可在頻率及相位上被測量；及該被測量的輸入信號(In)可借助至少一個倍頻器(3)及一個與其連接的振蕩器(1)被倍增。
2.根據(jù)權(quán)利要求1的電路(7)，其特征在于該電路(7)被構(gòu)成數(shù)字式的。
3.根據(jù)權(quán)利要求2的電路(7)，其特征在于該被倍增的輸入信號(In)可作為相位相等的輸出信號(out)輸出。
4.根據(jù)以上權(quán)利要求中一項的電路(7)，其特征在于該電路(7)處理作為輸入信號(In)的一個來自旋轉(zhuǎn)發(fā)送器的轉(zhuǎn)角輸入信號(In)并且輸出一個輸出信號(Out)，該輸出信號具有該轉(zhuǎn)角輸入信號(In)的多倍的分辨率。
5.根據(jù)權(quán)利要求2至4中一項的電路(7)，其特征在于該PLL-頻率測量電路(6)通過一個倍頻器(3)連接到一個數(shù)字式振蕩器(1)的輸入端及該振蕩器的輸出時鐘脈沖信號(CLK OUT)為該數(shù)字電路(7)的輸出信號(Out)。
6.根據(jù)權(quán)利要求2至5中一項的電路(7)，其特征在于一個設(shè)在該PLL-頻率測量電路(6)中的數(shù)字式振蕩器(1)及所述通過一個倍頻器(3)連接在該PLL-頻率測量電路(6)上的數(shù)字式振蕩器(1)可用相同的系統(tǒng)時鐘脈沖信號(2)控制。
7.根據(jù)權(quán)利要求2至6中一項的電路(7)，其特征在于該PLL-頻率測量電路(6)通過兩個或多個倍頻器(3)連接到兩個或多個所屬的數(shù)字式振蕩器(1)的這些輸入端，及這些振蕩器的輸出時鐘脈沖信號(CLK OUT)為該電路(7)的輸出信號(Out)。
8.根據(jù)權(quán)利要求2至7中一項的電路(7)，其特征在于一個兩通道旋轉(zhuǎn)發(fā)送器的數(shù)字輸出信號(A，B)被用作該電路(7)的轉(zhuǎn)角輸入信號(In)。
9.根據(jù)權(quán)利要求2至8中一項的電路(7)，其特征在于該電路(7)的借助一個可編程的邏輯組件來實施。
10.根據(jù)權(quán)利要求2至8中一項的電路(7)，其特征在于該電路(7)借助一個信號處理器來實施。
11.根據(jù)權(quán)利要求2至8中一項的電路(7)，其特征在于該電路(7)借助一個ASIC來實施。
12.根據(jù)權(quán)利要求2至11中一項的電路(7)，其特征在于該電路(7)的一部分以一個可編程的邏輯組件、以一個ASIC或一個信號處理器來實施，及該數(shù)字電路(7)的另一部分以所述組中的另兩個數(shù)字式組件中的一個來實施。
13.根據(jù)權(quán)利要求2至12中一項的電路(7)，其特征在于該倍頻器(3)具有一個有理(rationalen)內(nèi)插系數(shù)(i)。
14.具有根據(jù)權(quán)利要求1至13中一項的電路(7)的印刷材料加工機(12)。
15.用于處理具有一個第一頻率的一個輸入信號(In)及輸出至少一個其頻率為該輸入信號(In)的該第一頻率的多倍的輸出信號(Out)的方法，其特征在于一個PLL-頻率測量電路(6)中的該輸入信號(In)在頻率及相位上被測量；及該被測量的輸入信號(In)借助至少一個倍頻器(3)及一個與其連接的振蕩器(1)被倍增。
16.根據(jù)權(quán)利要求15的方法，其特征在于借助數(shù)字式信號處理將該被倍增的輸入信號(In)相位相等地作為輸出信號(out)輸出。
17.根據(jù)權(quán)利要求16的方法，其特征在于處理作為輸入信號(In)的一個來自旋轉(zhuǎn)發(fā)送器的轉(zhuǎn)角輸入信號(In)。
全文摘要
本發(fā)明涉及用于處理具有第一頻率的一個輸入信號(In)及輸出至少一個其頻率為輸入信號(In)的第一頻率的多倍的輸出信號(Out)的電路(7)及方法。本發(fā)明的特征在于一個PLL－頻率測量電路(6)中的輸入信號(In)可在頻率及相位上被測量；及被測量的輸入信號(In)可借助至少一個倍頻器(3)及一個與其連接的振蕩器(1)被倍增。
文檔編號H03K5/13GK1613644SQ20041008837
公開日2005年5月11日 申請日期2004年11月3日 優(yōu)先權(quán)日2003年11月3日
發(fā)明者鮑里斯·亞斯尼埃維恰, 哈特穆特·凱爾 申請人:海德堡印刷機械股份公司