專(zhuān)利名稱(chēng)：半導(dǎo)體電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在由開(kāi)關(guān)元件構(gòu)成的半導(dǎo)體電路中的電平位移電路，以及具有該電平位移電路的信號(hào)輸出電路，特別涉及一種電平位移電路以及具有該電平位移電路的信號(hào)輸出電路，該電平位移電路可以適用于設(shè)計(jì)作為圖像顯示裝置和圖像讀取裝置的周邊電路的驅(qū)動(dòng)電路的輸出部。
背景技術(shù)：
以前，在設(shè)計(jì)作為圖像顯示裝置或圖像讀取裝置的周邊電路的驅(qū)動(dòng)電路的輸出部的信號(hào)輸出電路中，使用變換輸入信號(hào)為電壓振幅不同的驅(qū)動(dòng)信號(hào)的電平位移電路，以生成具有規(guī)定電壓振幅的驅(qū)動(dòng)信號(hào)電壓，其用于驅(qū)動(dòng)圖像顯示裝置的顯示象素的驅(qū)動(dòng)晶體管和圖像讀取裝置的讀取象素的光電傳感器。
在這樣的驅(qū)動(dòng)電路中，為了對(duì)應(yīng)于驅(qū)動(dòng)電路的IC芯片化，顯示面板和傳感器面板的基板的一體形成，由薄膜晶體管構(gòu)成的電路構(gòu)造是適用的，在該情況下，即使在包含電平位移電路的信號(hào)輸出電路中，由薄膜晶體管構(gòu)成的電路構(gòu)造也是適用的。
圖5為表示現(xiàn)有技術(shù)中的電平位移電路的一個(gè)構(gòu)造例的等價(jià)電路圖。
現(xiàn)有技術(shù)中的電平位移電路具有，例如，如圖5所示，串聯(lián)連接輸入側(cè)的CMOS轉(zhuǎn)換器和輸出側(cè)的CMOS轉(zhuǎn)換器的電路構(gòu)造(在圖中，前段的CMOS轉(zhuǎn)換器的輸出接點(diǎn)和后段的CMOS轉(zhuǎn)換器的輸入接點(diǎn)連接的電路)，該輸入側(cè)的CMOS轉(zhuǎn)換器為在由高電位電源供給的高電位電壓Vdd和由低電位電源供給的低電位電壓Vss之間，相互串聯(lián)連接p通道型薄膜晶體管Tp101和n通道型薄膜晶體管Tn102的電流路的轉(zhuǎn)換器，該輸出側(cè)的CMOS轉(zhuǎn)換器為在由高電位電源供給的高電位電壓Vdd和由低電位電源供給的低電位電壓Vss之間，相互串聯(lián)連接p通道型薄膜晶體管Tp103和n通道型薄膜晶體管Tn104的電流路的轉(zhuǎn)換器。
在這樣的電平位移電路中，通過(guò)向輸入端子Tin供給具有規(guī)定電壓振幅的輸入信號(hào)IN，能夠從輸出端子Tout輸出具有比所述輸入信號(hào)IN大的電壓振幅的輸出信號(hào)OUT，構(gòu)成輸入側(cè)的CMOS轉(zhuǎn)換器的薄膜晶體管Tp101和Tn102的各門(mén)端子皆連接至該輸入端子Tin，該輸出端子被設(shè)計(jì)在構(gòu)成輸出側(cè)的CMOS轉(zhuǎn)換器的薄膜晶體管Tp103和Tn104的連接接點(diǎn)上。在此，特別是通過(guò)適當(dāng)?shù)卦O(shè)定構(gòu)成輸出側(cè)的CMOS轉(zhuǎn)換器的薄膜晶體管Tp103和Tn104每一個(gè)的晶體管尺寸(通道尺寸)，輸出信號(hào)OUT的電壓振幅能夠任意地設(shè)定。
此外，作為構(gòu)成具有包含這樣的電平移位電路的信號(hào)輸出電路的驅(qū)動(dòng)電路的各薄膜晶體管，通?？梢赃m用使用了由多晶體硅構(gòu)成的半導(dǎo)體層的薄膜晶體管(以下，記為“多晶體硅薄膜晶體管”)或使用了由非晶體硅構(gòu)成的半導(dǎo)體層的薄膜晶體管(以下，記為“非晶體硅薄膜晶體管”)。
但是，如現(xiàn)有技術(shù)所示的電平位移電路中，存在如下所示的問(wèn)題。
即，在將上述的電平位移電路適用于圖像顯示裝置和圖像讀取裝置的驅(qū)動(dòng)電路的輸出部的信號(hào)輸出電路的情況下，必須生成具有電壓振幅的驅(qū)動(dòng)電壓(驅(qū)動(dòng)信號(hào))，該電壓振幅與圖像顯示裝置的顯示象素(顯示面板)和圖像讀取裝置的讀取象素(傳感器面板)的規(guī)格相對(duì)應(yīng)。在此，根據(jù)圖像顯示裝置和圖像讀取裝置，為了驅(qū)動(dòng)顯示象素和讀取象素，例如需要在信號(hào)輸出電路的電平位移電路中生成并輸出具有例如數(shù)十V程度的電壓振幅的驅(qū)動(dòng)信號(hào)。
然而，在使用多晶體硅薄膜晶體管構(gòu)成包含信號(hào)輸出電路的驅(qū)動(dòng)電路的情況下，因?yàn)槭箤?dǎo)通電流比較大且電子移動(dòng)度比較大，可以得到具有比較好的動(dòng)作速度的信號(hào)輸出電路，但是在該信號(hào)輸出電路的電平位移電路中，由于多晶體硅薄膜晶體管的絕緣耐壓比較低，不能承受如上所述的數(shù)十V的電壓振幅(電壓變化)，存在可能發(fā)生元件破壞的問(wèn)題。
另一方面，在使用非晶體硅薄膜晶體管構(gòu)成包含信號(hào)輸出電路的驅(qū)動(dòng)電路的情況下，與使用多晶體硅薄膜晶體管的情況相比，由于非晶體硅薄膜晶體管的絕緣耐壓比較高，在信號(hào)輸出電路的電平位移電路中，抑制對(duì)于上述數(shù)十V的電壓變化可以抑制元件破壞的發(fā)生，但是存在由于元件阻抗(通道阻抗)比較高導(dǎo)通電流小和由于電子移動(dòng)度低信號(hào)輸出電路的動(dòng)作速度慢的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明具有以下優(yōu)點(diǎn)在被構(gòu)成為具有薄膜晶體管的電平位移電路和包含電平位移電路的信號(hào)輸出電路中，即使在生成具有比較大的電壓振幅的輸出信號(hào)的情況下，在具有適度的動(dòng)作速度的同時(shí)，可以設(shè)定比較高的絕緣耐壓，也能夠輸出具有適當(dāng)?shù)碾妷悍秶妮敵鲂盘?hào)。
為了實(shí)現(xiàn)上述優(yōu)點(diǎn)，本發(fā)明的電平位移電路，將具有第一電壓振幅的第一信號(hào)轉(zhuǎn)換為具有比第一電壓振幅大的第二電壓振幅的第二信號(hào)，并輸出，其具備由至少一個(gè)具有單一通道極性的薄膜晶體管作為開(kāi)關(guān)元件構(gòu)成的輸入段的轉(zhuǎn)換電路，輸出段的轉(zhuǎn)換電路和自舉電路部，該薄膜晶體管使用由非晶體硅構(gòu)成的半導(dǎo)體層。輸入段的轉(zhuǎn)換電路具有兩個(gè)輸入端子，所述第一信號(hào)輸入任一所述輸入端子，所述第一信號(hào)的反相信號(hào)輸入另一所述輸入端子，生成第一信號(hào)的反轉(zhuǎn)信號(hào)并輸出。輸出段的轉(zhuǎn)換電路具有兩個(gè)輸入端子和一個(gè)輸出端子，所述第一信號(hào)輸入任一所述輸入端子，所述反轉(zhuǎn)信號(hào)輸入另一所述輸入端子，生成第二信號(hào)并輸出至所述輸出端子。自舉電路部設(shè)置于所述輸出段的轉(zhuǎn)換電路的一個(gè)所述輸入端子和所述輸出端子之間，保持作為電壓成分的所述第一信號(hào)和所述第二信號(hào)的電位差，升壓輸入至所述輸出段的轉(zhuǎn)換電路的一個(gè)所述輸出端子的信號(hào)電壓的電壓值。
所述輸入段的轉(zhuǎn)換電路具備串聯(lián)連接第一電源電壓和第二電源電壓間的電流通路的第一開(kāi)關(guān)元件和第二開(kāi)關(guān)元件。所述第一開(kāi)關(guān)元件的控制端子連接至另一個(gè)所述輸入端子，輸入所述第一信號(hào)的反相信號(hào)。所述第二開(kāi)關(guān)元件的控制端子連接至一個(gè)所述輸入端子，輸入第一信號(hào)。第一開(kāi)關(guān)元件和第二開(kāi)關(guān)元件的連接點(diǎn)輸出所述反轉(zhuǎn)信號(hào)。
所述輸出段的轉(zhuǎn)換電路具備串聯(lián)連接第一電源電壓和第二電源電壓之間的電流通路的第三開(kāi)關(guān)元件和第四開(kāi)關(guān)元件。第三開(kāi)關(guān)元件的控制端子連接至另一個(gè)所述輸入端子，輸入所述第一信號(hào)。第四開(kāi)關(guān)元件的控制端子連接至一個(gè)所述輸入端子，輸入所述反轉(zhuǎn)信號(hào)。所述第三開(kāi)關(guān)元件和所述第四開(kāi)關(guān)元件的連接點(diǎn)連接至所述輸出端子，輸出所述輸出信號(hào)。
所述自舉電路部設(shè)置在所述輸出段的轉(zhuǎn)換電路的所述第三開(kāi)關(guān)元件的控制端子與該第三開(kāi)關(guān)元件和所述第四開(kāi)關(guān)元件的連接點(diǎn)之間。該自舉電路部具備保持所述電壓成分的電容元件，和第五開(kāi)關(guān)元件，其電流通路的一端連接至第三開(kāi)關(guān)元件的控制端子，防止保存在所述電源元件中的電荷移動(dòng)。例如，所述電容元件為寄生電容，其形成在第三開(kāi)關(guān)元件的控制端子和電流端子之間。所述第五開(kāi)關(guān)元件的電流通路的另一端被輸入所述第一信號(hào)，其控制端子連接至第一電源電壓。
為了實(shí)現(xiàn)上述優(yōu)點(diǎn)，本發(fā)明的信號(hào)輸出電路，生成具有規(guī)定電壓振幅的輸出信號(hào)，并輸出，其具備信號(hào)生成部，生成具有第一電壓振幅的第一信號(hào)，和信號(hào)輸出部，將所述第一信號(hào)轉(zhuǎn)換為具有比第一電壓振幅大的第二電壓振幅的第二信號(hào)，并輸出。所述信號(hào)生成部具有至少一個(gè)薄膜晶體管，作為開(kāi)關(guān)元件，該薄膜晶體管使用由多晶體硅構(gòu)成的半導(dǎo)體層，所述信號(hào)輸出部具有至少一個(gè)薄膜晶體管，作為開(kāi)關(guān)元件，該薄膜晶體管使用由非晶體硅構(gòu)成的半導(dǎo)體層。所述信號(hào)輸出部具備輸入段的轉(zhuǎn)換電路，具有兩個(gè)輸入端子，所述第一信號(hào)輸入任一所述輸入端子，所述第一信號(hào)的反相信號(hào)輸入另一所述輸入端子，生成第一信號(hào)的反轉(zhuǎn)信號(hào)并輸出；輸出段的轉(zhuǎn)換電路，具有兩個(gè)輸入端子和一個(gè)輸出端子，所述第一信號(hào)輸入任一所述輸入端子，所述反轉(zhuǎn)信號(hào)輸入另一所述輸入端子，生成第二信號(hào)并輸出至所述輸出端子；和自舉電路部，設(shè)置于所述輸出段的轉(zhuǎn)換電路的一個(gè)所述輸入端子和所述輸出端子之間，保持作為電壓成分的所述第一信號(hào)和所述第二信號(hào)的電位差，升壓輸入至所述輸出段的轉(zhuǎn)換電路的一個(gè)所述輸出端子的信號(hào)電壓的電壓值。
所述輸入段的轉(zhuǎn)換電路具備串聯(lián)連接第一電源電壓和第二電源電壓間的電流通路的第一開(kāi)關(guān)元件和第二開(kāi)關(guān)元件。所述第一開(kāi)關(guān)元件的控制端子連接至另一個(gè)所述輸入端子，輸入所述第一信號(hào)的反相信號(hào)。所述第二開(kāi)關(guān)元件的控制端子連接至一個(gè)所述輸入端子，輸入第一信號(hào)。第一開(kāi)關(guān)元件和第二開(kāi)關(guān)元件的連接點(diǎn)輸出所述反轉(zhuǎn)信號(hào)。
所述輸出段的轉(zhuǎn)換電路具備串聯(lián)連接第一電源電壓和第二電源電壓之間的電流通路的第三開(kāi)關(guān)元件和第四開(kāi)關(guān)元件。第三開(kāi)關(guān)元件的控制端子連接至另一個(gè)所述輸入端子，輸入所述第一信號(hào)。第四開(kāi)關(guān)元件的控制端子連接至一個(gè)所述輸入端子，輸入所述反轉(zhuǎn)信號(hào)。所述第三開(kāi)關(guān)元件和所述第四開(kāi)關(guān)元件的連接點(diǎn)連接至所述輸出端子，輸出所述輸出信號(hào)。
所述自舉電路部設(shè)置在所述輸出段的轉(zhuǎn)換電路的所述第三開(kāi)關(guān)元件的控制端子與該第三開(kāi)關(guān)元件和所述第四開(kāi)關(guān)元件的連接點(diǎn)之間。所述自舉電路部具備保持所述電壓成分的電容元件，和第五開(kāi)關(guān)元件，其電流通路的一端連接至第三開(kāi)關(guān)元件的控制端子，防止保存在所述電源元件中的電荷移動(dòng)。例如，所述電容元件為寄生電容，其形成在第三開(kāi)關(guān)元件的控制端子和電流端子之間。所述第五開(kāi)關(guān)元件的電流通路的另一端被輸入所述第一信號(hào)，其控制端子連接至第一電源電壓。
所述第一電源電壓為高電位電壓，所述第二電源電壓為低電位電壓，所述第三至第五開(kāi)關(guān)元件為薄膜晶體管，這些薄膜晶體管使用由p通道型非晶體硅半導(dǎo)體層構(gòu)成的半導(dǎo)體層?；蛘撸龅谝浑娫措妷簽榈碗娢浑妷?，所述第二電源電壓為高電位電壓，所述第三至第五開(kāi)關(guān)元件為薄膜晶體管，這些薄膜晶體管使用由p通道型非晶體硅半導(dǎo)體層構(gòu)成的半導(dǎo)體層。


圖1是表示本發(fā)明的電平位移電路的第一實(shí)施方式的等價(jià)電路圖。
圖2是表示在本實(shí)施方式的電平位移電路的各端子和接點(diǎn)中的信號(hào)電壓變化的模擬結(jié)果。
圖3是表示第一實(shí)施方式的電平位移電路的其它電路構(gòu)造例的等價(jià)電路圖。
圖4A，B是表示本發(fā)明的電平位移電路的第二實(shí)施方式的等價(jià)電路圖。
圖5是表示現(xiàn)有技術(shù)的電平位移電路的一個(gè)構(gòu)造例的等價(jià)電路圖。
具體實(shí)施例方式
以下，基于附圖所示的實(shí)施方式，說(shuō)明依照本發(fā)明的電平位移電路以及具有該電平位移電路的信號(hào)輸出電路。
<第一實(shí)施方式>
圖1是表示依照本發(fā)明的電平位移電路的第一實(shí)施方式的等價(jià)電路圖。
在該圖中，對(duì)于與上述的現(xiàn)有技術(shù)所示的電平位移電路相同的結(jié)構(gòu)，使用相似的或者相同的標(biāo)號(hào)，進(jìn)行說(shuō)明。
如圖1所示，例如，依照本實(shí)施例的電平位移電路10具備n通道型薄膜晶體管(第1開(kāi)關(guān)元件)Tr11，n通道型薄膜晶體管(第2開(kāi)關(guān)元件)Tr12，n通道型薄膜晶體管(第5開(kāi)關(guān)元件)Tr15，n通道型薄膜晶體管(第3開(kāi)關(guān)元件)Tr13，n通道型薄膜晶體管(第4開(kāi)關(guān)元件)Tr14，連接在接點(diǎn)N12和接點(diǎn)N13之間的電容器(電容元件)Cbs和連接至接點(diǎn)N13的輸出端子Tout。薄膜晶體管Tr11連接至加有高電位電壓(第1電源電壓)Vdd的電壓端子Tvd和接點(diǎn)N11之間的電流通路(源—漏端子)，且其控制端子(門(mén)端子)連接至加有輸入信號(hào)(第1信號(hào))IN+的反相信號(hào)(輸入信號(hào)IN-)的輸入端子Tina。薄膜晶體管Tr12連接至接點(diǎn)N11和加有低電位電壓(第2電源電壓)Vss的電壓端子Tvs之間的電流通路，且其控制端子連接至加有輸入信號(hào)IN+的輸入端子Tinb。薄膜晶體管Tr15連接至輸入端子Tinb和接點(diǎn)N12之間的電流通路，且其控制端子連接至電壓端子Tvd。薄膜晶體管Tr13連接至電壓端子Tvd和接點(diǎn)N13(輸出端子Tout)之間的電流通路，且其控制端子連接至接點(diǎn)N12。薄膜晶體管Tr14連接至接點(diǎn)N13和電壓端子Tvs之間的電流通路，且其控制端子連接至接點(diǎn)N11。
即，在依照本實(shí)施方式的電平位移電路中，薄膜晶體管Tr11以及Tr12構(gòu)成輸入段的轉(zhuǎn)換電路，其串聯(lián)連接在高電位電壓Vdd和低電位電壓Vss之間，將輸入信號(hào)IN+的反相信號(hào)(輸入信號(hào)IN-)加到薄膜晶體管Tr11的控制端子，且同時(shí)將輸入信號(hào)IN+加到薄膜晶體管Tr12的控制端子。
此外，薄膜晶體管Tr13以及Tr14構(gòu)成輸出段的轉(zhuǎn)換電路，其串聯(lián)連接在高電位電壓Vdd和低電位電壓Vss之間，將接點(diǎn)N12的電位加到薄膜晶體管Tr13的控制端子，同時(shí)將接點(diǎn)N11的電位(為輸入段的轉(zhuǎn)換電路的輸出電位，形成輸入信號(hào)IN+的反轉(zhuǎn)信號(hào)；如后所述，形成接點(diǎn)N12的電位的大約反相)加到薄膜晶體管Tr14的控制端子。
在此，例如，每個(gè)薄膜晶體管Tr11-Tr15由使用半導(dǎo)體層的薄膜晶體管構(gòu)成，形成在單一的絕緣性基板上，該半導(dǎo)體層由非晶體硅構(gòu)成。
接下來(lái)，說(shuō)明具有上述電路構(gòu)造的電平位移電路的動(dòng)作。
圖2是表示在依照本實(shí)施方式的電平位移電路的各個(gè)端子和接點(diǎn)處信號(hào)電壓變化的模擬結(jié)果。
在此，說(shuō)明了在上述的電平位移電路10A中，將高電位電壓Vdd設(shè)定為+15V，將低電位電壓Vss設(shè)定為-18V，并通過(guò)上述電平位移電路10A，將具有0-15V的電壓振幅(第1電壓振幅)的輸入信號(hào)IN+轉(zhuǎn)換為具有-15V——+15V的電壓振幅(第2電壓振幅)的輸出信號(hào)OUT，并輸出的情況。
首先，在對(duì)于輸入段的轉(zhuǎn)換電路，說(shuō)明其動(dòng)作特性時(shí)，如圖2所示，在將作為輸入信號(hào)IN+的高電平(＝+15V)輸入至輸入端子Tinb的同時(shí)，在將成為輸入信號(hào)IN+的反相的低電平(＝0V)的輸入信號(hào)IN-輸入至輸入端子Tina時(shí)，圖1所示的電平位移電路10A的薄膜晶體管Tr12做接通動(dòng)作，同時(shí)薄膜晶體管Tr11做關(guān)閉動(dòng)作。通過(guò)這樣，接點(diǎn)N11通過(guò)薄膜晶體管Tr12與電壓端子Tvs(低電位電壓Vss＝-18V)連接，即使薄膜晶體管Tr12的導(dǎo)通阻抗(接通阻抗)分得高電壓，該電位Vn11被設(shè)定為具有足夠低的信號(hào)電壓(大概-13V)的低電平一方面，如果將作為輸入信號(hào)IN+的低電平(＝0V)輸入至輸入端子Tinb，且同時(shí)將高電平(＝+15V)的輸入信號(hào)IN-輸入至輸入端子Tina，該輸入信號(hào)IN-為輸入信號(hào)IN+的反相，薄膜晶體管Tr11接通，且同時(shí)薄膜晶體管Tr12關(guān)閉。這樣，雖然薄膜晶體管Tr11的導(dǎo)通阻抗(接通阻抗)分去了高的電壓，通過(guò)薄膜晶體管Tr1 1連接至電壓端子Tvd(高電位電壓Vdd＝-18V)的接點(diǎn)N11的電位Vn11被設(shè)定為高電平。在此，在非晶體硅薄膜晶體管的電路特性中，連接至高單位電壓Vdd側(cè)的薄膜晶體管Tr11的導(dǎo)通阻抗比較大，將該導(dǎo)通阻抗設(shè)定為小的是困難的，所以如圖2所示，接點(diǎn)N11的電位Vn11為高電平，約為+3-+4V的非常低的電壓。
這樣，在圖1所示的電平位移電路10A中，輸入段的轉(zhuǎn)換電路(薄膜晶體管Tr11，Tr12)的輸出電壓(接點(diǎn)N11的電位Vn11)在高電平側(cè)很低，不具有足夠的電壓振幅。因此，在本實(shí)施方式中，如下所示，通過(guò)將輸出段的轉(zhuǎn)換電路的輸出電壓輸入(加到)輸出段的轉(zhuǎn)換電路，在生成與輸入信號(hào)同相的輸出信號(hào)的同時(shí)，增大其電壓振幅。
即，在輸出段的轉(zhuǎn)換電路中，當(dāng)上述輸入段的轉(zhuǎn)換電路的輸出電平(接點(diǎn)N11的電位Vn11)為高電平(約為+3-+4V)時(shí)，薄膜晶體管Tr14接通，接點(diǎn)N13(輸出端子Tout)通過(guò)薄膜晶體管Tr14與電壓端子Tvs(低電位電壓Vss＝-18V)連接，雖然薄膜晶體管Tr14的導(dǎo)通阻抗分去了高的電壓，該電位(輸出信號(hào)OUT)被設(shè)定為期望的信號(hào)電壓(期望的電壓振幅-15V——+15V的下限側(cè)的電壓是-15V；低電平)。
在此，在輸出段的轉(zhuǎn)換電路中，因?yàn)橥ㄟ^(guò)薄膜晶體管Tr15，將輸入信號(hào)IN+的信號(hào)電壓加到薄膜晶體管Tr13的門(mén)端子(接點(diǎn)N12)上，該薄膜晶體管15通過(guò)將高電位電壓Vdd(＝+15V)總是加在其門(mén)端子而維持導(dǎo)通狀態(tài)，所以在上述輸入段的轉(zhuǎn)換電路的輸出電壓(接點(diǎn)N11的電位Vn11)為高電平時(shí)(輸入信號(hào)IN+為低電平時(shí))，如圖2所示，該電位Vn12被設(shè)定為約為0V的低電平。通過(guò)這樣，將在接點(diǎn)N12和N13之間產(chǎn)生的電位差作為電壓成分存儲(chǔ)在電容器Cbs中。在此，因?yàn)橥ㄟ^(guò)薄膜晶體管Tr15存儲(chǔ)在電容器Cbs上的電荷移動(dòng)被阻礙，所以與上述電位差相對(duì)應(yīng)的電壓成分被很好地存儲(chǔ)在電容器Cbs中。
其次，當(dāng)上述輸入段的轉(zhuǎn)換電路的輸出電壓(接點(diǎn)N11的電位Vn11)為低電平(約為-13V)時(shí)，薄膜晶體管Tr14關(guān)閉，且同時(shí)通過(guò)將基于高電平(+15V)的輸入信號(hào)IN+的電壓加在薄膜晶體管Tr13的門(mén)端子(接點(diǎn)N12)，薄膜晶體管Tr13接通，接點(diǎn)N13(輸出端子Tout)通過(guò)薄膜晶體管Tr13連接至電壓端子Tvd(高電位電壓Vdd＝+15V)。
通過(guò)這樣，隨著接點(diǎn)N13的電壓的上升，該接點(diǎn)N13加有由薄膜晶體管Tr13分去的低的電壓，在薄膜晶體管Tr13的門(mén)端子(接點(diǎn)N12)處，如圖2所示，產(chǎn)生(自舉現(xiàn)象)一電壓(約為25-27V)，該電壓為將接點(diǎn)N13的電位乘以相當(dāng)于存儲(chǔ)在上述電容器Cbs中的電壓成分的電位差而得到的電壓。因?yàn)楸∧ぞw管Tr13接通為略飽和狀態(tài)，所以接點(diǎn)N13的電位(輸出信號(hào)OUT)得到作為輸出信號(hào)OUT的足夠高的信號(hào)電壓(即，期望的電壓振幅-15-+15V的上限側(cè)的電壓近似為+13-+14V，高電平)，該信號(hào)電壓近似于高電位電壓Vdd(＝+15V)。
這樣，在依照本實(shí)施方式的電平位移電路中，使用n通道型非晶體硅薄膜晶體管，構(gòu)成兩段的轉(zhuǎn)換電路。此外，通過(guò)使用自舉電路(薄膜晶體管Tr15，電容器Cbs)，升壓施加至輸出段的轉(zhuǎn)換電路的一方的信號(hào)電壓(高電平)，即使在由輸入段的轉(zhuǎn)換電路輸出的高電平側(cè)的信號(hào)電壓非常低的情況下，從輸出段的轉(zhuǎn)換電路輸出的高電平側(cè)的信號(hào)電壓也可以非常高。在此，薄膜晶體管Tr11-Tr15由于都是由非晶體硅薄膜晶體管構(gòu)成且具有高的絕緣耐壓性能，即使具有數(shù)十V的電壓振幅(電壓變化)的輸出信號(hào)，也不會(huì)產(chǎn)生元件破壞，能夠較好的輸出。
因此，通過(guò)將用這樣的非晶體硅薄膜晶體管構(gòu)成的電平位移電路作為輸出段(信號(hào)輸出部)，連接至例如由多晶體硅薄膜晶體管構(gòu)成的信號(hào)生成電路(例如，移位寄存器電路等，信號(hào)生成部)的后段，在前段的信號(hào)生成電路中，因?yàn)槎嗑w硅薄膜晶體管的元件阻抗比較低，可以實(shí)現(xiàn)快速的信號(hào)生成動(dòng)作，另一方面，在后段的信號(hào)生成電路中，由于使用非晶體硅薄膜晶體管，根據(jù)高耐壓特性可以良好的生成具有比較大的電壓振幅(數(shù)十V)的輸出信號(hào)，所以能夠?qū)崿F(xiàn)信號(hào)輸出電路，該信號(hào)輸出電路具有作為整體適用的動(dòng)作速度，同時(shí)能夠不產(chǎn)生元件破壞地輸出具有合適的電壓范圍的輸出信號(hào)。
圖3為說(shuō)明依照上述第一實(shí)施方式的電平位移電路的其它電路構(gòu)造示例的等價(jià)電路圖。
在此，對(duì)于與上述電平位移電路(圖1)相同的構(gòu)造，省略其描述。
在上述實(shí)施方式中，在輸出段的轉(zhuǎn)換電路(薄膜晶體管Tr13，Tr14)中，在加有高電位電壓Vdd的薄膜晶體管Tr13的門(mén)端子(接點(diǎn)N12)和輸出端子Tout(接點(diǎn)N13)之間，連接有構(gòu)成自舉電路的電容器Cbs。在本實(shí)施方式中，如圖3所示，具有省略了該電容器Cbs的電路構(gòu)造。
即，為了使電平位移電路10B的驅(qū)動(dòng)能力(即，用于驅(qū)動(dòng)負(fù)載(例如，在現(xiàn)有技術(shù)中記載的顯示象素和讀取象素)的能力，該負(fù)載供給了由電平位移電路生成的輸出信號(hào)OUT)提高，在薄膜晶體管Tr13的晶體管尺寸(通道大小)設(shè)計(jì)為大的情況下，因?yàn)樵诒∧ぞw管Tr13的門(mén)極—源極之間形成的寄生電容Cgs大，所以在該寄生電容Cgs具有足夠大的容量值時(shí)，其具有與上述的實(shí)施方式所述電容器Cbs相似的功能，從而，在電路構(gòu)造中省略該電容器Cbs，也能夠得到與上述實(shí)施方式中相似的效果。
<第二實(shí)施方式>
接下來(lái)，描述依照本發(fā)明的電平位移電路的第二實(shí)施方式。
圖4A，B是表示依照本發(fā)明的電平位移電路的第二實(shí)施方式的等價(jià)電路圖。
在此，對(duì)于與上述電平位移電路(圖1，圖3)相似的構(gòu)造，使用相似或相同的標(biāo)號(hào)，且為了簡(jiǎn)化而省略其描述。
在上述的第一實(shí)施方式中，描述了使用n通道型非晶體硅薄膜晶體管構(gòu)成電平位移電路的情況。在本實(shí)施方式中，具有使用p通道型非晶體硅薄膜晶體管的電路構(gòu)造。
即，如圖4A所示，依照本實(shí)施方式的電平位移電路10C具有如下構(gòu)造輸入段和輸出段的轉(zhuǎn)換電路并聯(lián)設(shè)置在供給了高電位電壓(第二電源電壓)Vdd和低電位電壓(第一電源電壓)Vss的電壓端子Tvd，Tvs之間，各個(gè)p通道型薄膜晶體管Tr22和TR21，Tr24和Tr23串聯(lián)連接。此外，在輸入段和輸出段的轉(zhuǎn)換電路之間，連接有構(gòu)成自舉電路的薄膜晶體管Tr25和電容器Cbs。
在此，與上述的第一實(shí)施方式所示的情況相同，在構(gòu)成輸出段的轉(zhuǎn)換電路的薄膜晶體管Tr23的晶體管尺寸大，且具有規(guī)定的門(mén)極—源極將的電容(寄生電容)的情況下，如圖4B所示電平位移電路10D可以使用省略了電容器Cbs的電路構(gòu)造。
因此，在依照本實(shí)施方式的電平位移電路中，具有與上述實(shí)施方式所示的電平位移電路(圖1，圖3)相反的薄膜晶體管極性，且電壓端子Tvd，Tvs的連接狀態(tài)相反，所以能夠?qū)崿F(xiàn)與圖2基本相似的信號(hào)電壓特性。
此外，根據(jù)在本發(fā)明的電平位移電路和具備該電平位移電路的信號(hào)輸出電路中生成、輸出的輸出信號(hào)，對(duì)于動(dòng)作的負(fù)載(顯示象素或讀取象素等)沒(méi)有特別的限定，但是總之，如果是由具有數(shù)十V程度的比較大的電壓振幅的驅(qū)動(dòng)信號(hào)(輸出信號(hào))進(jìn)行動(dòng)作的話是可以的，例如、在由絕緣板上形成的單一非晶體硅構(gòu)成的半導(dǎo)體層(通道層)的上方和下方，形成個(gè)別的門(mén)電極，在具有所謂的雙門(mén)型薄膜晶體管構(gòu)造的光電傳感器的驅(qū)動(dòng)控制中能夠很好的適用。
權(quán)利要求
1.一種電平位移電路，將具有第一電壓振幅的第一信號(hào)轉(zhuǎn)換為具有比第一電壓振幅大的第二電壓振幅的第二信號(hào)，并輸出，具備被構(gòu)成為至少具備利用由非晶體硅構(gòu)成的半導(dǎo)體層的薄膜晶體管作為開(kāi)關(guān)元件，該非晶體硅具有單一通道極性，輸入段的轉(zhuǎn)換電路，其具有兩個(gè)輸入端子，向任意一方的所述輸入端子輸入所述第一信號(hào)，向另一方的所述輸入端子輸入所述第一信號(hào)的反相信號(hào)，生成并輸出所述第一信號(hào)的反轉(zhuǎn)信號(hào)，輸出段的轉(zhuǎn)換電路，其具有兩個(gè)輸入端子和一個(gè)輸出端子，向任意一方的所述輸入端子輸入所述第一信號(hào)，輸入所述第一信號(hào)，向另一方的所述輸入端子輸入所述反轉(zhuǎn)信號(hào)，生成所述第二信號(hào)并向所述輸出端子輸出自舉電路部，其設(shè)置在所述輸出段的轉(zhuǎn)換電路的一方的所述輸入端子和所述輸出端子之間，將所述第一信號(hào)和所述第二信號(hào)的電位差作為電壓成分并保持，使輸入到所述輸出段的轉(zhuǎn)換電路的一方的所述輸出端子的信號(hào)電壓的電壓值升壓。
2.如權(quán)利要求1所述的電平位移電路，其中，所述輸入段的轉(zhuǎn)換電路具備在第一電源電壓和第二電源電壓間串聯(lián)連接電流通道的第一開(kāi)關(guān)元件和第二開(kāi)關(guān)元件，所述第一開(kāi)關(guān)元件的控制端子與一方的所述輸入端子相連接，輸入所述第一信號(hào)的反相信號(hào)，所述第二開(kāi)關(guān)元件的控制端子與另一方的所述輸入端子相連接至，輸入所述第一信號(hào)，向所述第一開(kāi)關(guān)元件和所述第二開(kāi)關(guān)元件的連接點(diǎn)輸出所述反轉(zhuǎn)信號(hào)。
3.如權(quán)利要求2所述的電平位移電路，其中所述第一電源電壓為高電位電壓，所述第二電源電壓為低電位電壓，所述第一、第二開(kāi)關(guān)元件為薄膜晶體管，該薄膜晶體管使用由n通道型非晶體硅半導(dǎo)體層構(gòu)成的半導(dǎo)體層。
4.如權(quán)利要求2所述的電平位移電路，其中所述第一電源電壓為低電位電壓，所述第二電源電壓為高電位電壓，所述第一、第二開(kāi)關(guān)元件為薄膜晶體管，該薄膜晶體管使用由p通道型非晶體硅半導(dǎo)體層構(gòu)成的半導(dǎo)體層。
5.如權(quán)利要求1所述的電平位移電路，其中所述輸出段的轉(zhuǎn)換電路具備在第一電源電壓和第二電源電壓之間串聯(lián)連接電流通路的第三開(kāi)關(guān)元件和第四開(kāi)關(guān)元件，所述第三開(kāi)關(guān)元件的控制端子與一方的所述輸入端子相連接，輸入所述第一信號(hào)，所述第四開(kāi)關(guān)元件的控制端子與另一方的所述輸入端子相連接，輸入所述反轉(zhuǎn)信號(hào)，所述第三開(kāi)關(guān)元件和所述第四開(kāi)關(guān)元件的連接點(diǎn)與所述輸出端子相連接，輸出所述輸出信號(hào)。
6.如權(quán)利要求5所述的電平位移電路，其中所述自舉電路部設(shè)置在所述輸出段的轉(zhuǎn)換電路的所述第三開(kāi)關(guān)元件的控制端子與該第三開(kāi)關(guān)元件和所述第四開(kāi)關(guān)元件的連接點(diǎn)之間，具備保持所述電壓成分的電容元件，和第五開(kāi)關(guān)元件，電流通路的一端連接第三開(kāi)關(guān)元件的控制端子，防止保存在所述電容元件中的電荷移動(dòng)。
7.如權(quán)利要求6所述的電平位移電路，其中所述電容元件為寄生電容，其形成在第三開(kāi)關(guān)元件的控制端子與所述第三開(kāi)關(guān)元件和所述第四開(kāi)關(guān)元件的連接點(diǎn)之間。
8.如權(quán)利要求6所述的電平位移電路，其中所述第五開(kāi)關(guān)元件向電流通路的另一端被輸入所述第一信號(hào)，控制端子連接第一電源電壓。
9.如權(quán)利要求5所述的電平位移電路，其中所述第一電源電壓為高電位電壓，所述第二電源電壓為低電位電壓，所述第三至第五開(kāi)關(guān)元件為薄膜晶體管，該薄膜晶體管使用由p通道型非晶體硅構(gòu)成的半導(dǎo)體層。
10.如權(quán)利要求5所述的電平位移電路，其中所述第一電源電壓為低電位電壓，所述第二電源電壓為高電位電壓，所述第三至第五開(kāi)關(guān)元件為薄膜晶體管，該薄膜晶體管使用由p通道型非晶體硅構(gòu)成的半導(dǎo)體層。
11.一種信號(hào)輸出電路，其生成并輸出具有規(guī)定的電壓振幅的輸出信號(hào)，具備信號(hào)生成部，生成具有第一電壓振幅的第一信號(hào)，和信號(hào)輸出部，將所述第一信號(hào)轉(zhuǎn)換為具有比第一電壓振幅大的第二電壓振幅的第二信號(hào)，并輸出，所述信號(hào)生成部被構(gòu)成為至少具備利用由多晶體硅構(gòu)成的半導(dǎo)體層的薄膜晶體管作為開(kāi)關(guān)元件，所述信號(hào)輸出部被構(gòu)成為至少具備利用由非晶體硅構(gòu)成的半導(dǎo)體層的薄膜晶體管作為開(kāi)關(guān)元件，該非晶體硅具有單一通道極性，所述信號(hào)輸出部具備輸入段的轉(zhuǎn)換電路，具有兩個(gè)輸入端子，向任意一方的所述輸入端子輸入所述第一信號(hào)，向另一方的所述輸入端子輸入所述第一信號(hào)的反相信號(hào)，生成并輸出所述第一信號(hào)的反轉(zhuǎn)信號(hào)，輸出段的轉(zhuǎn)換電路，具有兩個(gè)輸入端子和一個(gè)輸出端子，向任意一方的所述輸入端子輸入所述第一信號(hào)，向另一方的所述輸入端子輸入所述反轉(zhuǎn)信號(hào)，生成所述第二信號(hào)并作為所述輸出信號(hào)向所述輸出端子輸出，自舉電路部，設(shè)置在所述輸出段的轉(zhuǎn)換電路的一方的所述輸入端子和所述輸出端子之間，將所述第一信號(hào)和所述第二信號(hào)的電位差作為電壓成分保持，將輸入至所述輸出段的轉(zhuǎn)換電路的一方的所述輸出端子的信號(hào)電壓的電壓值升壓。
12.如權(quán)利要求11所述的信號(hào)輸出電路，其中，所述輸入段的轉(zhuǎn)換電路具備在第一電源電壓和第二電源電壓間串聯(lián)連接電流通路的第一開(kāi)關(guān)元件和第二開(kāi)關(guān)元件，所述第一開(kāi)關(guān)元件的控制端子與一方的所述輸入端子相連接，輸入所述第一信號(hào)的反相信號(hào)，所述第二開(kāi)關(guān)元件的控制端子與另一方的所述輸入端子相連接，輸入第一信號(hào)，向所述第一開(kāi)關(guān)元件和所述第二開(kāi)關(guān)元件的連接點(diǎn)輸出所述反轉(zhuǎn)信號(hào)。
13.如權(quán)利要求12所述的信號(hào)輸出電路，其中所述第一電源電壓為高電位電壓，所述第二電源電壓為低電位電壓，所述第一、第二開(kāi)關(guān)元件為薄膜晶體管，該薄膜晶體管使用由n通道型非晶體硅構(gòu)成的半導(dǎo)體層。
14.如權(quán)利要求12所述的信號(hào)輸出電路，其中所述第一電源電壓為低電位電壓，所述第二電源電壓為高電位電壓，所述第一、第二開(kāi)關(guān)元件為薄膜晶體管，該薄膜晶體管使用由p通道型非晶體硅構(gòu)成的半導(dǎo)體層。
15.如權(quán)利要求11所述的信號(hào)輸出電路，其中所述輸出段的轉(zhuǎn)換電路具備在第一電源電壓和第二電源電壓之間串聯(lián)連接電流通路的第三開(kāi)關(guān)元件和第四開(kāi)關(guān)元件，第三開(kāi)關(guān)元件的控制端子與一方的所述輸入端子相連接，輸入所述第一信號(hào)，第四開(kāi)關(guān)元件的控制端子與另一方的一個(gè)所述輸入端子相連接，輸入所述反轉(zhuǎn)信號(hào)，所述第三開(kāi)關(guān)元件和所述第四開(kāi)關(guān)元件的連接點(diǎn)與所述輸出端子相連接，輸出所述輸出信號(hào)。
16.如權(quán)利要求15所述的信號(hào)輸出電路，其中所述自舉電路部設(shè)置在所述輸出段的轉(zhuǎn)換電路的所述第三開(kāi)關(guān)元件的控制端子與該第三開(kāi)關(guān)元件和所述第四開(kāi)關(guān)元件的連接點(diǎn)之間，具備保持所述電壓成分的電容元件，和第五開(kāi)關(guān)元件，電流通路的一端與第三開(kāi)關(guān)元件的控制端子相連接，防止保存在所述電容元件中的電荷移動(dòng)。
17.如權(quán)利要求16所述的信號(hào)輸出電路，其中所述電容元件為寄生電容，其形成在第三開(kāi)關(guān)元件的控制端子與上述第三開(kāi)關(guān)元件和上述第四開(kāi)關(guān)元件的連接點(diǎn)之間。
18.如權(quán)利要求16所述的信號(hào)輸出電路，其中所述第五開(kāi)關(guān)元件，向電流通路的另一端輸入所述第一信號(hào)，控制端子與所述第一電源電壓相連接。
19.如權(quán)利要求15所述的信號(hào)輸出電路，其中所述第一電源電壓為高電位電壓，所述第二電源電壓為低電位電壓，所述第三至第五開(kāi)關(guān)元件為薄膜晶體管，該薄膜晶體管使用由p通道型非晶體硅構(gòu)成的半導(dǎo)體層。
20.如權(quán)利要求15所述的信號(hào)輸出電路，其中所述第一電源電壓為低電位電壓，所述第二電源電壓為高電位電壓，所述第三至第五開(kāi)關(guān)元件為薄膜晶體管，該薄膜晶體管使用由p通道型非晶體硅構(gòu)成的半導(dǎo)體層。
全文摘要
本發(fā)明的半導(dǎo)體電路中的電平位移電路具備輸入段的轉(zhuǎn)換電路，其輸入具有第一電壓振幅的輸入信號(hào)，且輸出該輸入信號(hào)的反轉(zhuǎn)信號(hào)；輸出段的轉(zhuǎn)換電路，其至少輸入所述輸入段的轉(zhuǎn)換電路的輸出信號(hào)，且輸出具有比第一電壓振幅大的第二電壓振幅的第二信號(hào)；和自舉電路部，將所述輸入信號(hào)和所述輸出信號(hào)的電位差作為電壓成分保持，將向所述輸出段的轉(zhuǎn)換電路輸入的信號(hào)電壓的電壓值升壓，所述電平位移電路的各個(gè)電路被構(gòu)成為至少具有使用半導(dǎo)體層的薄膜晶體管作為開(kāi)關(guān)元件，該半導(dǎo)體層由非晶體硅構(gòu)成。
文檔編號(hào)H03K19/0185GK1638281SQ20041009709
公開(kāi)日2005年7月13日 申請(qǐng)日期2004年12月24日 優(yōu)先權(quán)日2003年12月26日
發(fā)明者神原實(shí), 角忍, 山本卓已 申請(qǐng)人:卡西歐計(jì)算機(jī)株式會(huì)社