專利名稱：差動放大器電路以及控制差動放大器電路的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種差動放大器領(lǐng)域，特別是涉及一種特別適用于低壓操作以及一種能夠調(diào)節(jié)增加范圍的差動放大器電路以及控制差動放大器電路的方法。
背景技術(shù)：
差動放大器用于放大，并且產(chǎn)生一作為兩個差動或互補的輸入信號之間差值的函數(shù)的輸出信號，從而本身可拒絕差動輸入線上一般的噪聲，而能夠感測相對弱的信號電平。在這點上，傳統(tǒng)的集成電路差動放大器設(shè)計包括提供具有電流鏡(current mirror)負載的輸入晶體管的差動對，該輸入晶體管的差動對耦接到電流源以便提供一個單一輸出信號響應。然而，當晶體管尺寸和電源電平趨向減少時，就不能獲得所述傳統(tǒng)電路設(shè)計的理想的操作特性，并且電路的功能性對晶體管參數(shù)、溫度以及工作電壓的依賴性趨于增加以致于達到非常重要的程度。
由此可見，上述現(xiàn)有的差動放大器電路在結(jié)構(gòu)、方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決差動放大器電路存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的差動放大器電路存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務經(jīng)驗及專業(yè)知識，并配合學理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的差動放大器電路以及控制差動放大器電路的方法，能夠改進一般現(xiàn)有的差動放大器電路，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復試作樣品及改進后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的差動放大器電路存在的缺陷，而提供一種新的差動放大器電路，所要解決的技術(shù)問題是使其在輸出端提供基本對稱的電壓轉(zhuǎn)換以響應于提供于此的差動輸入信號。所述放大器包括一耦接到電源電壓源的電流鏡；一差動對，用于接收耦接到電流鏡的差動輸入信號并且限定其間的輸出；一電流源，用于將差動對耦接到參考電壓源；以及一電路路徑，耦接于電流鏡和參考電壓源之間，從而更加適于實用，且具有產(chǎn)業(yè)上的利用價值。
本發(fā)明的另一目的在于，提供一種差動放大器電路，該差動放大器包括一電流鏡，該電流鏡包括具有第一、第二以及控制端的第一和第二晶體管，其中電流鏡耦接到電源電壓源；一差動對，該差動對包括具有第一、第二、控制以及基底端的第三和第四晶體管，所述差動對耦接到電流鏡；一電流源，包括具有第一、第二以及控制端的第五晶體管，所述電流源耦接到差動對和參考電壓源；以及一個控制電路，其耦接到第三和第四晶體管的基底端以用于控制它們的閾值電壓。
特別是，在此公開一種特別適合于低壓操作的差動放大器，該放大器使用基底偏壓來控制N溝道差動輸入晶體管的閾值電壓以便允許更寬范圍的輸入電平。更進一步，在此公開一種其中引入附加偏流(bias current)而特別適合于低壓操作的差動放大器，該差動放大器使得輸出上拉(pull-up)電流增加而不增加下拉(pull-down)電流，從而更加適于實用。
本發(fā)明的再一目的在于，提供一種用于產(chǎn)生和控制差動放大器的基底偏壓的方法，所述差動放大器包括一個與其基底偏壓被控制的差動放大器相同的差動放大器。將所述相同的放大器的一個輸入設(shè)置為固定的偏壓并且另一輸入連接到其基底偏壓被控制的差動放大器的輸入之一。所述相同的差動放大器的輸出與第二固定的偏壓進行比較，以及根據(jù)該比較來產(chǎn)生控制信號，所述控制信號依次控制所有差動放大器的基底偏壓，從而更加適于實用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種低壓差動放大器電路，在其輸出提供基本對稱的電壓轉(zhuǎn)換以便響應提供于此的差動輸入信號，其包括電流鏡，耦接到電源電壓源；差動對，用于接收耦接到所述電流鏡的所述差動輸入信號并且定義其之間的所述輸出；電流源，用于將所述差動對耦接到參考電壓源；以及電流路徑，耦接在所述電流鏡的公共控制節(jié)點和所述參考電壓源之間。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的低壓差動放大器電路，其中所述的電流鏡包括第一和第二晶體管。
前述的低壓差動放大器電路，其中所述的第一和第二晶體管包括P溝道晶體管。
前述的低壓差動放大器電路，其中所述的差動對包括第三和第四晶體管。
前述的低壓差動放大器電路，其中所述的第三和第四晶體管包括N溝道晶體管。
前述的低壓差動放大器電路，其中所述的第三和第四晶體管都包括基底接點，所述基底接點耦接到偏壓信號輸入。
前述的低壓差動放大器電路，其中所述的電流源包括第五晶體管。
前述的低壓差動放大器電路，其中所述的第五晶體管包括一個N溝道晶體管，其閘極耦接于所述電源電壓源。
前述的低壓差動放大器電路，其中所述的電流路徑包括與附加電流源串聯(lián)的一個第六晶體管。
前述的低壓差動放大器電路，其中所述的第六晶體管包括一個N溝道晶體管。
前述的低壓差動放大器電路，其中所述的第六晶體管包括基底接點，該基底接點耦接到所述偏壓信號輸入。
前述的低壓差動放大器電路，其中所述的第六晶體管包括一個閘極端，該閘極端耦接以便接收至少一個所述差動輸入信號。
前述的低壓差動放大器電路，其中所述的附加電流源包括一個N溝道晶體管，該N溝道晶體管具有耦接到所述電源電壓源的閘極端。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種低壓差動放大器電路，其包括電流鏡，包括具有第一、第二以及控制端的第一和第二晶體管，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四晶體管，所述差動對耦接于所述電流鏡；電流源，包括具有第一、第二以及控制端的第五晶體管，所述電流源耦接于所述差動對和參考電壓源；電流路徑，耦接于所述電流鏡的公共控制節(jié)點和所述參考電壓源之間；以及控制電路，耦接到所述第三和第四晶體管的所述基底端以便控制其閾值電壓。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的低壓差動放大器電路，其中所述的第一和第二晶體管包括P溝道晶體管并且所述兩個晶體管的所述第一端耦接到所述電源電壓源。
前述的低壓差動放大器電路，其中所述的第一和第二晶體管的所述控制端耦接到所述第二晶體管的第二端。
前述的低壓差動放大器電路，其中所述的第三和第四晶體管的所述控制端耦接到所述差動放大器的各自的第一和第二差動輸入端。
前述的低壓差動放大器電路，其中所述的第一和第二晶體管的所述第二端分別耦接到所述第三和第四晶體管的所述第二端。
前述的低壓差動放大器電路，其中所述的第三和第四晶體管包括N溝道晶體管。
前述的低壓差動放大器電路，其中所述的第五晶體管的第二端耦接到所述第三和第四晶體管的所述第一端。
前述的低壓差動放大器電路，其中所述的第五晶體管包括一個N溝道晶體管，并且其所述的控制端耦接到所述電源電壓線。
前述的低壓差動放大器電路，其中所述的電流路徑包括耦接到所述第四晶體管的所述第二端的第六晶體管，其具有第一、第二控制端以及基底端；以及附加電流源，將所述第六晶體管耦接到所述參考電壓源。
前述的低壓差動放大器電路，其中包括一個偏壓信號輸入，其耦接到所述第三、第四以及第六晶體管的基底接點。
前述的低壓差動放大器電路，其中所述的第六晶體管包括一個N溝道晶體管。
前述的低壓差動放大器電路，其中所述的附加電流源包括一個N溝道晶體管，該N溝道晶體管具有耦接到所述電源電壓源的控制端。
前述的低壓差動放大器電路，其中所述的第六晶體管的所述控制端耦接到所述第四晶體管的所述控制端。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種用于控制第一差動放大器的基底偏壓的方法，所述的第一差動放大器包括一個完全等同于所述的第一差動放大器的第二差動放大器，所述第一差動放大器具有一個到所述第二差動放大器的輸入，所述第二差動放大器具有與所述第一差動放大器一樣等效的輸入，以及所述第二差動放大器的第二輸入端連接到參考電壓，其中所述方法包括感測所述第二差動放大器的輸出上的信號電平；以及基于所述第一和第二差動放大器的被感測到的信號電平來控制差動對的基底偏壓。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的用于控制第一差動放大器的基底偏壓方法，其進一步包括將一個附加的偏壓電流提供給所述第一和第二差動對，以便設(shè)定所述輸出的上拉電流增加而基本上不增加相應的下拉電流。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種低壓差動放大器電路，其包括電流鏡，包括具有第一、第二以及控制端的第一和第二晶體管，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四晶體管，所述差動對耦接于所述電流鏡；電流源，包括具有第一、第二以及控制端的第五晶體管，所述電流源耦接于所述差動對和參考電壓源；以及控制電路，耦接到所述第三和第四晶體管的所述基底端以控制其閾值電壓。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，本發(fā)明是關(guān)于一種差動放大器電路及控制差動放大器電路的方法，其中通過使用基底偏壓來控制N溝道差動輸入晶體管的閾值電壓，以便允許較寬范圍的輸入信號電平。差動放大器能夠低壓操作之外，進一步公開一種基于放大器的輸出電平，來控制差動放大器的輸入晶體管的基底偏壓的技術(shù)，其中引入一個附加的偏壓電流，該電流能夠使得上拉電流增加而不增加下拉電流。
借由上述技術(shù)方案，本發(fā)明差動放大器電路以及控制差動放大器電路的方法。其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品及方法中未見有類似的結(jié)構(gòu)設(shè)計及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)、方法或功能上皆有較大的改進，在技術(shù)上有較大的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的差動放大器電路具有增進的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，以下特舉多個較佳實施例，并配合附圖，詳細說明如下。


圖1是傳統(tǒng)MOS差動放大器的示意圖。
圖2是作為漏極到源極電壓(Vds)幅度的函數(shù)且用于具有1.0μ溝長和2.8μ寬的N溝道晶體管以及用于具有1.0μ溝長和6.0μ寬的P溝道晶體管的漏極電流的圖形說明，并且在上述兩種情況中，該漏極電流具有等于1.6V的閘極到源極電壓(Vgs)幅度。
圖3是圖1中所說明的晶體管的漏極電流的特征曲線，對于N和P設(shè)備來說，所述晶體管分別具有最小的溝道長度0.20μ和0.21μ。
圖4說明了先前圖形中兩個最小溝道長度晶體管的漏極電流，該漏極電流作為具有VDS為1.6V的VGS的幅度的函數(shù)。
圖5是通常具有1.6V的電源、INB固定在0.8V、IN轉(zhuǎn)變高于0.25V而低于0.8V，以及具有0V的晶體管106和112的基底偏壓(NBIAS)的圖1所示電路的仿真。
圖6說明了除將晶體管106和112的基底偏壓(NBIAS)設(shè)置為0.5V之外，在與先前圖形中所說明的那些相同條件之下的圖1的電路的性能。
圖7是根據(jù)本發(fā)明的電路的示意性說明，該電路產(chǎn)生并且控制差動放大器的基底偏壓(NBIAS)，所述差動放大器等效于圖1中所示出的所有有關(guān)的放大器。
圖8是根據(jù)本發(fā)明的另一代表性差動放大器電路的進一步示意性說明，在該放大器電路中，增加上拉電流而不增加下拉電路以便通過從節(jié)點MIRROR到地的附加的電流路徑而獲得對稱的轉(zhuǎn)換，所述附加的電流路徑不流經(jīng)晶體管808。
圖9是在與關(guān)于圖6所示仿真的所述相同條件下，先前圖形中所示的電路的響應的曲線。
具體實施例方式
為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的差動放大器電路以及控制差動放大器電路的方法其具體實施方式
、結(jié)構(gòu)、方法、制造方法、加工方法、步驟、特征及其功效，詳細說明如后。
現(xiàn)在請參閱圖1所示，為現(xiàn)有的MOS差動放大器100的示意圖。現(xiàn)有的MOS差動放大器100包括以下相干部分電流鏡和差動對電路102，包括串聯(lián)連接的P溝道晶體管104和N溝道晶體管106，與之相并聯(lián)的是串聯(lián)連接的P溝道晶體管110和N溝道晶體管112。晶體管104和110的源極端連接到電源電壓源(VCC)，同時晶體管106和112的源極端(節(jié)點TAIL)經(jīng)由電流源N溝道晶體管108而耦接到電路接地的參考電壓電平，所述晶體管108的閘極端連接到VCC。
晶體管104和110的閘極端一起耦接到如圖所示那樣具有寄生電容的晶體管110的漏極端(節(jié)點MIRROR)。所以晶體管104和110形成公知的電流鏡電路配置。晶體管106的閘極端連接到輸入線114(IN)，同時晶體管112的閘極端連接到互補輸入線116(INB)。晶體管106和112的后閘極或基底接點一起耦接到第三輸入線118(NBIAS)。在晶體管104和106公共連接的漏極端的節(jié)點120(節(jié)點OUTbi)處獲得傳統(tǒng)MOS差動放大器100的輸出，以輸入到反相器122并且隨后在線124上輸出(OUT)。節(jié)點120如圖所示那樣也具有寄生電容。
在所述的傳統(tǒng)MOS差動放大器100中，期望具有工作在飽和區(qū)域的晶體管108以便使得流經(jīng)放大器100的電流相對地獨立于晶體管108的漏極到源極電壓(VDS)以及IN線114和INB線116上的電壓的絕對電平。然后通過晶體管108的閘極到源極電壓(VGS)以及IN線114和INB線116上電壓之間的差值來確定在節(jié)點120上(OUTbi)和在晶體管110漏極的MIRROR上的輸出電壓，并且所述輸出電壓獨立于這些電壓的絕對電平(共模電平)。差動放大器100包含反相器122以便將線124上的輸出銳化并且該反相器引起電源電平VCC與接地電平之間的一個全幅振蕩。
現(xiàn)在請另外參閱圖2所示，用于具有1.0μ溝長和2.8μ寬的N溝道晶體管以及用于具有1.0μ溝長和6.0μ寬的P溝道晶體管的漏極電流的圖形說明，并且在上述兩種情況中于VGS為1.6V幅度，所述漏極電流作為Vds幅度的函數(shù)?？梢源_定，兩個晶體管都展示出在大約0.6VVDS之上的相當平坦的飽和特性。
現(xiàn)在再請參閱圖3所示，為另一圖形說明，其描述了用于圖1所述的晶體管的漏極電流特性，但是對于N型和P型設(shè)備來說，上述晶體管分別具有0.2μ和0.21μ的最小溝道長度。很明顯，這兩個VDS必須大于大約0.6V以致于接近處于飽和并且獨立于VDS。然而，當溝道長度接近這些最小值時，晶體管實際上從不飽和。
現(xiàn)在請再參閱圖4所示，進一步的圖形說明示出了先前圖形中兩個最小溝道長度晶體管的漏極電流，該漏極電流為具有VDS為1.6V幅度的VGS的幅度的函數(shù)。N溝道設(shè)備需要至少1.0V以便具有100μA的漏極電流并且P溝道設(shè)備需要1.25V的VGS以便具有100μA的電流。給出這些特征，用于放大器100的電源電壓必須與用于晶體管108的2.0V相似以便勉強運行于飽和區(qū)域，并且信號的IN或INB的最小高值必須是至少1.6V，以具有足夠的的差動電壓以便實際上將所有的電流引入到具有高輸入電平的一側(cè)。
根據(jù)現(xiàn)在的MOS技術(shù)，電源電壓VCC能夠是1.6V或者更低。另外，在一些產(chǎn)品中將使用可比較的差動放大器100作為輸入緩沖器的，僅線114上的IN信號路徑切換，同時線116上的INB信號保持在一個固定的參考電壓上，所述固定的參考電壓可如0.8V一樣的低。
很明顯，在此情況下對于放大器100的理想的操作是無法達成的，并且放大器100的性能對晶體管參數(shù)、溫度、以及操作電壓的變化敏感以致于到達非常重要的程度。當線114上的IN信號下降到0.8V時，對INB線116上僅施加0.8V，節(jié)點TAIL必須基本上接地以便獲得任一電流流經(jīng)晶體管112并且將存在跨接在晶體管108上的非常小的VDS。
所以，通過晶體管108的電流將非常依賴于晶體管本身的VDS。另外，節(jié)點MIRROR將不得不大于0.8V而小于電源VCC以獲得任一電流流經(jīng)晶體管110，其中任一電流將通過晶體管104而被鏡像。所以，所有的電流流經(jīng)放大器100的右側(cè)時，晶體管112將具有0.7V的VDS。因為所有的晶體管以非常小的VDS和VGS來運行，所以如先前所述那樣，溝道長度必須基本上處于最小允許長度，以便具有適當?shù)臏系缹挾取?br> 現(xiàn)在請再參閱圖5所示，利用1.6V的電源VCC、固定在0.8V的線116上的INB信號、在大于0.25V小于0.8V之間轉(zhuǎn)換的線116上的線114的IN信號，以及利用如通常那樣的處于0.0V的晶體管106和112的基底偏壓，來說明圖1所示放大器100電路的仿真操作。參考該圖，很明顯，差動放大器100的輸出OUTbi變形并且不對稱。主要會問題出現(xiàn)是因為利用0.8V的信號INB，所以即使節(jié)點TAIL基本上接地，通過晶體管112的電流會非常小。接著，這樣導致流經(jīng)晶體管110的非常小的電流通過晶體管104而被鏡像進而將節(jié)點OUTbi拉高。全部結(jié)果在于線124上的信號OUT具有一個非常失真的占空因數(shù)(duty cycle)。問題的根本原因在于晶體管112的閾值電壓過高。一種降低閾值的方法是稍微將晶體管112的基底相對于接地為正向電壓。
現(xiàn)在請再參閱圖6所示，除將晶體管106和112的基底偏壓(NBIAS)設(shè)置為0.5V之外(盡管0.5V作為晶體管112的閾值電壓過高，晶體管106具有本身偏壓的基底以便維持對稱)，在與先前圖形曲線所述的那些先前條件相同的條件下顯示出了放大器100電路的性能?？梢源_定，結(jié)果能夠充分地提高放大器100電路的性能，但是具有55.6％占空因數(shù)的輸出仍舊不對稱。
當P溝道晶體管104、110“慢”(高閾值電壓，低飽和電流)并且N溝道晶體管106、112“快”(低閾值電壓，高飽和電流)以及輸入IN和INB的共模電平高時，具有NBIAS上正偏壓的閾值電壓的減少很慢并且放大器100的性能受到不利的影響。在這些條件下，當信號IN高時，節(jié)點OUTbi被下拉的太低。在以上晶體管和偏壓條件下，需要將NBIAS的電平設(shè)置為0V。所以需要一種手段以便響應晶體管特征、電壓以溫度變換從而控制基底偏壓(NBIAS)。
現(xiàn)在請再參閱圖7所示，為一產(chǎn)生并且控制NBIAS電平的電路700。該電路700包括以下相干部分第一差動放大器702，與有關(guān)所有其基底偏壓被控制的差動放大器相同，其在該實施例中是圖1所示的差動放大器。連接到節(jié)點“DRIVE”的差動放大器702的輸入等效于圖1中被連接到輸入“IN”的放大器的輸入。將節(jié)點DRIVE設(shè)置為通過由電阻R1和R2組成的電阻分壓器所確定的參考電壓。將該參考電平設(shè)定得稍微低于差動放大器702的第二輸入上的參考電平“INB”，其連接與其基底偏壓被控制的差動放大器的第二輸入端相同的信號，即圖1情況中的“INB”。在所示的晶體管704和706的公共連接漏極端720(OUTbi)上獲得差動放大器700的輸出。由于晶體管特征、電源電壓、溫度以及“INB”電平的變換，所以放大器700的輸出電平也將變化。在圖1的情況中，由于相同的晶體管、電源電壓以及溫度變化，通過適當?shù)剡x擇電阻R1和R2，能夠進行差動放大器700的輸出改變以便反映其基底偏壓被控制的差動放大器的輸出變化。
電路700進一步包括一個第二電流鏡和差動放大器724，其包括串聯(lián)連接的P溝道晶體管726和N溝道晶體管728，以及與之并聯(lián)的串聯(lián)連接的P溝道晶體管732和N溝道晶體管734。晶體管726和732的源極端連接到VCC，同時晶體管728和734的源極端通過電流源N溝道晶體管730而耦接到電路接地的參考電壓電平，所述電流源N溝道晶體管730的閘極端接VCC。
將晶體管726和732的閘極端一起耦接到晶體管732的漏極端以便形成電流鏡。晶體管728的閘極端連接到OUTbi節(jié)點720，同時將晶體管734的閘極連接到串聯(lián)連接的電阻R4和R5的中間(節(jié)點TRIP)，其中串聯(lián)連接的電阻R4和R5包括連接在VCC和接地端之間的分壓器736。
在晶體管726和728之間提供節(jié)點738(OFFi)以作為一對串聯(lián)連接的反相器740，742的輸入，該一對反相器用于將(OFF)輸入到附加的反相器744和N溝道晶體管748的閘極端。晶體管706和712的基底接點連接到節(jié)點718，同時也耦接到串聯(lián)連接的電阻752(R0)和N溝道晶體管754之間的節(jié)點(NBIASI)，如所示那樣，電阻752(R0)和N溝道晶體管754耦接于VCC和接地端之間。與P溝道晶體管756的閘極端一樣，晶體管754的閘極端也耦接到節(jié)點718，其中P溝道晶體管756的源極和漏極端一起耦接到VCC。晶體管756在節(jié)點NBIASI上具有濾波器電容器的作用。同樣將節(jié)點718上的NBIASI信號提供到N溝道晶體管746的一端以便在線750上提供NBIAS信號。反相器744的輸出被提供到晶體管746的閘極端，同時晶體管748耦接到接地的線上以便響應于施加于晶體管748的柵極端的OFF信號。
通過第二差動放大器724來監(jiān)控節(jié)點OUTbi720并且將節(jié)點OUTbi720與節(jié)點TRIP上的參考電壓進行比較。如果節(jié)點OUTbi720完全降到TRIP電平之下，那么第二差動放大器切換并且導致線750上的NBIAS信號變?yōu)榈仉娖?go to ground)，否則線718上的電壓(NBIASI)通過晶體管746而直到線750(NBIAS)，其中通過跨接在晶體管754上的電壓降來設(shè)置線718上的電壓。
如先前所示關(guān)于圖1所示的傳統(tǒng)MOS差動放大器100，其具有工作在飽和區(qū)域的晶體管710和具有足夠的差動輸入信號，當線114上的IN信號相對于線116上的INB信號為“高”時，用于節(jié)點120 OUTbi的下拉電，由于其VGS是固定的，其是通過流經(jīng)晶體管108上的電流來確定的。而此電流也不依賴于信號IN的絕對電平。當IN相對于INB為“低”時，通過晶體管104的用于節(jié)點120 OUTbi的上拉電流，等于流經(jīng)電流鏡晶體管110的電流，流經(jīng)電流鏡晶體管110的電流再一次等于流經(jīng)晶體管108的電流。該電流也不依賴于線116上信號INB的絕對電平。所以，因為對于兩個晶體管來說，用于反相器122輸入端的負載電容的充電電流是相同的，所以節(jié)點120 OUTbi上的上升和下降邊緣轉(zhuǎn)換基本上相同。
如先前所述那樣，其中并不能夠獲得理想的特征，而且通過晶體管106和112的電流也不再完全被晶體管108的VGS所控制，但同樣依賴于IN線114和INB線116上的電壓的絕對電平。由于信號IN在INB的固定參考電平上上下變動，所以IN的“高”值高于INB的“高”值。所以當IN“高”時通過晶體管106的下拉電流比當IN“低”時而通過晶體管112的電流要大，而導致更小的上拉電流通過晶體管104。進一步，通過晶體管104的上拉電流不等于通過電流鏡晶體管110的電流，原因是兩個晶體管的不同的漏極到源極電壓。理想上，這些不同于分歧的最終結(jié)果在于節(jié)點120O UTbi上的下拉電流大于上拉電流并且如根據(jù)圖6所能夠確定的那樣，下降和上升邊緣電壓轉(zhuǎn)換不對稱。
為了獲得對稱的轉(zhuǎn)換，必須增加上拉電流而不增加下拉電流。根據(jù)本發(fā)明，通過從節(jié)點MIRROR到接地端添加一個附加的電流路徑來實現(xiàn)上述目的，該電流路徑不流經(jīng)晶體感108(圖1)。
現(xiàn)在請再參閱圖8所示，為一根據(jù)本發(fā)明的差動放大器電路800，其中增加上拉電流而不增加下拉電流，以便由通過附加電流路徑而獲得對稱轉(zhuǎn)換，其中電流路徑是從節(jié)點MIRROR到接地端而不流經(jīng)晶體管808(相應于圖1的晶體管108)的。
差動放大器電路800包括以下相干部分一個電流鏡和差動放大器802，包括串聯(lián)連接的P溝道晶體管804和N溝道晶體管806，與上述兩個晶體管相并聯(lián)的是串聯(lián)連接的P溝道晶體管810和N溝道晶體管812。晶體管804和810的源極端連接到VCC，同時晶體管806和812的源極端經(jīng)由電流源N溝道晶體管808而耦接到電路的接地端，所述電流源N溝道晶體管808的閘極耦接到VCC。晶體管804和810包括一個電流鏡，同時晶體管806和812包括一個差動對。晶體管808包括一個電流源。
將晶體管804和810的閘極端一起耦接到晶體管810的漏極端(節(jié)點MIRROR)，該晶體管810具有如所指示的寄生電容。晶體管806的閘極端連接到輸入線814(IN)，同時晶體管812的閘極端連接到一個互補輸入線816(INB)。將晶體管806和812的后閘極或基底接點一起耦接到第三輸入線818(NBIAS)。在晶體管804和806公共連接的漏極端的節(jié)點820(節(jié)點OUTbi)處獲得差動放大器電路800的輸出以用于反相器822的輸入和隨后線824上的輸出(OUT)。節(jié)點820也展示出如所指示的寄生電容。
差動放大器電路800進一步包括如先前所述那樣的一個附加的電流路徑，該附加的電流路徑包括耦接在晶體管810的基底接點和接地端之間的串聯(lián)連接的N溝道晶體管826和828，晶體管826的基底接點耦接到線818并且其閘極端耦接到線816。如所示那樣，晶體管828的閘極端耦接到VCC。
通過提供這個附加的電流路徑，當附加的電流流經(jīng)晶體管810時，晶體管810的VGS增加，接著，晶體管804的VGS增加并且因此上拉電流將增加而不影響通過晶體管806的下拉電流。調(diào)節(jié)晶體管826和828的尺寸可使通過晶體管804的上拉電流足夠提供對稱的電壓轉(zhuǎn)換。
現(xiàn)在請再參閱圖9所示，為依據(jù)先前描述與圖標中差動放大器電路800的響應，其中在此的圖形是與圖6的仿真與相關(guān)描述的相同條件下進行?，F(xiàn)在節(jié)點820 OUTbi上的正向和負向轉(zhuǎn)換幾乎對稱并且占空因數(shù)非常接近50％。圖8所示的差動放大器電路800可優(yōu)選地代替圖7所示的第一差動放大器702以便使得NBIAS控制電路能夠更加精確地追蹤差動放大器電路800的性能。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種低壓差動放大器電路，在其輸出提供基本對稱的電壓轉(zhuǎn)換以便響應提供于此的差動輸入信號，其特征在于其包括電流鏡，耦接到電源電壓源；差動對，用于接收耦接到所述電流鏡的所述差動輸入信號并且定義其之間的所述輸出；電流源，用于將所述差動對耦接到參考電壓源；以及電流路徑，耦接在所述電流鏡的公共控制節(jié)點和所述參考電壓源之間。
2.根據(jù)權(quán)利要求1所述的低壓差動放大器電路，其特征在于其中所述的電流鏡包括第一和第二晶體管。
3.根據(jù)權(quán)利要求2所述的低壓差動放大器電路，其特征在于其中所述的第一和第二晶體管包括P溝道晶體管。
4.根據(jù)權(quán)利要求1所述的低壓差動放大器電路，其特征在于其中所述的差動對包括第三和第四晶體管。
5.根據(jù)權(quán)利要求4所述的低壓差動放大器電路，其特征在于其中所述的第三和第四晶體管包括N溝道晶體管。
6.根據(jù)權(quán)利要求4所述的低壓差動放大器電路，其特征在于其中所述的第三和第四晶體管都包括基底接點，所述基底接點耦接到偏壓信號輸入。
7.根據(jù)權(quán)利要求1所述的低壓差動放大器電路，其特征在于其中所述的電流源包括第五晶體管。
8.根據(jù)權(quán)利要求7所述的低壓差動放大器電路，其特征在于其中所述的第五晶體管包括一個N溝道晶體管，其閘極耦接于所述電源電壓源。
9.根據(jù)權(quán)利要求1所述的低壓差動放大器電路，其特征在于其中所述的電流路徑包括與附加電流源串聯(lián)的一個第六晶體管。
10.根據(jù)權(quán)利要求2所述的低壓差動放大器電路，其特征在于其中所述的第六晶體管包括一個N溝道晶體管。
11.根據(jù)權(quán)利要求10所述的低壓差動放大器電路，其特征在于其中所述的第六晶體管包括基底接點，該基底接點耦接到所述偏壓信號輸入。
12.根據(jù)權(quán)利要求10所述的低壓差動放大器電路，其特征在于其中所述的第六晶體管包括一個閘極端，該閘極端耦接以便接收至少一個所述差動輸入信號。
13.根據(jù)權(quán)利要求9所述的低壓差動放大器電路，其特征在于其中所述的附加電流源包括一個N溝道晶體管，該N溝道晶體管具有耦接到所述電源電壓源的閘極端。
14.一種低壓差動放大器電路，其特征在于其包括電流鏡，包括具有第一、第二以及控制端的第一和第二晶體管，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四晶體管，所述差動對耦接于所述電流鏡；電流源，包括具有第一、第二以及控制端的第五晶體管，所述電流源耦接于所述差動對和參考電壓源；電流路徑，耦接于所述電流鏡的公共控制節(jié)點和所述參考電壓源之間；以及控制電路，耦接到所述第三和第四晶體管的所述基底端以便控制其閾值電壓。
15.根據(jù)權(quán)利要求14所述的低壓差動放大器電路，其特征在于其中所述的第一和第二晶體管包括P溝道晶體管并且所述兩個晶體管的所述第一端耦接到所述電源電壓源。
16.根據(jù)權(quán)利要求14所述的低壓差動放大器電路，其特征在于其中所述的第一和第二晶體管的所述控制端耦接到所述第二晶體管的第二端。
17.根據(jù)權(quán)利要求14所述的低壓差動放大器電路，其特征在于其中所述的第三和第四晶體管的所述控制端耦接到所述差動放大器的各自的第一和第二差動輸入端。
18.根據(jù)權(quán)利要求14所述的低壓差動放大器電路，其特征在于其中所述的第一和第二晶體管的所述第二端分別耦接到所述第三和第四晶體管的所述第二端。
19.根據(jù)權(quán)利要求14所述的低壓差動放大器電路，其特征在于其中所述的第三和第四晶體管包括N溝道晶體管。
20.根據(jù)權(quán)利要求14所述的低壓差動放大器電路，其特征在于其中所述的第五晶體管的第二端耦接到所述第三和第四晶體管的所述第一端。
21.根據(jù)權(quán)利要求14所述的低壓差動放大器電路，其特征在于其中所述的第五晶體管包括一個N溝道晶體管，并且其所述的控制端耦接到所述電源電壓線。
22.根據(jù)權(quán)利要求14所述的低壓差動放大器電路，其特征在于其中所述的電流路徑包括耦接到所述第四晶體管的所述第二端的第六晶體管，其具有第一、第二控制端以及基底端；以及附加電流源，將所述第六晶體管耦接到所述參考電壓源。
23.根據(jù)權(quán)利要求22所述的低壓差動放大器電路，其特征在于其中包括一個偏壓信號輸入，其耦接到所述第三、第四以及第六晶體管的基底接點。
24.根據(jù)權(quán)利要求22所述的低壓差動放大器電路，其特征在于其中所述的第六晶體管包括一個N溝道晶體管。
25.根據(jù)權(quán)利要求22所述的低壓差動放大器電路，其特征在于其中所述的附加電流源包括一個N溝道晶體管，該N溝道晶體管具有耦接到所述電源電壓源的控制端。
26.根據(jù)權(quán)利要求22所述的低壓差動放大器電路，其特征在于其中所述的第六晶體管的所述控制端耦接到所述第四晶體管的所述控制端。
27.一種用于控制第一差動放大器的基底偏壓的方法，所述第一差動放大器包括一個完全等同于所述第一差動放大器的第二差動放大器，所述第一差動放大器具有一個到所述第二差動放大器的輸入，所述第二差動放大器具有與所述第一差動放大器一樣等效的輸入，以及所述第二差動放大器的第二輸入端連接到參考電壓，其特征在于其中所述方法包括感測所述第二差動放大器的輸出上的信號電平；以及基于所述第一和第二差動放大器的被感測到的信號電平來控制差動對的基底偏壓。
28.根據(jù)權(quán)利要求27所述的用于控制第一差動放大器的基底偏壓方法，其特征在于其進一步包括將一個附加的偏壓電流提供給所述第一和第二差動對，以便設(shè)定所述輸出的上拉電流增加而基本上不增加相應的下拉電流。
29.一種低壓差動放大器電路，其特征在于其包括電流鏡，包括具有第一、第二以及控制端的第一和第二晶體管，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四晶體管，所述差動對耦接于所述電流鏡；電流源，包括具有第一、第二以及控制端的第五晶體管，所述電流源耦接于所述差動對和參考電壓源；以及控制電路，耦接到所述第三和第四晶體管的所述基底端以控制其閾值電壓。
全文摘要
本發(fā)明是關(guān)于一種差動放大器電路及控制差動放大器電路的方法，其中通過使用基底偏壓來控制N溝道差動輸入晶體管的閾值電壓，以便允許較寬范圍的輸入信號電平。差動放大器能夠低壓操作之外，進一步公開一種基于放大器的輸出電平，來控制差動放大器的輸入晶體管的基底偏壓的技術(shù)，其中引入一個附加的偏壓電流，該電流能夠使得上拉電流增加而不增加下拉電流。
文檔編號H03F3/45GK1713520SQ20041010010
公開日2005年12月28日 申請日期2004年11月29日 優(yōu)先權(quán)日2004年6月15日
發(fā)明者D 亥特利 約翰 申請人:茂德科技股份有限公司