專利名稱：寬電壓工作范圍的低電壓差動放大器及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種差動放大器，特別是涉及一種特別適用于低壓工作的差動放大器電路以及一種能夠適應(yīng)輸入電平范圍擴(kuò)大的偏壓技術(shù)的寬電壓工作范圍的低電壓差動放大器及其操作方法。
背景技術(shù)：
差動放大器是用來放大、并產(chǎn)生一輸出信號，該輸出信號是兩個差動或互補(bǔ)輸入信號之間差值的函數(shù)，從而能夠檢測相對弱的信號電平，而固有能夠抑制差動輸入線路中常有的噪聲。有鑒于此，現(xiàn)有的集成電路差動放大器的設(shè)計已經(jīng)包括一差動對輸入晶體管，其具有一電流鏡負(fù)載，并且該差動對晶體管還耦接到一電流源上來提供一單端輸出信號作為響應(yīng)。然而，隨著晶體管尺寸和電源電平的降低，這樣現(xiàn)有的電路設(shè)計不能達(dá)到理想的工作特性，并且電路的功能對晶體管參數(shù)、溫度和工作電壓的依賴程度會逐漸增加到相當(dāng)高的程度。
由此可見，上述現(xiàn)有的差動放大器在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決差動放大器存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的差動放大器存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的寬電壓工作范圍的低電壓差動放大器及其操作方法，能夠改進(jìn)一般現(xiàn)有的差動放大器，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的差動放大器存在的缺陷，而提供一種新的寬電壓工作范圍的低電壓差動放大器，所要解決的技術(shù)問題是使其能夠根據(jù)所提供的差動輸入信號在其輸出端提供相當(dāng)對稱的電壓，從而更加適于實(shí)用。
本發(fā)明的另一目的在于，提供一種差動放大器，所要解決的技術(shù)問題是使其能夠根據(jù)所提供的差動輸入信號在其輸出端提供相當(dāng)對稱的電壓，從而更加適于實(shí)用。
本發(fā)明的再一目的在于，提供一種差動放大器的操作方法，所要解決的技術(shù)問題是使其產(chǎn)生和控制差動放大器的基底端偏壓，從而更加適于實(shí)用。
本發(fā)明目的及解決其技術(shù)問題是采用以下技術(shù)方案實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種差動放大器，其包括電流鏡負(fù)載，耦接到外部電壓源；差動晶體管對來接收差動輸入信號并且提供一輸出信號，差動晶體管對耦接到上述電流鏡負(fù)載；一電流源耦接到上述差動晶體管對；一附加電流通路，耦接到上述電流鏡負(fù)載使得上拉電流增大而不影響下拉電流，提供一對稱輸出電壓；及來進(jìn)行在第一工作模式和第二工作模式之間進(jìn)行選擇的裝置。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的差動放大器，其中所述的外部電源電壓在第一工作模式下具有一第一值，且在第二工作模式下具有與第一值不同的第二值。
前述的差動放大器，其中所述的差動輸入信號在第一工作模式下具有一第一共模電壓，且在第二工作模式下具有與第一值不同的第二共模電壓值。
前述的差動放大器，其中所述的外部電源電壓的范圍為1.6V到2.7V。
前述的差動放大器，其中所述的輸入信號的共模電壓值范圍為0.8V到1.35V。
前述的差動放大器，其包括提供一范圍為1.6V到2.0V的內(nèi)部電源電壓的裝置。
前述的差動放大器，其工作模式由外部電源電壓范圍來決定。
前述的差動放大器，其工作模式由差動輸入信號的共模輸入電壓范圍來決定。
前述的差動放大器，其中所述的第一工作模式包括DDR-I工作模式。
前述的差動放大器，其中所述的第二工作模式包括DDR-II工作模式。
前述的差動放大器，其中所述的在工作模式之間進(jìn)行選擇的方式是掩?？删幊?mask programmable)方式。
前述的差動放大器，其還包括用以產(chǎn)生一耦接到外部電源電壓的源極的內(nèi)部電源電壓的另一裝置，以及一個內(nèi)部產(chǎn)生的比內(nèi)部電源電壓高的參考電壓。
本發(fā)明目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種差動放大器，其包括一電流鏡負(fù)載，具有一電源節(jié)點(diǎn)、一輸入和一輸出；一差動晶體管對具有一差動輸入來接收一差動輸入信號、一差動輸出耦接到上述電流鏡負(fù)載、以及一尾節(jié)點(diǎn)；一輸出節(jié)點(diǎn)，由上述電流鏡負(fù)載和上述差動晶體管對連接所形成，來提供一輸出信號；一可轉(zhuǎn)換的電流源耦接到上述差動晶體管對；一附加的電流通路耦接到上述電流鏡負(fù)載，使得上拉電流增加而不影響下拉電流提供一對稱輸出電壓；以及產(chǎn)生一內(nèi)部電源電壓的電路，耦接在外部電源電壓和上述電流鏡負(fù)載的電源節(jié)點(diǎn)之間。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的差動放大器，其中所述的電流鏡負(fù)載包括一P-通道電流鏡。
前述的差動放大器，其中所述的差動晶體管對包括一N-通道晶體管對。
前述的差動放大器，其更包括串聯(lián)耦接的第一和第二反相器耦接到上述輸出節(jié)點(diǎn)。
前述的差動放大器，其中所述的可轉(zhuǎn)換的電流源包括一在第一工作模式下的第一電流通路以及在第二種工作模式下的第二電流通路。
前述的差動放大器，其中所述的附加的電流通路在第一工作模式下為關(guān)閉，而在第二工作模式下為開啟。
前述的差動放大器，產(chǎn)生一內(nèi)部電源電壓的電路包括一掩?？删幊屉娐?programmable circuit)。
前述差動放大器，產(chǎn)生一內(nèi)部電源電壓的電路包括一N-通道晶體管，其具有耦接到外部電源電壓的漏極、接收產(chǎn)生于內(nèi)部且高于內(nèi)部電源電壓的電壓的柵極，和提供內(nèi)部電源電壓的源極。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種差動放大器的操作方法，包括以下步驟提供一附加電流通路，使得上拉電流增加而不會影響下拉電流，以提供一對稱輸出電壓；以及基于外部電源電壓的電平在第一工作模式與第二工作模式之間進(jìn)行選擇。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的差動放大器的操作方法，在第一工作模式與第二工作模式之間進(jìn)行選擇包括在DDR-I工作模式與DDR-II工作模式之間進(jìn)行選擇。
前述的差動放大器的操作方法，基于外部電源電壓的電平在第一工作模式與第二模式之間進(jìn)行的選擇，還包括基于外部電源電壓的電平和供給差動放大器的差動輸入信號的共模電壓，在上述第一工作模式和上述第二工作模式之間進(jìn)行選擇。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，為了達(dá)到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提出一種差動放大器及其操作方法，使能適應(yīng)輸入信號范圍的不斷擴(kuò)大。
在本發(fā)明的一實(shí)施例中，揭示一種差動放大器，上述放大器包括耦接到一電壓源的一電流鏡、耦接到前述電流鏡的一差動對來接收差動輸入信號并且定義其間的輸出、用以耦接上述差動對到一參考電壓源的一電流源，以及耦接到上述電流鏡和上述參考電壓源之間的一電流通路。
在其中另一實(shí)施例中，本發(fā)明提供一包括電流鏡的差動放大器，其具有第一、第二和其他控制端的第一和第二晶體管，電流鏡耦接到電壓源。一包括第三和第四晶體管的差動對，具有第一、第二、控制和基底端耦接到上述電流鏡。一電流源包括具有第一、第二和控制端的第五晶體管耦接到上述差動對和一參考電壓源，以及耦接到第三和第四晶體管的基底端的一控制電路來控制它們的閾值電壓值。
特別地，本發(fā)明是一種特別用于低壓工作的差動放大器，其用基底偏壓來控制N-通道差動輸入晶體管的閾值電壓值，目的是允許輸入電平能有較寬的范圍。本發(fā)明還關(guān)于一種特別用于低壓工作的差動放大器，其中引入一附加偏壓電流，使得輸出上拉電流升高而不增加下拉電流。
在本發(fā)明的又一實(shí)施例中，揭示一種差動放大器，其包括有一電流鏡負(fù)載、一差動晶體管對、一輸出節(jié)點(diǎn)、一可轉(zhuǎn)換的電流源、一附加的電流通路、以及產(chǎn)生一內(nèi)部電源電壓的電路。其中，電流鏡負(fù)載具有一電源節(jié)點(diǎn)、一輸入和一輸出。差動晶體管對具有一差動輸入來接收一差動輸入信號、一差動輸出耦接到上述電流鏡負(fù)載、以及一尾節(jié)點(diǎn)。輸出節(jié)點(diǎn)由上述電流鏡負(fù)載和上述差動晶體管對連接所形成，用來提供一輸出信號?？赊D(zhuǎn)換的電流源耦接到上述差動晶體管對。附加的電流通路耦接到上述電流鏡負(fù)載，使得上拉電流增加而不影響下拉電流提供一對稱輸出電壓。產(chǎn)生一內(nèi)部電源電壓的電路耦接在外部電源電壓和上述電流鏡負(fù)載的電源節(jié)點(diǎn)之間。
在本發(fā)明的再一實(shí)施例中，本發(fā)明提供一種方法來產(chǎn)生和控制差動放大器的基底端偏壓，所述的差動放大器，包括與其基底端偏壓被控制之差動放大器一致的一差動放大器。上述一致的放大器的輸入設(shè)置為一固定的偏壓并且另一輸入接到其基底被控制之差動放大器的其中一個輸入。上述一致的放大器的輸出與一第二固定偏壓相比較，而一控制信號與第二固定偏壓相比較。根據(jù)這些個比較值來產(chǎn)生一控制信號，該控制信號依序控制所有差動放大器的基底偏壓。
在另一實(shí)施例中，改變本發(fā)明的差動放大器來提供在DDR-I和DDR-II工作模式下的正常工作。所需的工作模式通過一單端金屬掩模變化和一單端DDR控制信號來選擇。更通用的差動放大器設(shè)計可以根據(jù)兩種不同的工作模式進(jìn)行優(yōu)化。在每個工作模式下，為特定的一套電源和輸入信號共模電壓，其性能可以優(yōu)化。
經(jīng)由上述可知，本發(fā)明是關(guān)于一種寬電壓工作范圍的低電壓差動放大器及其操作方法，為了允許輸入信號電平有較寬的范圍，其中N-通道差動輸入晶體管的閾值電壓用基底偏壓來控制。除了能在低壓工作的差動放大電路，本發(fā)明還提出一種技術(shù)基于放大器的輸出電平來控制差動放大器的輸入晶體管的基底偏壓，其中引入一附加的偏壓電路使得輸出上拉電流增大而不增加下拉電流，以及來優(yōu)化DDR-I和DDR-II工作模式下的差動性能的電路。
綜上所述，本發(fā)明特殊的寬電壓工作范圍的低電壓差動放大器及其操作方法，能夠根據(jù)所提供的差動輸入信號在其輸出端提供相當(dāng)對稱的電壓，本發(fā)明特殊的寬電壓工作范圍的低電壓差動放大器的操作方法產(chǎn)生和控制差動放大器的基底端偏壓。其具有上述諸多的優(yōu)點(diǎn)及實(shí)用價值，并在同類產(chǎn)品及方法中未見有類似的結(jié)構(gòu)設(shè)計及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)、方法或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的差動放大器具有增進(jìn)的多項(xiàng)功效，從而更加適于實(shí)用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下特舉多個較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖1是現(xiàn)有的MOS差動放大器示意圖。
圖2是通道長度1.0μ寬度、2.8μ的N-通道晶體管，以及通道長度1.0μ、寬度6.0μ的P-通道晶體管的漏極電流示意圖。該電流是漏極到源極電壓值Vds的函數(shù)，并且在兩種情況下都具有等于1.6V的柵極到源極電壓值(Vgs)。
圖3是圖1所示的晶體管漏極電流特性圖，但是分別對應(yīng)于最小通道長度0.20μ和0.21μ的N-型元件和P-型元件。
圖4是前圖中描述的兩個最小通道長度晶體管的漏極電流示意圖，當(dāng)VDS值為＝1.6V時，漏極電流為VGS值的函數(shù)。
圖5是圖1中具有1.6V電源、INB固定在0.8V、IN變換0.25V以上、0.8以下，且晶體管106和112的基底偏壓(NBIAS)在0V正常的電路仿真圖。
圖6所示為除了晶體管106和112的基底偏壓(NBIAS)設(shè)置在0.5V之外，在與前圖所示的相同條件下圖1中電路的特性。
圖7為根據(jù)本發(fā)明的電路示意圖，其產(chǎn)生并且控制與圖1中所示的放大器中各方面都一致的差動放大器的基底偏壓(NBIAS)。
圖8為進(jìn)一步圖示本發(fā)明的另一代表性差動放大電路圖，其中上拉電流增加而下拉電流不增加，目的是為了通過增加從節(jié)點(diǎn)MIRROR到地的電流通路，但不流經(jīng)晶體管808來達(dá)到晶體管對稱。
圖9為在與圖6中所示的仿真結(jié)果的相同條件下，前圖中所示的電路響應(yīng)圖。
圖10為在DDR-I工作條件下，圖8的差動放大器的仿真結(jié)果圖，其中共模電壓為1.35V，非反相輸入信號有一±0.25的擺動，反相輸入信號固定在1.35V，電源電壓在最小值1.6V，N-通道晶體管具有低閾值電壓值，P-通道晶體管具有較高的閾值電壓值，并且輸出信號不能正常轉(zhuǎn)換。
圖11是根據(jù)本發(fā)明在DDR-I或者DDR-II工作條件下，提供優(yōu)化性能的差動放大器示意圖。
圖12是在DDR-I工作模式下圖11的放大器仿真結(jié)果圖，其具有一全電壓擺動以及50％的占空比(duty cycle)的正常轉(zhuǎn)換輸出信號。
圖13為圖11的放大器在DDR-II工作模式下的仿真結(jié)果圖，其中變通電流通路不能正確調(diào)整，因?yàn)槠渑c圖8中的變通電流通路中的放大器電流通路相等，而導(dǎo)致在輸出信號中產(chǎn)生一非理想的占空比；以及圖14為圖11中的放大器在DDR-II工作模式下的仿真結(jié)果圖，其中，變通電流通路正確調(diào)整達(dá)到在輸出信號中有50％的占空比的理想值。
具體實(shí)施例方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對依據(jù)本發(fā)明提出的寬電壓工作范圍的低電壓差動放大器及其操作方法其具體實(shí)施方式
、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細(xì)說明如后。
請參閱圖1所示，其繪示現(xiàn)有MOS差動放大器100的示意圖?，F(xiàn)有MOS差動放大器100，在相關(guān)部分包括一電流鏡和差動電路對102，其中此電流鏡和差動電路對102具有串聯(lián)的P-通道晶體管104和N-通道晶體管106，其并聯(lián)到串聯(lián)的P-通道晶體管110和N-通道晶體管112。晶體管104和110的源極接到電壓源VCC，而晶體管106和112的源極(節(jié)點(diǎn)TAIL)通過電流源N-通道晶體管108(其柵極接到VCC)耦接到電路接地參考電壓電平。
晶體管104和110的柵極一起耦接到晶體管110的漏極(節(jié)點(diǎn)MIRROR)，如圖所示，其具有一寄生電容。如此，晶體管104和110形成熟知的電流鏡電路組態(tài)。晶體管106的柵極接到一輸入線114(IN)上，而晶體管112的柵極接到一互補(bǔ)輸入線116(INB)上。后柵極(back gate)，或者晶體管106與112的基底觸點(diǎn)一起耦接到第三輸入線118(NBIAS)?，F(xiàn)有的MOS差動放大器100的輸出可以從共同連接的晶體管104和106的漏極節(jié)點(diǎn)120(OUTbi節(jié)點(diǎn))得到，并用來輸入到一反相器122和產(chǎn)生后繼線124(OUT)上的輸出。如圖所示，節(jié)點(diǎn)120還具有一寄生電容。
如圖所示，現(xiàn)有MOS差動放大器100需要晶體管108在飽和區(qū)進(jìn)行工作，以使得流過放大器100的電流相對獨(dú)立于晶體管108的漏極到源極電壓(VDS)，以及IN線114和INB線116上的絕對電平。
然后由晶體管108的柵極到源極電壓(VGS)以及IN線114與INB線116上的電壓差來決定在節(jié)點(diǎn)120(OUTbi)和晶體管110漏極的MIRROR的輸出電壓，輸出電壓并且獨(dú)立于這些電壓的絕對電平(共模電壓電平)。反相器122則用來形成線124的輸出并產(chǎn)生一在電源電平VCC和地電平之間的全幅擺動(full swing)。
請結(jié)合參閱圖2所示，其為具有一通道長0.1μ、寬2.8μ的N-通道晶體管連接到具有一通道長1.0μ、寬6.0μ的P-通道晶體管的漏極電流示意圖。在兩種情況下，漏極電流在VGS＝1.6V時，為Vds的強(qiáng)度的函數(shù)。如圖所示，兩個晶體管在VDS大約0.6V以上具有相當(dāng)平滑的飽和特性。
另請參閱圖3所示，其繪示圖1中晶體管的漏極電流特性，但是對應(yīng)的N-型元件和P-型元件分別具有最小通道長度0.20μ和0.21μ。很明顯的，VDS的值必須大于約0.6V高，晶體管才接近于飽和并獨(dú)立于VDS。然而，隨著通道長度接近最小值，晶體管決不會真正飽和。
請參閱圖4所示，其進(jìn)一步繪示說明前圖中兩個最小通道長度晶體管的漏極電流，在VDS＝1.6V時為VGS模值的函數(shù)。上述N-通道元件至少需要1.0V電壓來產(chǎn)生一100μA的漏極電流，且P-通道元件需要至少1.25V的VGS電壓來產(chǎn)生100μA的電流。根據(jù)這些特性，放大器100的電源電壓必須在2.0V的附近，使晶體管108在飽和區(qū)幾乎不能工作；而信號IN或者INB的最小高電平值必須在至少1.6V，以具有足夠大的差動電壓，來虛擬地驅(qū)動所有的電流到具有高輸入電平的一邊。
根據(jù)當(dāng)前MOS技術(shù)，電源電壓VCC可以為1.6V或者甚至更低。另外，在一些用類似的差動放大器作為輸入緩沖的產(chǎn)品中，只有114線上的IN信號通路被切換，而116線上的INB信號保持在一個低到0.8V的固定參考電壓。
很明顯，這些條件無法達(dá)到放大器100所需的理想工作條件，并且放大器100的特性會對晶體管的參數(shù)、溫度和工作電壓有很大程度的敏感。當(dāng)只有0.8V用于INB線116時，節(jié)點(diǎn)TAIL必須接地，以使得當(dāng)線路114上的IN信號低于0.8V時，有一些電流流經(jīng)晶體管112，并且?guī)缀鯖]有VDS在晶體管108上。
因而，流經(jīng)晶體管108的電流會非常依賴于晶體管本身的VDS。另外，節(jié)點(diǎn)MIRROR必須高于0.8V，且低于電源VCC，以使得有電流流過晶體管110，其依序通過晶體管104而得到鏡像。因此，當(dāng)所有的電流流向放大器100右邊時，晶體管112會具有0.7V的VDS。因?yàn)樗械木w管都在很小的VDS值和VGS值下工作，通道長度需要如前所述在最小允許長度范圍，以具有合理的通道寬度。
現(xiàn)在請參閱圖5所示，其繪示圖1中放大器100的電路工作仿真圖，其中電源VCC例如為1.6V，線路116上的INB信號固定在0.8V，線路114上的IN信號變換在0.25V以上、0.8V以下，且晶體管106和112的基底偏壓(NBIAS)為0。參考此圖，很明顯地，差動放大器100的輸出OUTbi有很嚴(yán)重的失真且不對稱。上述問題會產(chǎn)生是因?yàn)楫?dāng)信號INB在0.8V時，即使節(jié)點(diǎn)TAIL必須接地，也幾乎沒有電流流過晶體管112。這樣接著會導(dǎo)致晶體管110上幾乎沒有電流通過來供晶體管104鏡像，以上拉節(jié)點(diǎn)OUTbi到高電平。整體結(jié)果是在線路124上的信號OUT有失真很嚴(yán)重的占空比。產(chǎn)生這個問題的根本原因是，晶體管112的閾值電壓值太高。降低該閾值值的一種方法是，偏壓晶體管112的基底到略高于接地值。
請參閱圖6所示，其繪示放大器100電路的特性，其中除了晶體管106和112的基底偏壓(NBIAS)設(shè)置在0.5V之外，其余與前圖中仿真描述過的條件一致(其中即使是晶體管112的閾值電壓會過高，晶體管106的基底仍被偏壓以保持對稱)。如圖所示，結(jié)果是放大器100的電路因而顯著改善，但是在輸出具有55.6％的占空比時，仍舊不對稱。
當(dāng)P-通道晶體管104、110為“慢”(高閾值電壓，低飽和電流)及N-通道晶體管106、112為“快”(低閾值電壓，高飽和電流)，以及輸入IN和INB的共模電平為高電平時，隨著正偏壓于NBIAS而減少的閾值電壓會太低，而對放大器100的特性有不利的影響。在上述情況下，當(dāng)IN信號為高電平時，節(jié)點(diǎn)OUTbi下拉到非常低。在上述晶體管和偏壓條件下，NBIAS電平需要設(shè)置到0V。為了控制基底偏壓(NBIAS)，需要一種可響應(yīng)晶體管特性、電壓和溫度變化的裝置。
請結(jié)合參閱圖7，其繪示產(chǎn)生以及控制NBIAS電平的電路700。在相關(guān)部分包括，一與基底端要控制的差動放大器各方面皆一致的第一差動放大器702，在本實(shí)施例中例如為圖1所示的差動放大器。差動放大器702的輸入接到節(jié)點(diǎn)DRIVE，其可與圖1中對應(yīng)的放大器的輸入“IN”相同。DRIVE節(jié)點(diǎn)由電阻R1和R2所形成的電阻分壓器所決定的參考電壓來設(shè)定。該參考電平設(shè)置到略小于差動放大器702“INB”的第二輸入上的參考電平，而INB接到與的基底端被控制之差動放大器的第二輸入端相同的信號，其可如圖1所示的“NB”。差動放大器700的輸出可在圖示的晶體管704和706共同連接的漏極端720(OUTbi)得到。隨著晶體管特性、電源、溫度以及“INB”電平的變化，放大器702的輸出電平會改變。通過適當(dāng)?shù)剡x擇電阻R1和R2，差動放大器702輸出的變化可以來反映其基底偏壓要控制的差動放大器的輸出變化。圖1是由于相同的晶體管電壓和溫度變化所引起的這種情況。
電路700還包括一第二電流鏡和差動放大器724(包括串接在一起的P-通道晶體管726和N-通道晶體管728，其并聯(lián)到串接在一起的P-通道晶體管732和N-通道晶體管734)晶體管726和732的源極接到VCC，晶體管728和734的源極則透過柵極通過電流源VCC的N-通道晶體管730而耦接到電路接地的參考電壓電平。
將晶體管726和732的柵極端一起耦接到晶體管732的漏極端以便形成電流鏡。晶體管728的柵極端連接到OUTbi節(jié)點(diǎn)720，并且將晶體管734的柵極連接到串聯(lián)連接的電阻R4和R5的中間(節(jié)點(diǎn)TRIP)，其中串聯(lián)連接的電阻R4和R5包括連接在VCC和接地端之間的分壓器736。
晶體管726和728中間的節(jié)點(diǎn)738(OFFi)作為一對串接的反相器740、742的輸入(OFF)，來輸入到一附加的反相器744和N-通道晶體管748的柵極。晶體管706和712的基底觸點(diǎn)接到節(jié)點(diǎn)718，其還耦接到節(jié)點(diǎn)NBIAS，如圖所示，節(jié)點(diǎn)NBIAS居于耦接到VCC與地之間的一串接的電阻752(R0)和N-通道晶體管754的中間。N-通道晶體管754的柵極還耦接到節(jié)點(diǎn)718，而P-通道晶體管756源極和漏極則一起耦接到VCC的，其柵極也同樣耦接到節(jié)點(diǎn)718。晶體管756作為節(jié)點(diǎn)NBIAS處的濾波電容。在節(jié)點(diǎn)718處的NBIASI信號還供給N-通道晶體管746的一端，來給線路750上提供一NBIAS信號。反相器744的輸出供給晶體管746的柵極，而晶體管748耦接線路750到接地端，并響應(yīng)到提供給其柵極的OFF信號。
節(jié)點(diǎn)OUTbi720被第二差動放大器724監(jiān)控，并且與節(jié)點(diǎn)TRIP的參考電壓進(jìn)行比較。如果節(jié)點(diǎn)OUTbi720充分降到TRIP電平以下，第二差動放大器會切換并引起線750上的NBIAS信號接地，否則線路718(NBIAS)上的電壓(其由晶體管754上電壓降設(shè)定)會經(jīng)由晶體管746到線750(NBIAS)。
如圖1中所示的現(xiàn)有MOS差動放大器100，其晶體管108在飽和區(qū)域工作以及具有足夠的差動輸入信號，當(dāng)線路114上的IN信號相對于線路116上的信號INB為高電平時，流過晶體管106的節(jié)點(diǎn)120OUTbi上的下拉電流由流過晶體管108的電流來決定(因?yàn)槠銿GS為固定的結(jié)果)。上述電流還獨(dú)立于信號IN的絕對電平。當(dāng)IN相對于INB為“低”時，流過晶體管104的節(jié)點(diǎn)120OUTbi的上拉電流，等于流過電流鏡晶體管110的電流，其又等于流過晶體管108的電流。該電流還獨(dú)立于線路116上信號INB的絕對電平。因?yàn)樵诜聪嗥?22輸入的負(fù)載電容的充電電流在兩種變換下相同，因此在節(jié)點(diǎn)120OUTbi的上升沿和下降沿的電壓變換必須基本上相同，。
然而如前所述，此無法得到理想的特性，并且流經(jīng)晶體管106和112的電流不再全部由晶體管108的VGS控制，且同樣依賴于線路114上的IN和線路116上的絕對電壓電平。因?yàn)樾盘朓N在INB上的固定參考電平上下擺動，故IN的高值比INB的高值要高。因此，當(dāng)IN為“高”時，流過晶體管106的下拉電流會比當(dāng)IN為“低”時流過晶體管112的電流高，結(jié)果導(dǎo)致較少的上拉電流流過晶體管104。而且，因?yàn)閮蓚€晶體管的漏極到源極的電壓不同，流經(jīng)晶體管104的上拉電流與流過電流鏡晶體管110的電流不一致。這些值與理想值不同的結(jié)果導(dǎo)致節(jié)點(diǎn)120OUTbi的下拉電流比上拉電流高并且下降沿和上升沿電壓變換不對稱，正如圖6中所示。
為了達(dá)到對稱變換，必須增加上述上拉電流而不增加下拉電流。根據(jù)本發(fā)明，藉由增加一附加的從節(jié)點(diǎn)MIRROR到地而不流過晶體管108(圖1)的電流通路可以達(dá)成此目的。
請再參閱圖8所示，根據(jù)本發(fā)明差動放大電路800，其添加一從節(jié)點(diǎn)MIRROR到接地的電流通路(且不流過晶體管808(與圖1中晶體管108對應(yīng)))，使上拉電流增大而不增加下拉電流，進(jìn)而達(dá)到對稱變換的目的。
差動放大電路800在相關(guān)部分包括，一電流鏡和差動放大器802(包括串接在一起的P-通道晶體管804和N-通道晶體管806，以及與其并聯(lián)的串接在一起的P-通道晶體管810和N-通道晶體管812)。晶體管804和810的源極耦接到VCC而晶體管806和812的源極通過電流源N-通道晶體管808耦接到電路接地VCC)，晶體管808具有連接到VCC的柵極。晶體管804和810構(gòu)成一電流鏡，而晶體管806和812構(gòu)成一差動對。晶體管808構(gòu)成一電流源。
晶體管804和810的柵極一起耦接到晶體管810的漏極(節(jié)點(diǎn)MIRROR)，如圖所示，其具有一寄生電容。晶體管806的柵極接到一輸入線路814(IN)而晶體管812的柵極接到一互補(bǔ)輸入線816(INB)。晶體管806和812的后柵極，或者晶體管806和812的基底觸點(diǎn)一起耦接到第三輸入線818(NBIAS)。差動放大器電路800的輸出可由共同連接的晶體管804和806漏極(OUT)的連接點(diǎn)節(jié)點(diǎn)820(OUTbi)得到，以用于反相器822的輸入和隨后線824上的輸出(OUT)。如圖所示，節(jié)點(diǎn)820也呈現(xiàn)一寄生電容。
差動放大電路800還包括前面已經(jīng)描述過的附加電流通路，其包含串聯(lián)在一起的N-通道晶體管826和828耦接到晶體管810的漏極與地之間，并且晶體管826的基底觸點(diǎn)耦接到線818，且其柵極耦接到線816上，晶體管828的柵極如圖所示耦接到VCC。
經(jīng)由添加該條附加的電流通路，附加的電流流經(jīng)晶體管810，使得晶體管810的VGS以及晶體管804的VGS依次增加，因而增加上拉電流，且不會影響流經(jīng)晶體管806的下拉電流。晶體管826和828的大小可以調(diào)整，使得通過晶體管804的上拉電流足夠提供對稱的電壓變換。
請參閱圖9所示，其為繪示前述之差動放大電路800在與圖6所述的相同條件下的回應(yīng)狀況。如圖所示，在節(jié)點(diǎn)820 OUTbi的正副轉(zhuǎn)換接近對稱，并且占空比非常接近50％。圖8中所示的差動放大電路800可以優(yōu)先代替圖7中所示的第一差動放大器702，以使得NBIAS控制電路能更準(zhǔn)確地追蹤差動放大電路800的特性。
圖8中所示的差動放大器800是用在較寬范圍低電壓工作的產(chǎn)品，包括，例如DDR-II的DRAM產(chǎn)品?？芍挥靡徊煌瑔我唤饘倨帘危哂型瑯拥幕井a(chǎn)品設(shè)計來同時滿足DDR-II和DDR-I的規(guī)格(或者任意兩個電源和輸入共模電壓的規(guī)格)。由于大多數(shù)芯片中的電路用的是薄氧化(thinoxide)晶體管，DDR-II的技術(shù)限制了內(nèi)部電壓(VCC)為1.8V+/-0.2V。在DDR-II情況下，這種內(nèi)部電壓與外部電壓(VCCE)相同，該VCCE電壓直接提供給電路。在DDR-I模式下，外部電源電壓為2.5V+/-0.2V并且不能直接接到需要1.8V的電路。對于大多數(shù)電路來說這不是問題，因?yàn)樵谕獠侩娫措妷汉虳DR-I上的內(nèi)部電源電壓總線之間可一放置一電平變低器(downconverter)，如此電平變低器可短接于DDR-II。
然而，對于輸入緩沖器而言，就很難保持DDR-I和DDR-II且應(yīng)用在相同的內(nèi)部電源，因?yàn)檩斎胄盘柕墓材ｋ娖接贒DR-II時為0.9V+/-0.1V，而DDR-I時為1.25V+/-0.1V。當(dāng)放大器的供電電源低到1.6V時，這樣寬范圍的共模電平就很難適應(yīng)。對于圖8，INB接到該共模電壓，稱為DDR產(chǎn)品的VREF，并且IN具有一信號，其可以在小到250mV的參考電壓周圍擺動。
對于DRR-I工作模式，當(dāng)IN為低電平時，輸出仍可以保持在1.1V。由于晶體管806的源極很接近于0V以適應(yīng)DDR-II的低共模電平，即使在IN和INB之間有差動電壓，晶體管806上也有很大的電流流過。圖10是圖8中所示差動放大器電路800在共模電壓在1.35V時的仿真圖，IN在+/-0.25V擺動，且INB固定為1.35V。電源電壓在其最小值1.6V，而N-通道晶體管具有低閾值電壓值且P-通道晶體管具有高閾值電壓值。從圖10中所示的仿真結(jié)果可以看出，節(jié)點(diǎn)OUTbi決不會高到可以切換輸出而使得電路失效。
如圖10中所示的問題是在DDR-II的優(yōu)化設(shè)計中的N-通道晶體管和P-通道晶體管的電阻比率，在DDR-I中很不平衡。這個問題產(chǎn)生的原因是當(dāng)輸入為低電平而晶體管804的VGS保持在與DDR-II相同的情況下(因?yàn)閂CC與DDR-II相同)時，輸入的共模電平過高，會使晶體管806的VGS顯著升高。放大器的電源電壓應(yīng)該提高數(shù)十分之一V，并且如果放大器用在DDR-I輸入信號下工作時，放大器偏壓電流會顯著下降。由于可將厚氧化元件用于差動放大器，增大電壓將不會引起任何有關(guān)可靠性的問題。
根據(jù)本發(fā)明，圖11所示的是適用于DDR-I和DDR-II的差動放大器900，VCCE是外部電源電壓，其提供2.5V+/-0.2V電壓給DDR-I，提供1.8V+/-0.2V電壓給DDR-II。VPP是一內(nèi)部產(chǎn)生的泵電壓，其高于主內(nèi)部電源并且用于加速DRAM字線(word line)。VPP具有2.8V+/-0.2V的值。
從圖11可知，節(jié)點(diǎn)“RAIL”是提供給差動放大器900和包括晶體管M6和M8的反相器的實(shí)際內(nèi)部電源電壓。元件R1表示一金屬掩模選項(xiàng)，其是DDR-II的短路和DDR-I的開路，R1是DDR-I和DDR-II電路之間的唯一掩模差別。圖11中其他所有的電路對于DDR-I和DDR-Ii電路都是固定的。輸入信號DDR2的邏輯狀態(tài)可以由前述用來決定此電路是用于DDR-I或DDR-II的兩個不同掩模設(shè)定，或者經(jīng)由一打線(bonding)選項(xiàng)來決定。在DDR-II模式下，輸入NBIAS的控制方式與前述圖8的描述相同。然而，當(dāng)在DDR-I模式時，NBIAS保持在0V，以免不必要地降低用于DDR-I模式的高電平共模輸入信號的N-通道閾值電壓值。
工作時，對于DDR-II模式，供給放大器的供應(yīng)電壓等于VCCE，并且具有與圖8中的VCC相等的值。對于DDR-I，供給放大器模式電源電壓由VPP、VCCE、晶體管M17的大小，以及由差動放大器900的電流來決定。在VCCE電源電壓為最小值2.3V且VPP為最小值2.6V時，RAIL節(jié)點(diǎn)的電壓大約在1.8V。在VPP最大值3.0V且VCCE在最大值2.7V時，RAIL節(jié)點(diǎn)的電壓大約在2.3V。如此，提高放大器供應(yīng)電壓的目的已經(jīng)藉由運(yùn)用一個簡單的“電平變低器”電路來達(dá)到。若VCCE直接用于供給差動放大器900電源，適于工作的電壓會過高。
在DDR-I模式下，輸入信號DDR2為低電平，并且元件R1為開路。流經(jīng)晶體管M15/M23和M14/M24的電流通路為關(guān)閉，晶體管M22為開啟并且設(shè)計具有比晶體管M21低很多的阻抗值，這樣差動放大器900的偏壓電流是由晶體管M21決定。如此，可以達(dá)到降低放大器偏壓電流的目的。
包括晶體管M6和M8的反相器是作為RAIL節(jié)點(diǎn)的電壓和供給反相器I4的芯片其余的內(nèi)部電源電壓的電平轉(zhuǎn)換器(level shifter)。晶體管M6和M8的比率m6與圖8中所示的反相器822的元件的比率顯著不同，可用來滿足電平轉(zhuǎn)換功能以及達(dá)到與反相器I4一致的一平衡占空比。需注意的是，作為附加電平轉(zhuǎn)換反相器的輸出信號結(jié)果，此輸出信號相對于圖8中的輸出信號為反相。在后繼的電路中，這點(diǎn)應(yīng)該納入考慮到，以使輸出信號的極性正確。
圖12是在DDR-I模式中，在相同于前圖10的輸入電平和內(nèi)部電壓(VCC)，及具有Vpp＝2.6V以及VCCE＝2.3V時的相同條件下，差動放大器900的仿真結(jié)果時序圖。值得注意到，輸出信號(OUTbi)現(xiàn)為具有一全電壓擺動(full voltage swing)，并且占空比被保持了。
在DDR-II模式下，輸入信號DDR2為高電平，并且掩模元件R1為短路。通過晶體管M21/M22的電路為關(guān)閉，且通過晶體管M15/M23和M14/M24的電流通路為開啟。由于使用兩個串聯(lián)的晶體管(M15/M23和M14/M24)代替圖8中的單個晶體管(相應(yīng)為808和826)，圖11中的串聯(lián)晶體管的寬度必須是圖8中單個晶體管寬度的兩倍，因而在DDR-II模式下，差動放大器900與圖8中所示的差動放大器800相同。另外，因?yàn)閳D11中所示的反相器M6/M8以及I4對占空比的影響，為了獲得圖12中所示的相同結(jié)果，晶體管M12的寬度必須根據(jù)圖8中晶體管826調(diào)整。
請參閱圖13所示，為在DDR-II偏壓條件下，差動放大器900的仿真結(jié)果。其中晶體管M12的寬度已經(jīng)設(shè)置到圖8中晶體管826的寬度，其優(yōu)化了圖8中所示放大器來進(jìn)行DDR-II工作。因?yàn)檩敵鼍€路受DDR-I模式優(yōu)化的兩個反相器(M6/M8和I4)的影響，占空比已經(jīng)不能保持。藉由使用附加的包括晶體管M12/M14/M24(相關(guān)于圖8中所描述的晶體管826、828)之電流路徑的“偏差調(diào)整”(skew adjusting)性質(zhì)，可以消除占空比失真。圖14是圖11中差動放大器900的仿真結(jié)果圖，其中考慮到在DDR-II偏壓模式條件下輸出通路中的兩個反相器的影響來正確調(diào)整晶體管M12的大小。注意的是，占空比現(xiàn)在被保持了。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實(shí)施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種差動放大器，其特征在于其包括電流鏡負(fù)載，耦接到外部電壓源；差動晶體管對來接收差動輸入信號并且提供一輸出信號，差動晶體管對耦接到上述電流鏡負(fù)載；一電流源耦接到上述差動晶體管對；一附加電流通路，耦接到上述電流鏡負(fù)載使得上拉電流增大而不影響下拉電流，提供一對稱輸出電壓；及來進(jìn)行在第一工作模式和第二工作模式之間進(jìn)行選擇的裝置。
2.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于其中所述的外部電源電壓在第一工作模式下具有一第一值，且在第二工作模式下具有與第一值不同的第二值。
3.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于其中所述的差動輸入信號在第一工作模式下具有一第一共模電壓，且在第二工作模式下具有與第一值不同的第二共模電壓值。
4.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于其中所述的外部電源電壓的范圍為1.6V到2.7V。
5.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于其中所述的輸入信號的共模電壓值范圍為0.8V到1.35V。
6.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于其包括提供一范圍為1.6V到2.0V的內(nèi)部電源電壓的裝置。
7.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于其工作模式由外部電源電壓范圍來決定。
8.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于其工作模式由差動輸入信號的共模輸入電壓范圍來決定。
9.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于其中所述的第一工作模式包括DDR-I工作模式。
10.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于其中所述的第二工作模式包括DDR-II工作模式。
11.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于其中所述的在工作模式之間進(jìn)行選擇的方式是掩模可編程(mask programmable)方式。
12.根據(jù)權(quán)利要求1所述的差動放大器，其特征在于其還包括用以產(chǎn)生一耦接到外部電源電壓的源極的內(nèi)部電源電壓的另一裝置，以及一個內(nèi)部產(chǎn)生的比內(nèi)部電源電壓高的參考電壓。
13.一種差動放大器，其特征在于其包括一電流鏡負(fù)載，具有一電源節(jié)點(diǎn)、一輸入和一輸出；一差動晶體管對具有一差動輸入來接收一差動輸入信號、一差動輸出耦接到上述電流鏡負(fù)載、以及一尾節(jié)點(diǎn)；一輸出節(jié)點(diǎn)，由上述電流鏡負(fù)載和上述差動晶體管對連接所形成，來提供一輸出信號；一可轉(zhuǎn)換的電流源耦接到上述差動晶體管對；一附加的電流通路耦接到上述電流鏡負(fù)載，使得上拉電流增加而不影響下拉電流提供一對稱輸出電壓；以及產(chǎn)生一內(nèi)部電源電壓的電路，耦接在外部電源電壓和上述電流鏡負(fù)載的電源節(jié)點(diǎn)之間。
14.根據(jù)權(quán)利要求13所述差動放大器，其特征在于其中所述的電流鏡負(fù)載包括一P-通道電流鏡。
15.根據(jù)權(quán)利要求13所述的差動放大器，其特征在于其中所述的差動晶體管對包括一N-通道晶體管對。
16.根據(jù)權(quán)利要求13所述的差動放大器，其特征在于其更包括串聯(lián)耦接的第一和第二反相器耦接到上述輸出節(jié)點(diǎn)。
17.根據(jù)權(quán)利要求13所述的差動放大器，其特征在于其中所述的可轉(zhuǎn)換的電流源包括一在第一工作模式下的第一電流通路以及在第二種工作模式下的第二電流通路。
18.根據(jù)權(quán)利要求13所述的差動放大器，其特征在于其中所述的附加的電流通路在第一工作模式下為關(guān)閉，而在第二工作模式下為開啟。
19.根據(jù)權(quán)利要求13所述的差動放大器，其特征在于產(chǎn)生一內(nèi)部電源電壓的電路包括一掩?？删幊屉娐?programmable circuit)。
20.根據(jù)權(quán)利要求13所述的差動放大器，其特征在于產(chǎn)生一內(nèi)部電源電壓的電路包括一N-通道晶體管，其具有耦接到外部電源電壓的漏極、接收產(chǎn)生于內(nèi)部且高于內(nèi)部電源電壓的電壓的柵極，和提供內(nèi)部電源電壓的源極。
21.一種差動放大器的操作方法，其特征在于其包括以下步驟提供一附加電流通路，使得上拉電流增加而不會影響下拉電流，以提供一對稱輸出電壓；以及基于外部電源電壓的電平在第一工作模式與第二工作模式之間進(jìn)行選擇。
22.根據(jù)權(quán)利要求21所述的差動放大器的操作方法，其特征在于在第一工作模式與第二工作模式之間進(jìn)行選擇包括在DDR-I工作模式與DDR-II工作模式之間進(jìn)行選擇。
23.根據(jù)權(quán)利要求21所述的差動放大器的操作方法，其特征在于基于外部電源電壓的電平在第一工作模式與第二模式之間進(jìn)行的選擇，還包括基于外部電源電壓的電平和供給差動放大器的差動輸入信號的共模電壓，在上述第一工作模式和上述第二工作模式之間進(jìn)行選擇。
全文摘要
本發(fā)明是關(guān)于一種寬電壓工作范圍的低電壓差動放大器及其操作方法，該用于低壓工作應(yīng)用的差動放大器設(shè)計和偏壓控制技術(shù)，為了允許輸入信號電平有較寬的范圍，其中N－通道差動輸入晶體管的閾值電壓用基底偏壓來控制。除了能在低壓工作的差動放大電路，本發(fā)明還提出一種技術(shù)基于放大器的輸出電平來控制差動放大器的輸入晶體管的基底偏壓，其中引入一附加的偏壓電路使得輸出上拉電流增大而不增加下拉電流，以及來優(yōu)化DDR－I和DDR－II工作模式下的差動性能的電路。
文檔編號H03F3/45GK1713516SQ20041010010
公開日2005年12月28日 申請日期2005年3月30日 優(yōu)先權(quán)日2004年6月15日
發(fā)明者D 亥特利 約翰, 艾倫 佛伊 強(qiáng) 申請人:茂德科技股份有限公司