專利名稱：電平轉換電路的制作方法
技術領域：
本發(fā)明涉及轉換邏輯電平的電平轉換電路，尤其涉及被設置為工作在低壓具有低功率損耗的電平轉換電路。
背景技術：
已經(jīng)熟知公開于日本專利申請第4-40798號的傳統(tǒng)的電平轉換電路。圖14說明這種傳統(tǒng)的電平轉換電路的配置。
圖14中顯示的傳統(tǒng)的電平轉換電路包括兩個N型晶體管N5和N6，兩個交叉耦合的P型晶體管P1和P2以及第一和第二反相器INV1和INV2。每個P型晶體管P1或P2自身的柵極與另一個晶體管的漏極相連。第一反相器INV1包括N型晶體管N13和P型晶體管P11。N型晶體管N13的源極接地，同時P型晶體管P11的源極接到低壓電源VDD。第一反相器INV1由漏極互連和柵極互連的這些晶體管組成。類似地，第二反相器INV2包括源極接地的N型晶體管N14和源極接到低壓電源VDD的P型晶體管P12。第二反相器INV2由漏極互連和柵極互連的這些晶體管組成。第一反相器INV1反相在輸入端IN接收到的輸入信號，同時第二反相器INV2反相反相器INV1輸出的信號。第一和第二反相器INV1和INV2由低壓電源VDD供電，該低壓電源例如為1.5V。
除第一和第二反相器INV1和INV2以外，所有其他設備都是高壓設備，它們工作在由高壓電源VDD3提供的高壓，例如3.3V。兩個N型晶體管N5和N6在各自的源極接收互相的補償信號(complimentarysignal)。更具體地，N型晶體管N5的源極接收來自第一反相器INV1輸入信號反相的信號，同時N型晶體管N6的源極接收與經(jīng)第一和第二反相器INV1和INV2輸入的信號具有相同電平的信號。N型晶體管N5和N6的柵極接在低壓電源VDD上。P型晶體管P1和P2的源極接在高壓電源VDD3上，同時，它們各自的漏極接在N型晶體管N5和N6各自的漏極上。N型晶體管N6和P型晶體管P2的連接點連接在輸出端OUT。
然后，描述電平轉換電路的操作。當輸入信號在H電平(即低壓電源VDD的電壓電平)并且輸入信號反相的信號在L(即VSS＝0V)電平時，N型晶體管N5導通，N型晶體管N6截止，P型晶體管P1截止，P型晶體管P2導通。作為結果，輸出端OUT電壓在H(C3)電平。另一方面，當輸入信號在L(即VSS＝0V)電平，并且輸入信號的反相的信號在H(即VDD)電平時，N型晶體管N5截止，N型晶體管N6導通，P型晶體管P1導通，P型晶體管P2截止。作為結果，輸出端OUT的電壓為L(即VSS＝0V)電平。圖14中顯示的電平轉換電路，以上述形式操作，通過將低壓電源VDD處的輸入信號電平轉換為高壓電源VDD3的電平，輸出所得到的信號。
然而，如果低壓電源VDD的電壓例如被設置為接近N型晶體管N5和N6門限電壓的低壓，圖14中顯示的傳統(tǒng)電平轉換電路就不再操作。為了解決這個問題，N型晶體管N5和N6的門限電壓被改變而設置為低壓，例如0V。然后，圖14中顯示的傳統(tǒng)電平轉換電路就以極佳的方式執(zhí)行所需電平轉換操作，即使低壓電源VDD的電壓被設置為低壓。
現(xiàn)在，將討論圖14的電平轉換電路在N型晶體管N5和N6的門限電壓被設置為低壓的情況下如何操作。例如，如果輸入信號是L電平，N型晶體管N5的漏極電壓是高壓電源VDD3。此時，N型晶體管N5截止，N型晶體管N5源極連接的節(jié)點W3的電勢是(VDD-門限電壓)。但是，如果N型晶體管N5的門限電壓由于溫度變化或制造處理中的變化而改變下降為負值時，節(jié)點W3的電勢上升，超出低壓電源VDD的電壓。在這種情況下，電流從節(jié)點W3流出經(jīng)第一反相器INV1中寄生二極管流到低壓電源VDD，引起功率損耗的上升。
另一個傳統(tǒng)的電平轉換電路公開于日本專利公開第2001-298356號。圖23說明了這個電平轉換電路的配置。
圖23的電平轉換電路將低壓電源VDD提供的輸入信號的電勢轉換為高壓電源VDD3提供的輸出信號的電勢，從而執(zhí)行電平轉換。該電平轉換電路包括反相器INV11，其反相從輸入端IN接收的輸入信號IN；兩個N型晶體管N11和N12，它們在各自的柵極接收一對補償信號，即輸入信號IN和反相器INV11產(chǎn)生的反相的輸入信號XIN；電源電路D1，由一對P型晶體管P11和P12組成；和P型晶體管P13，作為電阻器。通過P型晶體管P11或P12，電源電路D1向第一或第二節(jié)點W11或W12提供高壓電源VDD3的電壓。
電平轉換電路進一步包括鎖存電路E和切斷電路D2。鎖存電路E包括第一和第二兩輸入NAND電路NAND11和NAND12，它們分別鎖存第一和第二節(jié)點W11和W12的電勢。NAND電路NAND11的輸出端連接在輸出端OUT。切斷電路D2由一對N型晶體管N13和N14構成，該電路處于從第一和第二節(jié)點W1和W12分別通過各個N型補償信號對接收晶體管N11和N12到地的接地路徑上，并切斷接地路徑。鎖存電路E的兩個NAND電路NAND11和NAND12各自的輸出端連接到反相電路INV12和INV13。反相電路INV12和INV13用作控制電源電路D1的電源控制電路和控制切斷電路D2的切斷控制電路。反相電路INV12和INV13的輸出被輸入到電源電路D1的兩個P型晶體管P11和P12各自的柵極以及切斷電路D2的N型晶體管N13和N14各自的柵極。
在這個電平轉換電路中，反相電路INV11由工作在低壓電源VDD提供的低壓，例如1.5V的低壓設備構成。所有其他設備都是由高壓設備構成，高壓設備工作在由高壓電源VDD3提供的高壓，例如3.3V。
接著，將描述圖23的電平轉換電路如何工作。在穩(wěn)定狀態(tài)，第一和第二節(jié)點W11和W12的電勢都在H(即VDD3)電平。在輸入信號是L(即0V)電平的情況下，N型補償信號接收晶體管N11和N12分別為截止和導通，鎖存電路E的兩個輸出(即第一和第二NAND電路NAND11和NAND12各自的兩個輸出)分別是L(即0V)電平和H(即VDD3)電平，并保持各自的邏輯電平。此時，切斷電路D2的N型晶體管N13和N14分別為導通和截止，電源電路D1的P型晶體管P11和P12分別為截止和導通。由于鎖存電路E的NAND電路NAND11的輸出為L(即0V)電平，所以輸出端OUT的電壓為L(即0V)電平。
在上述情況下，如果輸入信號從L(即0V)電平變?yōu)镠(即VDD)電平，N型補償信號接收晶體管N11變?yōu)閷?。此時切斷電路D2的N型晶體管N13為導通，并且第一節(jié)點W11的電勢從H(即VDD3)電平變?yōu)長(即0V)電平，這引起鎖存電路E的邏輯電平反轉；NAND電路NAND11的輸出反相為H(即VDD3)電平，同時NAND電路NAND12的輸出反相為L(即0V)電平。通過這種電平反相，切斷電路D2的N型晶體管N13變?yōu)榻刂?，同時電源電路D1的P型晶體管P11變?yōu)閷ǎ瑥亩试S高壓電源VDD3將第一節(jié)點W11預充電至H(即VDD3)電平。另一方面，電源電路D1的另一P型晶體管P12變?yōu)榻刂?，從而阻止高壓電源VDD3對第二節(jié)點W12的預充電，同時切斷電路D2的N型晶體管N14變?yōu)閷?，從而連接第二節(jié)點W12至處于截止狀態(tài)的N型晶體管N12，由此電平轉換電路進入等待狀態(tài)，在此狀態(tài)電平轉換電路等待下一個輸入信號改變。由于鎖存電路E的NAND電路NAND11的輸出為H(即VDD3)電平，所以輸出端OUT的電壓為H(即VDD3)電平。
如今，例如為了降低功率損耗，有進一步降低電源提供的電壓的趨勢。然而，在圖23的傳統(tǒng)的電平轉換電路中，如果低壓電源VDD的電壓被設置為接近N型補償信號接收高壓晶體管N11和N12門限電壓的低壓，N型補償信號接收晶體管N11和N12就難以工作，導致電平轉換電路難以執(zhí)行需要的操作。
為了解決這個問題，如果使用N型低壓晶體管，其僅可以抵抗低壓，并且其門限電壓低于N型高壓晶體管N11和N12使用的門限電壓，則圖23的電平轉換電路就可以按照需要工作，即使低壓電源的電壓被設置為低于N型高壓晶體管N11和N12的門限電壓。
然而，當圖23顯示的傳統(tǒng)的電平轉換電路處于輸入信號變化的等待狀態(tài)時，節(jié)點W11或W12的高壓電源VDD3的電壓通過N型晶體管N13或N14被加在N型補償信號接收晶體管N11或N12的漏極，此時切斷電路D2中的N型晶體管N13或N14處于導通狀態(tài)。因此，如果這些N型補償信號接收電阻器N11和N12被替換為工作在低壓電源VDD供電的低壓之下的設備，那么這些N型補償信號接收晶體管N11和N12就會損壞。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種電平轉換電路，在該電平轉換電路中，鑒于低壓電源VDD的電源電壓被設置為低，在N型高電壓晶體管N5或N6的門限電壓被設置為低的情況下，即使N型晶體管的源極電勢超出低壓電源VDD的電壓，也可以阻止流向低壓電源VDD的電流，從而抑制電源損耗的上升。
為了達到上述目的，本發(fā)明采用了下列結構。不同于傳統(tǒng)的電平轉換電路，在本發(fā)明創(chuàng)新的電平轉換電路中，低壓電源VDD電平的輸入信號并不輸入N型第一和第二高壓晶體管的源極，而是將輸入信號輸入N型低壓晶體管的柵極，由此阻止流向低壓電源VDD的電流。此外，在創(chuàng)新的電平轉換電路中，在N型低壓晶體管和N型高壓晶體管之間加入保護電路。該保護電路將加在N型低壓晶體管漏極的電壓限制為低壓，由此阻止N型低壓晶體管的損壞。
本發(fā)明的第二目的是提供一種電平轉換電路，在該電平轉換電路中，圖23顯示的電平轉換電路中的N型補償輸入信號對接收晶體管被替換為低壓設備，其可以可靠地工作，而不會導致N型晶體管損壞，即使低壓電源電壓被設置為低。
為了達到第二個目的，創(chuàng)新的電平轉換電路使用一種配置，其中將接收一對補償信號的N型晶體管從高壓設備變?yōu)榈蛪壕w管，并且加入保護電路用于避免加到N型低壓晶體管的電壓超出N型低壓晶體管的耐受電壓。
更具體地，創(chuàng)新的電平轉換電路包括兩個N型信號接收低壓晶體管，在它們的各個柵極接收由低壓電源供電的補償?shù)谝缓偷诙斎胄盘?，每個N型信號接收低壓晶體管具有第一和第二端，N型信號接收低壓晶體管的第一端接地，N型信號接收低壓晶體管的第二端分別連接第一和第二節(jié)點；兩個N型高壓晶體管，每個N型高壓晶體管包括第一和第二端，在兩個N型高壓晶體管各自的柵極接收低壓電源的電壓或者由低壓電源供電的補償?shù)谝缓偷诙斎胄盘?，N型高壓晶體管根據(jù)第一和第二輸入信號，在補償?shù)姆绞较伦優(yōu)閷?，N型高壓晶體管的第一端分別連接第三和第四節(jié)點，N型高壓晶體管的第二端分別連接第五和第六節(jié)點；電源電路，包括連接高壓電源的第一端，連接第五節(jié)點的第二端，以及連接第六節(jié)點的第三端，電源電路向第五和第六節(jié)點的一個提供高壓電源的電壓，同時阻止向第五和第六節(jié)點的另一個提供高壓電源的電壓；以及，保護電路，其包括分別連接第一、第二、第三和第四節(jié)點的第一、第二、第三和第四端，并限制第一和第二節(jié)點的電壓不超出低壓電源的電壓。
根據(jù)創(chuàng)新的電平轉換電路的實施方式，保護電路包括兩個N型保護晶體管，每個晶體管包括第一和第二端，N型保護晶體管的第一端分別連接第一和第二節(jié)點，N型保護晶體管的第二端分別連接第三和第四節(jié)點。
根據(jù)創(chuàng)新的電平轉換電路的實施方式，低壓電源電壓提供給保護電路中兩個N型保護晶體管的柵極。
根據(jù)創(chuàng)新的電平轉換電路的實施方式，補償?shù)谝缓偷诙斎胄盘柦?jīng)過延遲電路分別輸入到保護電路中兩個N型保護晶體管的柵極。
根據(jù)創(chuàng)新的電平轉換電路的實施方式，補償?shù)谝缓偷诙斎胄盘栔苯虞斎氲奖Ｗo電路中N型保護晶體管的各個柵極。
根據(jù)創(chuàng)新的電平轉換電路的實施方式，保護電路包括兩個保護二極管，二極管各自的陰極分別連接第一和第二節(jié)點，各自的陽極分別連接第三和第四節(jié)點。
根據(jù)創(chuàng)新的電平轉換電路的實施方式，低壓電源電壓提供給兩個N型高壓晶體管各自的柵極。
根據(jù)創(chuàng)新的電平轉換電路的實施方式，當電平轉換電路被停止時被設置為低電勢電平的停止模式信號輸入兩個N型高壓晶體管的柵極。
根據(jù)創(chuàng)新的電平轉換電路的實施方式，補償?shù)谝缓偷诙斎胄盘柦?jīng)過延遲電路分別輸入兩個N型高壓晶體管的柵極。
根據(jù)創(chuàng)新的電平轉換電路的實施方式，補償?shù)谝缓偷诙斎胄盘柗謩e直接輸入兩個N型高壓晶體管的柵極。
根據(jù)創(chuàng)新的電平轉換電路的實施方式，包括第一和第二箝位電路，這些箝位電路分別置于低壓電源以及第三和第四節(jié)點之間，并且將第三和第四節(jié)點的電壓箝位為低壓電源電壓。
根據(jù)創(chuàng)新的電平轉換電路的實施方式，兩個N型高壓晶體管單獨的門限電壓被設置為低于兩個N型信號接收低壓晶體管單獨的門限電壓。
如上所述，創(chuàng)新的電平轉換電路具有以下配置，兩個N型高壓晶體管分別串聯(lián)連接兩個N型補償信號接收晶體管，這些晶體管在各自的柵極接收低壓補償信號。因此，不存在從N型高壓晶體管的源極端到生成補償信號反相器的電流通路。因此，不像傳統(tǒng)的電路，本發(fā)明避免了從N型高壓晶體管的源極經(jīng)過補償信號生成反相器中的寄生二極管流到低壓電源VDD的電流。
此外，即使N型高壓晶體管的源極電壓上升至超出低壓電源VDD電壓的高壓，N型高壓晶體管和N型補償信號接收晶體管之間的保護電路也可以限制N型補償信號接收晶體管的漏極電勢小于低壓電源VDD的電壓。這可靠地避免了應用電勢等于或者高于N型補償信號接收晶體管的兩端之間低壓電源VDD的電壓。
此外，在創(chuàng)新的電平轉換電路的一個實施方式中，兩個N型高壓晶體管的源極分別連接箝位電路，箝位電路將那些N型晶體管的源極電勢箝位到低壓電源VDD的電壓。這樣，即使那些N型高壓晶體管的源極電勢上升超出低壓電源VDD的電壓，也可以限制那些源極電勢不超出低壓電源VDD的電壓。因此，可靠地避免了在保護電路的兩端之間低壓電源VDD的電壓的應用。
此外，在創(chuàng)新的電平轉換電路的另一個實施方式中，兩個N型高壓晶體管的門限電壓被設置為低，使得該電平轉換電路可靠工作，即使低壓電源VDD的電壓被設置為低。
第二創(chuàng)新的電平轉換電路是這樣的電平轉換電路，用于接收低壓電源供電的補償?shù)谝缓偷诙盘?，并且?zhí)行將第一和第二信號的電勢電平轉換為高壓電源電勢，該電平轉換電路包括兩個N型信號接收低壓晶體管，在它們各個柵極接收補償?shù)谝缓偷诙斎胄盘?，每個N型信號接收低壓晶體管具有第一和第二端，N型信號接收低壓晶體管的第一端接地，N型信號接收低壓晶體管的第二端分別連接第一和第二節(jié)點；電源電路，包括連接高壓電源的第一端，連接第一節(jié)點的第二端，以及連接第二節(jié)點的第三端，電源電路向第一和第二節(jié)點的一個提供高壓電源的電壓，同時阻止向第一和第二節(jié)點的另一個提供高壓電源的電壓；用于控制電源電路的電源控制電路；連接第一和第二節(jié)點的電阻器；用于鎖存第一和第二點電勢的鎖存電路；切斷電路，置于兩條接地通路中，接地電路分別從第一和第二節(jié)點分別通過兩個N型信號接收低壓晶體管到地，切斷電路切斷兩條接地通路之一并連接兩條接地通路中的另一條；切斷控制電路用于控制切斷電路；以及，保護電路，位于第一節(jié)點和兩個N型信號接收低壓晶體管其中一個之間，以及第二節(jié)點和兩個N型信號接收低壓晶體管的另一個之間，并限制加到兩個N型低壓晶體管中每個晶體管兩端之間的電壓，使之不超出兩個N型低壓晶體管的耐受電壓。
根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，保護電路也作為切斷電路。
根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，保護電路通過在兩個接地通路的每個通路中放置N型晶體管構成。
根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，保護電路通過在兩個接地通路的每個通路中串聯(lián)兩個N型晶體管構成。
根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，保護電路通過在兩個接地通路的每個通路中串聯(lián)N型晶體管和二極管構成。
根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，保護電路包括箝位電路，箝位電路使用低壓電源連接連接點，并將連接點單獨的電勢箝位到低壓電源電壓，在每個連接點，串聯(lián)電路形成相連的兩個設備。
根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，除保護電路以外的一個或多個電路包括N型高壓晶體管，可以承受高壓電源的電壓，以及保護電路包括N型晶體管，其門限電壓被設置為低于N型高壓晶體管的門限電壓。
根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，根據(jù)鎖存電路鎖存的第一和第二節(jié)點的電勢，切斷控制電路控制切斷電路，使得兩條接地通路中的一條接通，同時兩條接地通路中的另一條切斷。
根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，切斷控制電路接收補償?shù)谝缓偷诙斎胄盘?，并根?jù)接收的補償?shù)谝缓偷诙斎胄盘?，控制切斷電路，使得兩條接地通路中的一條接通，同時兩條接地通路中的另一條切斷。
根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，切斷控制電路包括兩個反相器電路，用于分別反相補償?shù)谝缓偷诙斎胄盘枴?br> 根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，切斷控制電路包括兩個延遲電路，用于分別延遲補償?shù)谝缓偷诙斎胄盘栆粋€固定的時間。
根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，鎖存電路具有第一和第二NAND電路；第一NAND電路接收第一節(jié)點的電勢和第二NAND電路產(chǎn)生的輸出；以及，第二NAND電路接收第二節(jié)點的電勢和第一NAND電路產(chǎn)生的輸出。
根據(jù)第二創(chuàng)新的電平轉換電路的實施方式，由高壓電源供電切斷控制電路，產(chǎn)生高壓控制信號，以及，保護電路，也作為切斷電路，包括降低電路，用于將切斷控制電路產(chǎn)生的高壓控制信號降低到低壓電源的電壓。
如上所述，第二創(chuàng)新的電平轉換電路和用于即使補償信號對的N型晶體管由低壓晶體管構成，其門限電壓為低。這樣，即使低壓電源的電壓被設置為較低電壓，低壓晶體管也可以按照需要工作，允許電平轉換電路可靠地執(zhí)行所需電平轉換操作。另外，保護電路避免了N型補償信號對接收晶體管兩端之間的應用電壓超出N型補償信號對接收晶體管的耐受電壓，由此避免了N型補償信號接收晶體管的損壞。


圖1是根據(jù)本發(fā)明第一實施方式的電平轉換電路配置的視圖。
圖2是根據(jù)第一實施方式的電平轉換電路的第一個改進實例的視圖。
圖3是根據(jù)第一實施方式電平轉換電路的第二個改進實例的視圖。
圖4是根據(jù)本發(fā)明第二實施方式的電平轉換電路配置的視圖。
圖5是第二實施方式的電平轉換電路中使用的二極管由N型晶體管代替的電平轉換電路特定配置的視圖。
圖6是第二實施方式的電平轉換電路中使用的二極管由P型晶體管代替的電平轉換電路特定配置的視圖。
圖7是根據(jù)本發(fā)明第三實施方式的電平轉換電路配置的視圖。
圖8是根據(jù)本發(fā)明第四實施方式的電平轉換電路配置的視圖。
圖9是根據(jù)本發(fā)明第五實施方式的電平轉換電路配置的視圖。
圖10是根據(jù)本發(fā)明第六實施方式的電平轉換電路配置的視圖。
圖11是根據(jù)本發(fā)明第七實施方式的電平轉換電路配置的視圖。
圖12是根據(jù)本發(fā)明第八實施方式的電平轉換電路配置的視圖。
圖13A是第八實施方式的電平轉換電路中使用的由二極管構成的示例性箝位電路的視圖，圖13B是由晶體管構成的示例性箝位電路的視圖。
圖14是傳統(tǒng)電平轉換電路配置的視圖。
圖15是根據(jù)本發(fā)明第九實施方式的電平轉換電路配置的視圖。
圖16是根據(jù)本發(fā)明第十實施方式的電平轉換電路配置的視圖。
圖17是根據(jù)本發(fā)明第十一實施方式的電平轉換電路配置的視圖。
圖18A到18G是本發(fā)明第九實施方式至第十一實施方式的電平轉換電路中使用的保護電路改進示例的視圖。
圖19是根據(jù)本發(fā)明第十二實施方式的電平轉換電路配置的視圖。
圖20是根據(jù)本發(fā)明第十三實施方式的電平轉換電路配置的視圖。
圖21是根據(jù)本發(fā)明第十四實施方式的電平轉換電路配置的視圖。
圖22A到22E是本發(fā)明第十二實施方式至第十四實施方式的電平轉換電路中使用的保護電路改進示例的視圖。
圖23是另一個傳統(tǒng)電平轉換電路配置的視圖。
具體實施例方式
下面本發(fā)明的優(yōu)選實施方式將參照附圖描述。
(第一實施方式)圖1是根據(jù)本發(fā)明第一實施方式的電平轉換電路配置的視圖。
在圖1中，標號IN代表信號輸入端，標號INV1代表用于將輸入端IN輸入的信號反相的反相器，標號INV2代表用于將反相器INV1輸出的信號反相的反相器。反相器INV1和INV2工作在低壓電源VDD供電的電壓，例如1.5V。
在圖1中，標號N1和N2代表N型低壓晶體管，其接收一對補償信號，并且僅可以抵抗低壓(下文稱為“N型補償信號接收低壓晶體管”)。N型補償信號接收低壓晶體管N1和N2各自的源極接地。被反相器INV1反相的信號XIN(作為補償信號的第一和第二信號之一)輸入N型晶體管(即第一個N型晶體管)N1的柵極。被反相器INV2反相的信號XXIN(作為補償信號的第一和第二信號之另一信號)輸入另一N型晶體管(即第二個N型晶體管)N2的柵極。
N型信號接收晶體管N1的漏極連接N型保護晶體管(即第三個N型晶體管)N3，其連接點作為第一節(jié)點W1。N型保護晶體管N3的柵極連接低壓電源VDD。類似的，N型信號接收晶體管N2的漏極連接N型保護晶體管(即第四個N型晶體管)N4，其連接點作為第二節(jié)點W2。N型保護晶體管N4的柵極連接低壓電源VDD。
在圖1的電平轉換電路中，除反相器INV1和INV2，N型補償信號接收晶體管N1和N2和兩個N型保護晶體管N3和N4外，所有設備都是高壓設備，這些設備工作在高壓電源VDD3供電的高電壓，例如3.3V。這些設備可以抵抗高電壓，下文被成為“高壓設備”。
N型保護晶體管N3的漏極連接N型高壓晶體管(即第五個晶體管)N5，其連接點作為第三節(jié)點W3。低壓電源VDD的電壓輸入N型高壓晶體管N5的柵極。N型保護晶體管N4的漏極連接N型高壓晶體管(即第六個晶體管)N6，其連接點作為第四節(jié)點W4。低壓電源VDD的電壓輸入N型高壓晶體管N6的柵極。
在圖1中，標號P1和P2代表P型晶體管對。P型晶體管P1和P2的源極連接高壓電源VDD3。每個P型晶體管的柵極交叉連接彼此的漏極，它們各自的漏極連接在N型高壓晶體管N5和N6的漏極。P型晶體管(即第一P型晶體管)P1和N型高壓晶體管N5連接的連接點作為第五節(jié)點W5，另一P型晶體管(即第二P型晶體管)P2和N型高壓晶體管N6連接的連接點是第六節(jié)點W6。輸出端OUT連接第六節(jié)點W6。兩個P型晶體管P1和P2組成電源電路A，同時兩個N型保護晶體管N3和N4組成保護電路B。
N型補償信號接收晶體管N1和N2的門限電壓被設置為典型值，例如0.3V。另一方面，N型高壓晶體管N5和N6的門限電壓被設置為0V，例如低于N型補償信號接收晶體管N1和N2的門限電壓(0.3V)。組成保護電路B的兩個N型晶體管N3和N4的門限電壓被設置為例如0.3V，與N型補償信號接收晶體管N1和N2相同。P型晶體管對P1和P2的門限電壓被設置為典型值，例如0.7V。
下面，將描述具有上述配置的電平轉換電路如何工作。首先，在穩(wěn)定狀態(tài)時，輸入端IN接收的信號電勢為H(即VDD)電平，N型晶體管N1截止，N型晶體管N2導通，N型晶體管N4導通，N型晶體管N6導通，P型晶體管P1導通，P型晶體管P2截止，N型晶體管N5截止，N型晶體管N3截止。第五節(jié)點W5具有高壓電源VDD3的電勢(3.3V)，同時第六節(jié)點W6的電勢為0V。作為結果，輸出端OUT的電壓為L(0V)電平。
兩個N型信號接收晶體管N1和N2由能夠抵抗低壓電源VDD的低壓設備構成，它們的門限電壓是典型值0.3V。如果這些晶體管N1和N2由能夠抵抗高壓電源VDD3的高壓設備構成，它們的門限電壓將是典型值，例如0.7V。因此，在本實施方式中即使低壓電源VDD的電壓被設置為低于門限電壓的電壓差值(即0.4V＝0.7V-0.3V)，圖1中的電平轉換電路也能按需要工作。
另外當N型信號接收低壓晶體管N1在截止狀態(tài)時，N型高壓晶體管N5也在截止狀態(tài)，這樣在第5節(jié)點W5的電勢(由高壓電源VDD3提供的3.3V)不能被加到處于截止狀態(tài)的N型信號接收低壓晶體管N1，由此避免了N型低壓晶體管N1損壞。此外，即使低壓電源VDD的電壓被設置為低，N型高壓晶體管N5也可以工作在良好狀態(tài)，因為N型高壓晶體管N5的門限電壓為0V，其低于典型的應用值，其中N型高壓晶體管N5的柵極連接低壓電源VDD。
此外如果N型高壓晶體管N5的門限電壓由于溫度變化或制造過程中的變化等因素變化為低于0V并變?yōu)樨撝?，?jié)點W3的電勢升高超出低壓電源VDD的電壓。即使在這種情況下，N型保護晶體管N3允許節(jié)點W1的電勢變?yōu)殡妷?VDD-門限電壓＝VDD-0.3V)，這避免了應用電壓超出N型信號接收晶體管N1兩端之間的低壓電源VDD的電壓。
此外，由于反相器INV1產(chǎn)生的反相信號XIN輸入到N型信號接收晶體管N1的柵極，所以沒有電流從節(jié)點W3經(jīng)過反相器INV1中的寄生二極管流到低壓電源VDD。
另一方面，在穩(wěn)定狀態(tài)下，輸入端IN的信號電勢為L(即0V)電平，N型晶體管N1導通，N型晶體管N2截止，N型晶體管N3導通，N型晶體管N5導通，P型晶體管P 1截止，P型晶體管P2導通，N型晶體管N6截止，N型晶體管N4截止。第五節(jié)點W5的電勢為0V，同時第六節(jié)點W6具有高壓電源VDD3的電勢(3.3V)。作為結果，輸出端OUT的電壓為H(3.3V)電平。
在這種情況下，也可以得到上述穩(wěn)定狀態(tài)達到的效果，在穩(wěn)定狀態(tài)輸入端IN接收的信號電勢為H(VDD)電平。更具體地，即使低壓電源VDD的電壓被設置為低，圖1的電平轉換電路也可以按照需要工作，因為兩個N型信號接收晶體管N1和N2由低壓設備構成，并且它們的門限電壓低達0.3V；N型高壓晶體管N6在截止狀態(tài)，避免將高壓電源VDD3的電壓加到N型低壓晶體管N2；即使低壓電源VDD的電壓進一步降低，N型高壓晶體管N6也能很好地工作。
此外，即使由于溫度變化或制造過程中的變化等因素，N型高壓晶體管N6的門限電壓降低，引起節(jié)點W4的電勢升高超出低壓電源VDD的電壓，N型保護晶體管N4也能允許節(jié)點W2的電勢變?yōu)殡妷?VDD-門限電壓)。這避免了應用電壓超出N型信號接收晶體管N2兩端之間的低壓電源VDD的電壓。
另外，由于反相器INV2產(chǎn)生的反相信號XXIN(＝IN)輸入到N型信號接收晶體管N2的柵極，所以沒有電流從節(jié)點W4經(jīng)過反相器INV2中的寄生二極管流到低壓電源VDD。
N型高壓晶體管N5和N6的門限電壓被設置為例如低達0V。因此，即使低壓電源VDD的電壓被設置為低，圖1的電平轉換電路也能可靠地工作。
(第一實施方式的第一個改進實例)
圖2說明第一實施方式的第一個改進實例。
這個改進實例通過改變第一實施方式電源電路A的內(nèi)部配置得到。更具體地，在圖2顯示的電源電路A中，標號P1和P2代表P型晶體管對。P型晶體管P1和P2的源極連接高壓電源VDD3，同時每個P型晶體管的柵極交叉耦合到彼此的漏極。它們各自的漏極連接N型晶體管N5和N6的漏極。P型晶體管P1(即第一P型晶體管)和N型晶體管N5的連接點是第五節(jié)點W5，另一P型晶體管(即第二P型晶體管)P2和N型晶體管N6的連接點是第六節(jié)點W6。
標號P3和P4代表P型晶體管構成的阻流晶體管對。阻流晶體管P3和P4的源極連接高壓電源VDD3，它們的漏極連接P型晶體管P1和P2各自的源極。阻流晶體管(即第三P型晶體管)P3和第一P型晶體管P1連接的連接點作為第七節(jié)點W7，另一個阻流晶體管(即第四P型晶體管)P4和第二P型晶體管P2連接的連接點作為第八節(jié)點W8。阻流晶體管P3的柵極通過反相器INV3連接第六節(jié)點W6，同時另一個阻流晶體管P4的柵極通過反相器INV3和反相器INV4連接第六節(jié)點W6。反相器INV4在其輸出端連接輸出端OUT。此外，標號P5代表柵極接地的P型晶體管構成的電阻器。電阻器P5的一端連接第七節(jié)點W7，同時另一端連接第八節(jié)點W8。
在圖2的電平轉換電路中，由于具有上述配置，N型補償信號接收低壓晶體管N1和N2，N型高壓晶體管N5和N6，和保護電路B是本發(fā)明的關鍵部件，它們和第一實施方式中的描述相同。應當注意到，盡管這一改進實例的電源電路A以不同于第一實施方式的方法工作，但是對它的描述省略，這是因為電源電路A的工作在本發(fā)明中不重要。
(第一實施方式的第二個改進實例)圖3是第一實施方式的第二個改進實例。
這個改進實例通過另一改變第一實施方式電源電路A的內(nèi)部配置得到。
更具體地，圖3的電源電路A包括預充電電路，其包括P型晶體管對P6和P7構成的電源電路；N型晶體管對N7和N8構成的切斷電路；和作為電阻器的P型晶體管P8。P型晶體管P6的源極連接高壓電源VDD3，漏極連接第五節(jié)點W11。另一P型晶體管P7的源極連接高壓電源VDD3，漏極連接第六節(jié)點W12。在圖3顯示的預充電電路中，N型晶體管N7在第五節(jié)點W11和N型晶體管N5之間，同時另一N型晶體管N8在第六節(jié)點W12和N型晶體管N6之間。P型晶體管P8連接兩個P型晶體管P6和P7(即第五節(jié)點W11和第六節(jié)點W12)的漏極。
圖3的電源電路A進一步包括觸發(fā)電路，其包括第一和第二兩輸入NAND電路NAND1和NAND2，和由兩個反相器INV5和INV6構成的預充電控制電路。第一NAND電路NAND1接收第五節(jié)點W11的電勢和第二NAND電路NAND2產(chǎn)生的輸出信號，同時第二NAND電路NAND2接收第六節(jié)點W12的電勢和第一NAND電路NAND1產(chǎn)生的輸出信號。第一和第二NAND電路的輸出是觸發(fā)電路產(chǎn)生的輸出。預充電控制電路控制預充電電路的工作。一旦接受到觸發(fā)電路的第一NAND電路NAND1的輸出，反相器INV5就反相接收信號并輸出其反相信號到預充電電路中的P型晶體管P6的柵極和N型晶體管N7的柵極。另一反相器INV6一旦接收到觸發(fā)電路的第二NAND電路NAND2的輸出，就反相接收的信號并輸出其反相的信號到預充電電路中的P型晶體管P7的柵極和N型晶體管N8的柵極。
在圖3的電平轉換電路中由于具有上述配置，N型補償信號接收低壓晶體管N1和N2，N型高壓晶體管N5和N6和保護電路B是本發(fā)明的重要組成，和第一實施方式中的描述相同。應注意到，盡管這一改進實例的電源電路A以不同于第一實施方式的方法工作，但是對它的描述省略，這是因為電源電路A的工作在本發(fā)明中不重要。
(第二實施方式)圖4是根據(jù)這一實施方式的電平轉換電路特定配置的視圖。
在圖4顯示的配置中，圖1顯示的第一實施方式的電平轉換電路中的保護電路B由二極管構成。更具體地，圖1的N型晶體管N3和N4分別由保護二極管D1和D2取代。保護二極管D1的陰極連接節(jié)點W1和陽極連接節(jié)點W3。類似的，保護二極管D2的陰極連接節(jié)點W2和陽極連接節(jié)點W4。
在以上述方式配置的電平轉換電路中，通過二極管D1和D2的各個門限電壓，節(jié)點W1和W2的電勢分別低于節(jié)點W3和W4的電勢，由此避免應用電壓超出N型信號接收晶體管N1和N2兩端之間低壓電源的電壓。在其他方面該電路以和第一實施方式相同的方法工作并具有相同功能。
如圖5所示，二極管D1和D2可以由N型晶體管N9和N10取代。N型晶體管N9連接在節(jié)點W1和W3之間，并且其柵極連接到節(jié)點W3。另一N型晶體管N10連接在節(jié)點W2和W4之間，并且其柵極連接到節(jié)點W4。
作為替換，如圖6顯示，二極管D1和D2可以由P型晶體管P9和P10取代。P型晶體管P9連接在節(jié)點W1和W3之間，并且其柵極連接到節(jié)點W1，并且其后偏壓點W連接到節(jié)點W3。另一P型晶體管P10連接在節(jié)點W2和W4之間，并且其柵極連接到節(jié)點W2，并且其后偏壓點連接到節(jié)點W4。
(第三實施方式)圖7是根據(jù)該實施方式的電平轉換電路的特定配置視圖。
在該實施方式中，停止方式輸入信號端STOP被加在圖1顯示的第一實施方式電平轉換電路的N型高壓晶體管N5和N6共同的柵極。
當H(1.5V)電平(即低壓電源電壓VDD)的停止方式信號輸入停止方式輸入端STOP，該實施方式的電平轉換電路以與第一實施方式相同的方法工作并具有相同功能。另一方面當L(0V)電平的停止方式信號輸入停止方式輸入端STOP，N型高壓晶體管N5和N6變?yōu)榻刂?，以停止電平轉換電路，由此避免高壓電源VDD3流出的電流流到地。
正如第二實施方式，沒有連接低壓電源VDD和N型晶體管N3和N4的柵極，圖4，5或6中顯示的二極管可用作保護電路B。
(第四實施方式)圖8是根據(jù)第四實施方式的電平轉換電路特定配置的視圖。
圖8的配置不同于圖1顯示的第一實施方式中電平轉換電路的配置，其有補償輸入信號，該信號輸入N型信號接收晶體管N1和N2各自的柵極，并經(jīng)延遲電路15分別輸入N型高壓晶體管N5和N6各自的柵極。在其他方面，圖8顯示的配置與第一實施方式相同。
在該實施方式中，當輸入端IN接收的信號電勢為H(VDD)電平時，N型高壓晶體管N5柵極電壓在預定時間延遲后變?yōu)長(0V)電平。另一N型高壓晶體管N6柵極電壓在預定時間延遲后變?yōu)镠(VDD)電平。此時，N型晶體管N1為截止，N型晶體管N2為導通，N型晶體管N4為導通，N型晶體管N6為導通，P型晶體管P1為導通，P型晶體管P2為截止，N型晶體管N5為截止，N型晶體管N3為導通。第五節(jié)點W5具有高壓電源VDD3的電勢(3.3V)，同時第六節(jié)點W6的電勢為0V。作為結果，輸出端OUT的電壓為L(0V)電平。此時，第一節(jié)點W1電勢為0V，由此避免應用電壓超出N型信號接收晶體管N1兩端之間低壓電源VDD的電壓。
另一方面，輸入端IN接收的信號電勢為L(0V)電平，N型高壓晶體管N5柵極電壓在預定時間延遲后變?yōu)镠(VDD)電平。另一N型高壓晶體管N6柵極電壓在預定時間延遲后變?yōu)長(0V)電平。此時，N型晶體管N1為導通，N型晶體管N2為截止，N型晶體管N3為導通，N型晶體管N5為導通，P型晶體管P1為截止，P型晶體管P2為導通，N型晶體管N6為截止，N型晶體管N4為導通。第五節(jié)點W5的電勢為0V，同時第六節(jié)點W6具有高壓電源VDD3的電勢(3.3V)。作為結果，輸出端OUT的電壓為H(3.3V)電平。在此情況，第二節(jié)點W2電勢為0V，由此避免應用電壓超出N型信號接收晶體管N2兩端之間低壓電源VDD的電壓。其他功能與第一實施方式所述相同。
正如第二實施方式，沒有連接低壓電源VDD和N型保護晶體管N3和N4的柵極，二極管可用作保護電路B。
(第五實施方式)圖9是根據(jù)該實施方式的電平轉換電路特定配置的視圖。
圖9顯示的配置不同于圖8顯示的第四實施方式的電平轉換電路之處在于延遲電路15分別產(chǎn)生的輸出信號還輸入N型保護晶體管N3和N4各自的柵極。
在本實施方式的電平轉換電路中，當輸入端IN接收的信號電勢為H(VDD)電平時，N型保護晶體管N3和N型高壓晶體管N5的柵極電壓在預定時間延遲后變?yōu)長(0V)電平。N型保護晶體管N4和N型高壓晶體管N6的柵極電壓在預定時間延遲后變?yōu)镠(VDD)電平。此時，N型晶體管N1為截止，N型晶體管N2為導通，N型晶體管N4為導通，N型晶體管N6為導通，P型晶體管P1為導通，P型晶體管P2為截止，N型晶體管N5為截止，N型晶體管N3為截止。第五節(jié)點W5具有高壓電源VDD3的電勢(3.3V)，同時第六節(jié)點W6的電勢為0V。作為結果，輸出端OUT的電壓為L(0V)電平。此時，第一節(jié)點W1電勢為0V，由此避免應用電壓超出N型信號接收晶體管N1兩端之間低壓電源VDD的電壓。
另一方面，輸入端IN接收的信號電勢為L(0V)電平，N型保護晶體管N3和N型高壓晶體管N5的柵極電壓在預定時間延遲后變?yōu)镠(VDD)電平。N型保護晶體管N4和N型高壓晶體管N6的柵極電壓在預定時間延遲后變?yōu)長(0V)電平。在此情況，N型信號接收晶體管N1為導通，N型晶體管N2為截止，N型保護晶體管N3為導通，N型晶體管N5為導通，P型晶體管P1為截止，P型晶體管P2為導通，N型晶體管N6為截止，N型晶體管N4為截止。第五節(jié)點W5的電勢為0V，同時第六節(jié)點W6具有高壓電源VDD3的電勢(3.3V)。作為結果，輸出端OUT的電壓為H(3.3V)電平。此時，第二節(jié)點W2電勢為0V，由此避免應用電壓超出N型信號接收晶體管N2兩端之間低壓電源VDD的電壓。其他功能與第一實施方式所述相同。
(第六實施方式)圖10是根據(jù)第六實施方式的電平轉換電路特定配置的視圖。
圖10的配置不同于圖1顯示的第一實施方式的電平轉換電路之處在于補償信號，其輸入N型信號接收晶體管N1和N2各自的柵極，還輸入N型高壓晶體管N5和N6各自的柵極。在其他方面，圖10的配置與第一實施方式描述的相同。
本實施方式的電平轉換電路的操作不同于圖8顯示的第四實施方式之處如下。在第四實施方式，當N型信號接收晶體管N1變?yōu)閷ɑ蛘呓刂购?，?jīng)過給定的時間延遲，N型高壓晶體管N5變?yōu)閷ɑ蛘呓刂?。然而，在本實施方式，N型信號接收晶體管N1和N型高壓晶體管N5同時變?yōu)閷ɑ蛘呓刂?。類似的，在本實施方式中，N型信號接收晶體管N2和N型高壓晶體管N6同時變?yōu)閷ɑ蛘呓刂梗煌诘谒膶嵤┓绞?，在第四實施方式中，在N型信號接收晶體管N2變?yōu)閷ɑ蛘呓刂购螅?jīng)過給定的時間延遲，N型高壓晶體管N6變?yōu)閷ɑ蛘呓刂埂Ｔ谄渌矫?，電路的操作和功能與第四實施方式相同。
正如第二實施方式，沒有連接低壓電源VDD和N型保護晶體管N3和N4的柵極，二極管可用作保護電路B。
(第七實施方式)圖11是根據(jù)本實施方式的電平轉換電路特定配置的視圖。
圖11的配置不同于圖10顯示的第六實施方式的電平轉換電路之處在于補償信號，其輸入N型信號接收晶體管N1和N2各自的柵極，還輸入N型保護晶體管N3和N4各自的柵極。
本實施方式的電平轉換電路的操作不同于圖9顯示的第五實施方式之處如下。在第五實施方式，在N型信號接收晶體管N1變?yōu)閷ɑ蛘呓刂购螅?jīng)過給定的時間延遲，N型保護和高壓晶體管N3和N5變?yōu)閷ɑ蛘呓刂?。然而，在本實施方式，N型信號接收，保護和高壓晶體管N1，N3和N5同時變?yōu)閷ɑ蛘呓刂埂ｎ愃频?，在第五方式中，在N型信號接收晶體管N2變?yōu)閷ɑ蛘呓刂购?，?jīng)過給定的時間延遲，N型保護和高壓晶體管N4和N6變?yōu)閷ɑ蛘呓刂埂Ｈ欢?，在本實施方式中，N型信號接收，保護和高壓晶體管N2，N4和N6同時變?yōu)閷ɑ蛘呓刂埂Ｔ谄渌矫?，電路的操作和功能與第五實施方式相同。
(第八實施方式)圖12是根據(jù)本實施方式的電平轉換電路特定配置的視圖。
通過在圖1的第一實施方式的電平轉換電路中，分別在節(jié)點W3和低壓電源VDD之間以及在節(jié)點W4和低壓電源VDD之間增加第一和第二箝位電路16得到本實施方式的電平轉換電路。
圖13A和圖13B是說明箝位電路16的例子。在圖13A中，箝位電路16由二極管D3構成，在圖13B中，箝位電路16由一個或更多晶體管(例如圖13B中的兩個N型晶體管N11和N12)構成。
N型高壓晶體管N5和N6的門限電壓可能由于溫度變化或制造處理中的變化而改變，這可能導致節(jié)點W3和W4的電勢上升超出低壓電源VDD的電壓。然而，在本實施方式中，當節(jié)點W3和W4的電勢上升超出低壓電源VDD的電壓時，箝位電路16允許節(jié)點W3和W4的電荷溢出至低壓電源VDD，由此避免了應用電壓超出N型保護晶體管N3和N4兩端之間的低壓電源VDD的電壓。在其他方面，電路的操作和功能與第一實施方式相同。
在本實施方式中，箝位電路16被加入第一實施方式的電平轉換電路的配置中。很明顯，箝位電路16可以被加入第二實施方式到第七實施方式的電平轉換電路中。
(第九實施方式)
圖15是根據(jù)本實施方式的電平轉換電路特定配置的視圖。在圖15中，標號IN代表信號輸入端，標號INV11代表用于將輸入端IN輸入的信號反相的反相器。輸入輸入端IN的輸入信號由低壓電源VDD供電，其提供例如1.5V的低壓。
在圖15中，標號N11和N12代表N型低壓晶體管，其接收一對補償?shù)牡谝缓偷诙盘?。輸入至輸入端IN的信號IN(作為補償信號的第一和第二信號之一)輸入N型晶體管N11的柵極。反相器INV11產(chǎn)生的反相信號XIN(作為補償信號的第一和第二信號之另一信號)輸入另一N型晶體管N12的柵極。
在圖15顯示的電平轉換電路中，反相器電路INV11，兩個N型補償信號接收晶體管N11和N12都是低壓設備，它們由低壓電源VDD供電。下面將描述的所有其他設備都是高壓設備，它們工作在由高壓電源VDD3供電的高電壓，例如3.3V。
在圖15的電平轉換電路中，標號D1代表P型晶體管對P1和P2構成的電源電路。P型晶體管P11的源極連接高壓電源VDD3，漏極連接在第一節(jié)點W11。另一P型晶體管P12的源極連接高壓電源VDD3，漏極連接在第二節(jié)點W12。當P型晶體管P11或P12為導通時，電源電路D1通過狀態(tài)為導通的P型晶體管P11或P12，提供高壓電源VDD3的電壓給第一或第二節(jié)點W11或W12。兩個P型晶體管P11和P12的漏極，即第一和第二節(jié)點W11和W12通過用作電阻器的P型晶體管P13(即電阻器)彼此連接。P型晶體管P13柵極接地。
此外，標號E代表鎖存電路，其由第一和第二兩輸入NAND電路NAND11和NAND12構成。第一NAND電路NAND11接收來自第一節(jié)點W11的信號和第二NAND電路NAND12的輸出信號，同時第二NAND電路NAND12接收來自第二節(jié)點W12的信號和第一NAND電路NAND11的輸出信號，這樣，第一和第二兩輸入NAND電路NAND11和NAND12保持第一和第二節(jié)點W11和W12各自的電勢。第一NAND電路NAND11的輸出端連接在輸出端OUT。
切斷電路D2具有兩條連地通路GP11和GP12，它們分別從第一和第二節(jié)點W11和W12分別經(jīng)兩個N型補償信號接收晶體管N11和N12到地，切斷電路D2處于兩個N型補償信號接收晶體管N11和N12和地之間。切斷電路D2由兩個N型晶體管N13和N14構成。N型晶體管N13源極接地，漏極連接N型補償信號接收晶體管N11。另一N型晶體管N14源極接地，漏極連接另一N型補償信號接收晶體管N12。
另外，在圖15顯示的電平轉換電路中，鎖存電路E的第一和第二NAND電路NAND11和NAND12各自的輸出端連接反相器電路INV12和INV13。反相器電路INV12和INV13組成電源和切斷控制電路J，用來控制電源電路D1和切斷電路D2。反相器電路INV12接收第一NAND電路NAND11的輸出信號，并將接收的信號反相后輸出到電源電路D1的P型晶體管P11的柵極和切斷電路D2的N型晶體管P13的柵極。類似的，另一反相器電路INV13接收第二NAND電路NAND12的輸出信號，并將接收的信號反相后輸出到電源電路D1的P型晶體管P12的柵極和切斷電路D2的N型晶體管N14的柵極。
在圖15顯示的該實施方式的電平轉換電路的特征是，第一節(jié)點W11和N型補償信號接收晶體管N11的漏極之間以及第二節(jié)點W12和N型補償信號接收晶體管N12的漏極之間的保護電路C。保護電路C保護N型補償信號接收晶體管N11和N12。保護電路C由兩個N型晶體管N15和N16構成。N型晶體管N15源極連接N型補償信號接收晶體管N11的漏極，并且N型晶體管N15漏極連接第一節(jié)點W11。另一N型晶體管N16源極連接另一N型補償信號接收晶體管N12的漏極，并且N型晶體管N16漏極連接第二節(jié)點W12。兩個N型晶體管N15和N16各自的柵極連接低壓電源VDD。組成保護電路C的N型高壓晶體管N15和N16的門限電壓被設置為例如大約0V的低壓。
下面，將描述具有上述配置的電平轉換電路如何工作。
在穩(wěn)定狀態(tài)，第一和第二節(jié)點W11和W12的電勢都在H(即VDD3)電平。在輸入信號是L(即0V)電平的情況下，N型補償信號接收晶體管N11和N12分別為截止和導通，鎖存電路E的第一和第二NAND電路NAND11和NAND12各自的輸出分別是L(即0V)電平和H(即VDD3)電平，這樣，第一和第二NAND電路NAND11和NAND12保持各自的邏輯電平。此時，電源電路D1的P型晶體管P11和P12分別為截止和導通，切斷電路D2的N型晶體管N13和N14分別為導通和截止。保護電路C的N型晶體管N15和N16的源極電壓，即N型補償信號接收晶體管N11和N12的漏極電壓被限制為不超出低壓電源VDD的電源電壓(不超出N型晶體管N11和N12的耐受電壓)。因此，第一和第二節(jié)點W11和W12的高壓電源VDD3的電壓沒有加到N型補償信號接收晶體管N11和N12的兩端。相應的，超出低壓電源VDD電源電壓的電壓也沒有加到N型補償信號接收晶體管N11的兩端，因此避免了N型補償信號接收晶體管N11損壞。由于NAND電路NAND11為L(即0V)電平，所以輸出端OUT是L(即0V)電平。
在上述情況下，如果將輸入信號IN從L(即0V)電平變?yōu)镠(即VDD3)電平，N型補償信號接收晶體管N11變?yōu)閷?，同時另一N型晶體管N12變?yōu)榻刂?。此時，切斷電路D2的N型晶體管N13為導通，這樣通過切斷電路D2的N型晶體管N13，N型補償信號接收晶體管N11的漏極接地，這導致保護電路C的N型晶體管N15變?yōu)閷?。結果，接地通路GP11連接地，由此第一節(jié)點W11的電勢從H(即VDD3)電平變?yōu)長(即0V)電平，這導致鎖存電路E的邏輯電平反轉。作為結果，NAND電路NAND11的輸出反相為H(即VDD3)電平，同時NAND電路NAND12的輸出反相為L(即0V)電平。然后，切斷電路D2的N型晶體管N13變?yōu)榻刂挂宰钄嘟拥赝稧P11，同時電源電路D1的P型晶體管P11變?yōu)閷?，由此允許高壓電源VDD3將第一節(jié)點W11預充電為H(即VDD3)電平。另一方面，電源電路D1的P型晶體管P12變?yōu)榻刂挂酝Ｖ垢邏弘娫碫DD3對第二節(jié)點W12的預充電，同時切斷電路D2的N型晶體管N14變?yōu)閷?，這樣電平轉換電路接入等待狀態(tài)，在該狀態(tài)電平轉換電路等待下一個輸入信號改變。由于NAND電路NAND11的輸出為H(即VDD3)電平，所以輸出端OUT的電壓為H(即VDD3)電平。圖15顯示的電平轉換電路工作在上述方式，輸出通過改變由低壓電源VDD供電的輸入信號邏輯電平得到的信號到高壓電源VDD3電平。
兩個N型晶體管N11和N12由門限電壓為低的低壓晶體管構成，在各自的柵極接收補償信號。因此，即使用于補償信號的低壓電源VDD的電源電壓被設置為更低，N型晶體管N11和N12也能按照需要工作。作為結果，圖15的電平轉換電路執(zhí)行可靠的電平轉換。
另外，當N型補償信號接收晶體管N11變?yōu)閷ㄒ赃B接接地通路GP11到地時，第一節(jié)點W11的電勢為H(即VDD3)電平。然而，保護電路C的N型晶體管N15的柵極連接低壓電源VDD。因此保護電路C的N型晶體管N15限制N型補償信號接收晶體管N11的漏極電壓，使之不超出低壓電源VDD的電源電壓。相應的，超出低壓電源VDD電源電壓的電壓(即超出N型晶體管N11的耐受電壓)也沒有加到N型補償信號接收晶體管N11的兩端，因此避免了N型補償信號接收晶體管N11損壞。
同樣，由于組成保護電路C的N型高壓晶體管N15和N16的門限電壓被設置為接近例如0V的低壓，因此保護電路C的兩個N型高壓晶體管N15和N16正常工作，即使低壓電源VDD的電壓被設置為低。作為結果，圖15的電平轉換電路可靠的工作。
在輸入信號IN以相反的方向變?yōu)樯鲜銮闆r中的狀態(tài)，即從H(即VDD3)電平變?yōu)長(即0V)電平，電平轉換電路也可以以上述方式工作，因此省略相應的描述。
(第十實施方式)圖16是根據(jù)本發(fā)明第十實施方式的電平轉換電路特定配置的視圖。
如圖15所示，在第九實施方式的電平轉換電路中，組成保護電路C的兩個N型晶體管N15和N16各自的柵極連接低壓電源VDD。在該實施方式中，輸入信號IN和信號XIN分別輸入N型晶體管N15和N16各自的柵極，其中信號XIN是由反相器電路INV11產(chǎn)生的，對輸入信號IN反相的信號。在其他方面，本實施方式的電平轉換電路的配置與圖15顯示的相同，對其的描述在這里省略。
因此，如同第九實施方式，在本實施方式中，當輸入信號例如從L(即0V)電平變?yōu)镠(即VDD)電平時，N型補償信號接收晶體管N11變?yōu)閷?，這樣第一節(jié)點W11的電勢因為第一節(jié)點W11的電荷通過接地通路GP11流動而從H(即VDD3)電平下降。此時，輸入信號IN的H電平電勢(即低壓電源VDD的電源電壓)被加到保護電路C的N型晶體管N15的柵極，其允許保護電路C的N型晶體管N15限制N型補償信號接收晶體管N11的漏極電勢，使之不超出低壓電源VDD的電壓(即不超出N型晶體管N11的耐受電壓)，由此避免了N型補償信號接收晶體管N11損壞。盡管另一N型補償信號接收晶體管N12變?yōu)榻刂?，L電平(即0V)電壓還是被加到保護電路C的另一N型晶體管N16的柵極。因此，即使第二節(jié)點W12具有高壓電源VDD3的電壓，高壓電源VDD3的高壓也不能加到N型補償信號接收晶體管N12的漏極。
這在輸入信號IN從H(即VDD3)電平變?yōu)長(即0V)電平的情況下保持正確。
(第十一實施方式)圖17是根據(jù)本發(fā)明第十一實施方式的電平轉換電路特定配置的視圖。
與圖17和圖15顯示的電平轉換電路相比，兩個N型補償信號接收晶體管N11和N12放置的位置和組成切斷電路D2的N型晶體管N13和N14放置的位置被互換。更具體地，在圖17的配置中，保護電路C和切斷電路D2放置在兩個N型補償信號接收晶體管N11和N12以及第一和第二節(jié)點W11和W12之間。在其他方面，本實施方式的配置與第九實施方式所述相同。
因此，在本實施方式的電平轉換電路中，組成切斷電路D2的N型晶體管N13和N14以及保護電路C的兩個N型晶體管N15和N16限制兩個N型補償信號接收晶體管N11和N12的漏極電勢為小于低壓電源VDD電勢的電勢(即不超出兩個N型晶體管N11和N12的耐受電壓的電勢)。
要注意，圖18A到18G顯示的保護電路C1到C7可用作前面的第一到第十實施方式中描述的保護電路C的改進實例。例如，在圖18A顯示的保護電路C1中，位于接地通路GP11和GP12的設備是串聯(lián)電路，在每個串聯(lián)電路中，N型高壓晶體管N51與N型低壓晶體管N52連接。N型高壓晶體管N51的門限電壓例如為0V，同時N型低壓晶體管N52的門限電壓例如為0.3V。因此，在N型高壓晶體管N5 1的制造過程中，即使它們的門限電壓不變?yōu)?V而是變?yōu)樨撝?例如，-0.1V)，加到N型低壓晶體管N52源極(即N型補償信號接收晶體管N11和N12的漏極)的電壓也被限制為比低壓電源VDD的電壓低它們的門限電壓的電壓(即VDD-0.3V)。同樣，在圖18E中，圖18A的N型低壓晶體管N52由二極管D11取代。此外，如圖18G所示，如果兩個N型高壓晶體管N51的源極通過二極管組成的箝位電路D12連接低壓電源VDD，N型高壓晶體管N51的源極電壓就被限制在低壓電源VDD的電壓，由此N型低壓晶體管N52被很好的保護。輸入N型補償信號接收晶體管N11和N12柵極的信號IN和XIN輸入圖18B到18D和18F顯示的N型晶體管N51或N52各自的柵極，其中N型補償信號接收晶體管N11和N12串聯(lián)到N型晶體管N51和N52。圖18E到18G顯示的二極管D11和D12可以由N型和P型晶體管取代。雖然在圖18G，箝位電路D12被加到圖18A顯示的保護電路C1中，很明顯箝位電路D12也可以被加到圖18B到18F顯示的保護電路C2到C6中。
(第十二實施方式)圖19是根據(jù)本發(fā)明第十二實施方式的電平轉換電路特定配置的視圖。
在圖17顯示的第十一實施方式的電平轉換電路中，提供了切斷電路D2和保護電路C。然而，在本實施方式中，圖17顯示的組成切斷電路D2的兩個N型晶體管N13和N14也用作圖17的組成保護電路C的兩個N型晶體管N15和N16，這樣，兩個N型晶體管N13和N14組成切斷電路/保護電路G。
在切斷電路/保護電路G中，N型晶體管N13和N14由工作在例如高壓3.3V的高壓設備構成，該高壓由高壓電源VDD3提供。N型晶體管N13和N14的門限電壓被設置為低壓例如約0V。
切斷電路/保護電路G中的N型晶體管N13和N14在其各自的柵極連接第一和第二電平轉換器(即降壓電路)LD11和LD12。這些電平轉換器LD11和LD12由高壓設備構成，這些高壓設備由高壓電源VDD3供電，。這些電平轉換器LD11和LD12分別接收連接到鎖存電路E的兩個反相器電路INV12和INV13的輸出。電平轉換器LD11和LD12和反相器電路INV12和INV13作為中斷控制電路F用于控制切斷電路/保護電路G的切斷電路部分。更具體地，第一電平轉換器LD11接收反相器電路INV12的輸出信號，改變該接收信號相對于低壓電源VDD電平的邏輯電平，并輸出結果信號到切斷電路/保護電路G的N型晶體管N13的柵極。類似的，第二電平轉換器LD12接收反相器電路INV13的輸出信號，改變該接收信號相對于低壓電源VDD電平的邏輯電平，并輸出結果信號到切斷電路/保護電路G的另一N型晶體管N14的柵極。
在按照上述方式配置的電平轉換電路中，切斷電路/保護電路G限制N型補償信號接收晶體管N11和N12的漏極電勢為低于低壓電源VDD電勢的低電勢(即不超出兩個N型晶體管N11和N12的耐受電壓的電勢)，由此避免了N型補償信號接收晶體管N11和N12的損壞。
此外，組成切斷電路/保護電路G的N型高壓晶體管N13和N14的門限電壓被設置為例如0V的低壓。因此，圖19的電平轉換電路可靠地工作，即使低壓電源VDD的電壓被設置為低。
此外，由于只有兩個N型晶體管N13和N14作為保護電路和切斷電路，因此，電路規(guī)?？梢钥s小到與第九個和第十個實施方式相比。
(第十三實施方式)圖20是根據(jù)本發(fā)明第十三實施方式的電平轉換電路特定配置的視圖。
本實施方式的電平轉換電路在以下方面不同于圖19顯示的電平轉換電路。在圖19顯示的電平轉換電路中，提供電平轉換器LD11和LD12將反相器電路INV12和INV13產(chǎn)生的信號的電壓電平降低到低壓電源VDD的電壓電平，將處于低壓電源VDD的電壓電平的信號提供給切斷電路/保護電路G的N型晶體管N13和N14。然而，在本實施方式中，由低壓電源VDD供電的輸入信號IN和其反相信號XIN經(jīng)延遲電路DINV11和DINV12被分別提供給切斷電路/保護電路G的N型晶體管N13和N14，其中延遲電路DINV11和DINV12分別由反相器電路構成。
延遲電路DINV11和DINV12作為切斷控制電路J1，控制切斷電路/保護電路G的切斷電路部分。延遲電路DINV11和DINV12由低壓電源VDD供電的工作在例如1.5V低壓的低壓設備構成。由于提供了切斷控制電路J1，因此兩個反相器電路INV12和INV13沒有切斷控制功能，而是作為電源控制電路I控制僅有的電壓電路D1。
因此在本實施方式的電平轉換電路中，當輸入信號從L(即0V)電平變?yōu)镠(即VDD)電平，N型補償信號接收晶體管N11變?yōu)閷?。此時，切斷電路/保護電路G的N型晶體管N13為導通，直到延遲電路DINV11的給定延遲時間過去。這樣，接地通路GP11接地，導致第一節(jié)點W11的電勢從H(即VDD3)電平變?yōu)長(即0V)電平。此時，柵極電勢為H(即VDD)電平的切斷電路/保護電路G的N型晶體管N13限制其源極電勢，即N型補償信號接收晶體管N11的漏極電勢為不超出低壓電源VDD的電壓(即不超出N型晶體管N11的耐受電壓)。這避免了N型補償信號接收晶體管N11損壞。
利用將第一節(jié)點W11的電勢變?yōu)長(即0V)電平的電平轉換，鎖存電路E的NAND電路NAND12變?yōu)長(即0V)電平，導致反相器電路INV13產(chǎn)生輸出信號用于截止電源電路D1的P型晶體管P12。結果，停止對第二節(jié)點W12預充電，并且當延遲電路DINV12的給定延遲時間過去時，另一N型補償信號接收晶體管N14的柵極電勢變?yōu)镠(即VDD)電平，導致N型晶體管N14導通。作為結果，電平轉換電路進入等待狀態(tài)，在該狀態(tài)電平轉換電路等待下一個輸入信號。
(第十四實施方式)圖21是根據(jù)本發(fā)明第十四實施方式的電平轉換電路特定配置的視圖。
本實施方式的電平轉換電路在以下方面不同于圖20顯示的電平轉換電路。在本實施方式中，輸入信號以不同于圖20顯示的方式輸入切斷電路/保護電路G的N型晶體管N13和N14的柵極。具體的，輸入信號IN通過延遲電路DL11輸入切斷電路/保護電路G的N型晶體管N14，同時輸入信號IN的反相信號XIN通過另一延遲電路DL12輸入切斷電路/保護電路G的N型晶體管N13。這兩個延遲電路DL11和DL12組成切斷控制電路J2，并由低壓電源VDD供電的、工作在例如1.5V低壓的低壓設備構成。
本實施方式的電平轉換電路以與第十三實施方式相同的方式工作，其描述在這里省略。
要注意，在第十二到第十四的實施方式中，切斷電路/保護電路G可以由圖22A到22E顯示的切斷電路/保護電路G1到G5中的一個取代。圖22E的切斷電路/保護電路G5是一個示例性的配置，其中的箝位電路D12位于圖22A的切斷電路/保護電路G1中。然而，很明顯也可以采用以下配置，即箝位電路D12位于圖22B到22D的切斷電路/保護電路G2到G4中。
權利要求
1.一種電平轉換電路，包括兩個N型信號接收低壓晶體管，在它們的各個柵極接收由低壓電源供電的補償?shù)谝缓偷诙斎胄盘?，每個N型信號接收低壓晶體管具有第一和第二端，N型信號接收低壓晶體管的第一端接地，N型信號接收低壓晶體管的第二端分別連接第一和第二節(jié)點；兩個N型高壓晶體管，每個N型高壓晶體管包括第一和第二端，在兩個N型高壓晶體管各自的柵極接收低壓電源的電壓或者由低壓電源供電的補償?shù)谝缓偷诙斎胄盘?，N型高壓晶體管根據(jù)第一和第二輸入信號，在補償?shù)姆绞较伦優(yōu)閷?，N型高壓晶體管的第一端分別連接第三和第四節(jié)點，N型高壓晶體管的第二端分別連接第五和第六節(jié)點；電源電路，包括連接高壓電源的第一端，連接第五節(jié)點的第二端，以及連接第六節(jié)點的第三端，電源電路向第五和第六節(jié)點的一個提供高壓電源的電壓，同時阻止向第五和第六節(jié)點的另一個提供高壓電源的電壓；以及保護電路，其包括分別連接第一、第二、第三和第四節(jié)點的第一、第二、第三和第四端，并限制第一和第二節(jié)點的電壓不超出低壓電源的電壓。
2.權利要求1的電路，其中保護電路包括兩個N型保護晶體管，每個晶體管包括第一和第二端，N型保護晶體管的第一端分別連接第一和第二節(jié)點，N型保護晶體管的第二端分別連接第三和第四節(jié)點。
3.權利要求2的電路，其中低壓電源電壓提供給保護電路中兩個N型保護晶體管的柵極。
4.權利要求2的電路，其中補償?shù)谝缓偷诙斎胄盘柦?jīng)過延遲電路分別輸入到保護電路中兩個N型保護晶體管的柵極。
5.權利要求2的電路，其中補償?shù)谝缓偷诙斎胄盘栔苯虞斎氲奖Ｗo電路中N型保護晶體管的各個柵極。
6.權利要求1的電路，其中保護電路包括兩個保護二極管，二極管各自的陰極分別連接第一和第二節(jié)點，各自的陽極分別連接第三和第四節(jié)點。
7.權利要求1的電路，其中低壓電源電壓提供給兩個N型高壓晶體管各自的柵極。
8.權利要求1的電路，其中當電平轉換電路被停止時被設置為低電勢電平的停止模式信號輸入兩個N型高壓晶體管的柵極。
9.權利要求1的電路，其中補償?shù)谝缓偷诙斎胄盘柦?jīng)過延遲電路分別輸入兩個N型高壓晶體管的柵極。
10.權利要求1的電路，其中補償?shù)谝缓偷诙斎胄盘柗謩e直接輸入兩個N型高壓晶體管的柵極。
11.權利要求1至10任一個的電路，進一步包括第一和第二箝位電路，這些箝位電路分別置于低壓電源以及第三和第四節(jié)點之間，并且將第三和第四節(jié)點的電壓箝位為低壓電源電壓。
12.權利要求1至10任一個的電路，其中兩個N型高壓晶體管單獨的門限電壓被設置為低于兩個N型信號接收低壓晶體管單獨的門限電壓。
13.一種電平轉換電路，用于接收低壓電源供電的補償?shù)谝缓偷诙盘?，并且?zhí)行將第一和第二信號的電勢電平轉換為高壓電源電勢，該電平轉換電路包括兩個N型信號接收低壓晶體管，在它們各個柵極接收補償?shù)谝缓偷诙斎胄盘枺總€N型信號接收低壓晶體管具有第一和第二端，N型信號接收低壓晶體管的第一端接地，N型信號接收低壓晶體管的第二端分別連接第一和第二節(jié)點；電源電路，包括連接高壓電源的第一端，連接第一節(jié)點的第二端，以及連接第二節(jié)點的第三端，電源電路向第一和第二節(jié)點的一個提供高壓電源的電壓，同時阻止向第一和第二節(jié)點的另一個提供高壓電源的電壓；用于控制電源電路的電源控制電路；連接第一和第二節(jié)點的電阻器；用于鎖存第一和第二點電勢的鎖存電路；切斷電路，置于兩條接地通路中，接地電路分別從第一和第二節(jié)點分別通過兩個N型信號接收低壓晶體管到地，切斷電路切斷兩條接地通路之一并連接兩條接地通路中的另一條；切斷控制電路用于控制切斷電路；以及保護電路，位于第一節(jié)點和兩個N型信號接收低壓晶體管其中一個之間，以及第二節(jié)點和兩個N型信號接收低壓晶體管的另一個之間，并限制加到兩個N型低壓晶體管中每個晶體管兩端之間的電壓，使之不超出兩個N型低壓晶體管的耐受電壓。
14.權利要求13的電路，其中保護電路也作為切斷電路。
15.權利要求13或14的電路，其中保護電路通過在兩個接地通路的每個通路中放置N型晶體管構成。
16.權利要求13的電路，其中保護電路通過在兩個接地通路的每個通路中串聯(lián)兩個N型晶體管構成。
17.權利要求13的電路，其中保護電路通過在兩個接地通路的每個通路中串聯(lián)N型晶體管和二極管構成。
18.權利要求16的電路，其中保護電路包括箝位電路，箝位電路使用低壓電源連接連接點，并將連接點單獨的電勢箝位到低壓電源電壓，在每個連接點，串聯(lián)電路形成相連的兩個設備。
19.權利要求13至18任一個的電路，其中除保護電路以外的一個或多個電路包括N型高壓晶體管，可以承受高壓電源的電壓，以及保護電路包括N型晶體管，其門限電壓被設置為低于N型高壓晶體管的門限電壓。
20.權利要求13或14的電路，其中根據(jù)鎖存電路鎖存的第一和第二節(jié)點的電勢，切斷控制電路控制切斷電路，使得兩條接地通路中的一條接通，同時兩條接地通路中的另一條切斷。
21.權利要求13或14的電路，其中切斷控制電路接收補償?shù)谝缓偷诙斎胄盘?，并根?jù)接收的補償?shù)谝缓偷诙斎胄盘?，控制切斷電路，使得兩條接地通路中的一條接通，同時兩條接地通路中的另一條切斷。
22.權利要求21的電路，其中切斷控制電路包括兩個反相器電路，用于分別反相補償?shù)谝缓偷诙斎胄盘枴?br> 23.權利要求21的電路，其中切斷控制電路包括兩個延遲電路，用于分別延遲補償?shù)谝缓偷诙斎胄盘栆粋€固定的時間。
24.權利要求13或14的電路，其中鎖存電路具有第一和第二NAND電路；第一NAND電路接收第一節(jié)點的電勢和第二NAND電路產(chǎn)生的輸出；以及第二NAND電路接收第二節(jié)點的電勢和第一NAND電路產(chǎn)生的輸出。
25.權利要求14的電路，其中由高壓電源供電切斷控制電路，產(chǎn)生高壓控制信號，以及保護電路，也作為切斷電路，包括降低電路，用于將切斷控制電路產(chǎn)生的高壓控制信號降低到低壓電源的電壓。
26.權利要求11的電路，其中兩個N型高壓晶體管單獨的門限電壓被設置為低于兩個N型信號接收低壓晶體管單獨的門限電壓。
全文摘要
在電平轉換電路中，N型高壓晶體管的門限電壓被設置為低，其中低壓電源VDD的電壓加到N型高壓晶體管的柵極。由低壓電源VDD供電的輸入信號IN經(jīng)過反相器輸入N型晶體管的柵極。因此，即使節(jié)點W3和W4的電勢超出低壓電源VDD的電壓，也可避免從節(jié)點W3和W4經(jīng)過反相器中的寄生二極管流到低壓電源VDD的倒流電流。由各個柵極固定在低壓電源VDD上的N型晶體管構成的保護電路位于兩個N型高壓晶體管N5和N6之間以及兩個N型低壓晶體管N1和N2之間，用于接收補償信號IN和XIN，由此避免那些N型補償信號接收晶體管損壞。
文檔編號H03K3/356GK1630194SQ200410101350
公開日2005年6月22日 申請日期2004年12月17日 優(yōu)先權日2003年12月18日
發(fā)明者前出正人, 野尻尚紀, 只園雅弘, 衣山真二, 松岡大輔, 宇佐美志郎 申請人:松下電器產(chǎn)業(yè)株式會社