專利名稱：用于振蕩器的波幅電平控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于控制振蕩器振蕩幅度的波幅電平控制電路。
背景技術(shù)：
波幅電平控制電路通常用于在晶體振蕩期間控制晶體振蕩器的振蕩幅度。然而，為了確保滿足適當?shù)恼袷幤鲉訔l件，許多振蕩器電路被設(shè)計為初始采用高增益。
優(yōu)選地，通過降低偏置電流幅度來限制振蕩電路的振蕩幅度，以在振蕩器接近最終振蕩時降低它的增益，否則，振蕩幅度將一直增加，直到振蕩電平受到驅(qū)動放大器的大信號非線性限制。損耗機理，在沒有其他裝置時限制幅度，往往會引入頻率誤差。此外，過大的振蕩幅度會引發(fā)過大的晶體驅(qū)動電平，這會導(dǎo)致長期頻率漂移。
在US 6,194,973中描述的一個解決方案是采用振蕩檢測器來控制振蕩器電流，使得隨著振蕩幅度的增大，驅(qū)動放大器的增益降低。
盡管這個解決方案允許在振蕩啟動時產(chǎn)生初始高增益，并隨著振蕩幅度的增加相應(yīng)地降低增益，但該方案并不能簡單地確定初始(即啟動)電流，結(jié)果，初始電流可能會非常高，這將導(dǎo)致振蕩器被禁止。
期望改善該方案。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，提供了一種用于振蕩器的波幅電平控制電路，該電路包括第一裝置，該裝置布置有交叉連接的柵極，以產(chǎn)生驅(qū)動振蕩器的第一電流；還包括兩個串聯(lián)堆疊(series stacked)的晶體管配置，用于產(chǎn)生第二電流，使得在直流條件下，第二電流被設(shè)置為第一電流的預(yù)定比例，其中，第二電流被設(shè)置為加至參考電流，以形成反饋電流，使得在直流條件下，第一電流可由參考電流、反饋電流與第一電流的比率、第一電流與第二電流的比率確定，其中，除了當振蕩信號處于振蕩信號過零點附近的過渡區(qū)時，通過振蕩器產(chǎn)生的振蕩信號的正負半周關(guān)斷兩個串聯(lián)堆疊的晶體管配置，進一步使這兩個串聯(lián)堆疊的晶體管配置隨著振蕩器的振蕩增加降低第二電流，從而降低第一電流。
這提供了可簡單地確定初始啟動電流的優(yōu)點，同時，一旦振蕩幅度增大，還通過將振蕩器增益降低到啟動增益之下，降低功率消耗。
優(yōu)選地，在直流條件下，第一電流可由參考電流與反饋電流和第一電流的比率之積除以1減去反饋電流和第一電流的比率與第一電流和第二電流的比率之積的差的商來得到。
優(yōu)選地，反饋電路與第一電流的比率為遞增比率。
優(yōu)選地，第一電流與第二電流的比率為遞減比率。
優(yōu)選地，第二裝置包括具有交叉連接的柵極的兩個串聯(lián)堆疊的器件。
適當?shù)?，波幅電平控制電路還包括用于產(chǎn)生參考電流的裝置。


現(xiàn)參考附圖，說明作為示例的本發(fā)明的實施例，其中圖1顯示根據(jù)本發(fā)明實施例的波幅電平控制電路的圖解電路圖；圖2與圖3說明使用根據(jù)本發(fā)明實施例的波幅電平控制電路的振蕩器在加電時的波形。
具體實施例方式
圖1說明具有諧振器1、用于控制諧振器1幅度的波幅電平控制電路2和偏置電路5的振蕩器電路10。
在本實施例中，諧振器1為皮爾斯型(Pierce-type)兩針諧振器，通過在兩個電容器CA、CB間嵌入晶體3形成。每個電容器在距晶體諧振器的遠端與電壓波節(jié)(voltage node)VSS相連。
連接至諧振器1的輸入A和輸出B的是波幅電平控制電路2，布置該電路來產(chǎn)生很好限定的電流，從而在啟動時以足夠的增益來驅(qū)動諧振器1，并用完全受控的方式來初始振蕩。然而，一旦諧振器1開始振蕩，布置波幅電平控制電路將放大增益降低至保持振蕩幅度為期望值的水平，由此避免了過多的功率損耗、晶體老化或與過度驅(qū)動振蕩器相關(guān)的其他問題。
波幅電平控制電路2與偏置電路5相連，如下所述。偏置電路5包括其漏極與電壓源VDD相連的PMOS晶體管M4，且該晶體管以二極管結(jié)構(gòu)放置(即其源極與柵極相連)。此外，PMOS晶體管M4的源極與偏置電阻RBIAS相連，這里，偏置電阻RBIAS通過使能開關(guān)NMOS晶體管M12連接至電壓源VSS。
連接至PMOS晶體管M4的柵極的是處于鏡像結(jié)構(gòu)中的經(jīng)過低通濾波器4的另一個PMOS晶體管M3的柵極。低通濾波器4包括串聯(lián)在PMOS晶體管M4和M3的柵極間的電阻器RLP，和一端連接在PMOS晶體管M4和M3的柵極間，另一端連接至電壓源VDD的電容器CLP。
低通濾波器4在波幅電平控制電路反饋環(huán)路中引入了主極點頻率，以防止反饋環(huán)路的低頻寄生振蕩，如下所述。
PMOS晶體管M4與M3被設(shè)置作為第一電流反射鏡工作，這里，電流反射鏡的遞增比率例如為8。
PMOS晶體管M3的源極與電源VDD相連，且PMOS晶體管M3的漏極與NMOS晶體管M1的漏極相連。
NMOS晶體管M1的漏極還與皮爾斯諧振器1的輸出B相連，而皮爾斯諧振器1的輸入A與NMOS晶體管M1和M2的柵極相連，這里NMOS晶體管M1的源極與NMOS晶體管M2的漏極相連，且NMOS晶體管M2的源極與開關(guān)NMOS晶體管M9的漏極相連，晶體管M9的柵極與使能信號相連。開關(guān)NMOS晶體管M9的源極與VSS相連。
PMOS晶體管M3和NMOS晶體管M1與M2用作皮爾斯諧振器1的放大器。該放大器通過PMOS晶體管M3和NMOS晶體管M1與M2形成，通過反饋電阻器RFDB保持在有源或過渡區(qū)，RFDB連接在NMOS晶體管M1和M2的柵極和NMOS晶體管M1的源極之間。
通過使能開關(guān)NMOS晶體管M9可使放大器激活或無效。
連接至皮爾斯諧振器1的輸入與輸出的是兩個串聯(lián)堆疊的NMOS晶體管配置M5、M6、M7、M8，它們具有交叉連接的柵極，使得NMOS晶體管M7與M6的柵極連接至諧振器1的輸出B，且NMOS晶體管M8和M5的柵極連接至諧振器1的輸入A。另外，MNOS晶體管M7與M5的漏極與PMOS晶體管M4的柵極相連。NMOS晶體管M7的源極與NMOS晶體管M8的漏極相連，而NMOS晶體管M8的源極通過使能開關(guān)NMOS晶體管M11與電壓源VSS相連。NMOS晶體管M5的源極與NMOS晶體管M6的漏極相連，且NMOS晶體管M6的源極通過使能開關(guān)NMOS晶體管M10連接至電壓源VSS。
這兩個串聯(lián)堆疊的NMOS晶體管M5、M6、M7、M8配置被布置為與NMOS晶體管M1和M2一起形成第二電流反射鏡。第二電流反射鏡被設(shè)置為具有電流遞減的比率，如1/10。
要達到本發(fā)明的目的，也可用單堆疊代替兩個串聯(lián)堆疊的NMOS晶體管配置M5、M6、M7、M8，然而，使用兩個串聯(lián)堆疊的晶體管確保在振蕩幅度增大時，甚至可在例如由于電容器CA和CB的差異造成諧振器1的輸入A和輸出B幅度不同時，降低反饋電流。
通過啟動使能開關(guān)晶體管M12、M11、M10激活振蕩器電路10，這會導(dǎo)致由電阻器RBIAS產(chǎn)生的參考電流IRBIAS從VDD經(jīng)過二極管設(shè)置的PMOS晶體管M4、電阻器RBIAS和使能開關(guān)晶體管M12流向VSS。
此外，一旦啟動振蕩電路10，反饋電阻器RFDB確保NMOS晶體管M1和M2的平均柵極電壓被設(shè)置為它們的平均漏極電壓，從而保證它們用作二極管連接的MOS器件。相應(yīng)地，由PMOS晶體管M4和M3形成的電流反射鏡電路導(dǎo)致在振蕩放大器(即PMOS晶體管M3和NMOS晶體管M1與M2)中形成關(guān)聯(lián)的偏置電流。放大器電流IBIAS取決于第一電流反射鏡的遞增比率。這確保放大器保持在目標工作點。從而，在沒有振蕩時，如同在振蕩器啟動時所看到的，器件M1與M2用作二極管連接的MOS器件，且分別控制在相應(yīng)的NMOS器件堆M7與M8、M5與M6中的電流。這里，流經(jīng)串聯(lián)堆疊的NMOS晶體管的電流可由第二電流反射鏡的遞減比率確定。
由于串聯(lián)堆疊的晶體管的輸出連接至PMOS晶體管M4的柵極，串聯(lián)堆疊的晶體管的輸出電流被加至參考電流IRBIAS，這將導(dǎo)致流經(jīng)PMOS晶體管M3的電流的關(guān)聯(lián)增加，利用PMOS晶體管M3形成與PMOS晶體管M4的電流反射鏡。這致使這兩個串聯(lián)堆疊的NMOS晶體管配置M5、M6、M7、M8形成正反饋環(huán)路，該環(huán)路處于PMOS晶體管M4和偏置電阻RBIAS形成的偏置電路5與PMOS晶體管M3和NMOS晶體管M1與M2形成的振蕩放大器之間。
因此，PMOS晶體管M3在啟動時提供的振蕩器偏置電流IBIAS可由參考電流IRBIAS和兩個電流反射鏡的電流比率，通過下式求得I(BIASini)＝(I(RBIAS)×第一電流反射鏡比)/(1-第一電流反射鏡比×第二電流反射鏡比)該等式是都工作于飽和區(qū)的器件M1、M2、M3、M4、M5、M6、M7、M8和工作于線性區(qū)的使能器件M9-M11的推導(dǎo)結(jié)果。另外，為器件M1、M2、M5、M6、M7與M8以及三個使能器件M9-M11選擇相同的溝道長度。在沒有振蕩時，NMOS器件堆中的電流為(1)IM5＝IM7＝IM2*R2IM7＝IM3*R2其中，R1通過相關(guān)器件的寬度比率進行設(shè)置R2＝WM5/WM1＝WM7/WM1＝WM10/WM9＝WM11/WM9注意WM1＝WM2；WM5＝WM6；WM7＝WM8類似地，PMOS器件M3和M4長度相等，因而器件M3中的電流與器件M4中的電流的關(guān)系為(2)IM3＝IM4*R1這里，R1＝WM3/WM4在沒有振蕩時，流入器件M1、M2、M3和M9的DC偏置電流IBIAS可通過幾步求得(3)IM4＝IRBIAS+IM7+IM5代入(1)求出的IM7和IM5(4)IM4＝IRBIAS+IM3*2*R2代入(2)求出的IM4(5)IM3/R1＝IRBIAS+IM3*2*R2由上式可解得(6)IM3＝IBIAS＝IRBIAS*R1/(1-2*R1*R2)因此，作為示例，如果選擇產(chǎn)生37.6μA的DC偏置電流的偏置電阻器RBIAS，設(shè)置第一電流反射鏡的遞增比率為8，設(shè)置第二電流反射鏡的遞減比率為1/10，則放大器偏置啟動電流將為
37.6μA×8/(1-8/10)＝1.5mA由于兩個串聯(lián)堆疊的NMOS晶體管配置M5、M6、M7、M8與皮爾斯諧振器1的輸入A和輸出B連接，當諧振器1的振蕩幅度增大時，振蕩信號的正半周和負半周與兩個串聯(lián)堆疊的NMOS晶體管配置M5、M6、M7、M8相互作用，降低了輸出電流，這是由于在每個半波期間，除了當它們在過零點附近的過渡區(qū)中時以外，反相信號控制的晶體管柵極將關(guān)斷串聯(lián)堆疊，由此可降低振蕩器偏置電流IBIAS，作為示例，可降低至啟動電流的1/5，除非已經(jīng)在更高的偏置電流下建立了最終振蕩幅度。這是當電流流入堆疊的反饋器件M5、M6和M7、M8時，過零點附近的過渡區(qū)的持續(xù)期向著更高的振蕩幅度變短的結(jié)果。
如果反饋電流變?yōu)樾〉每梢院雎?，那么有效電流比R2接近零；因此，可確定剩下的偏置電流(7)IBIAS_min＝IRBIAS*R1作為示例，它等于37.6μA×8＝301uA由于電源電壓VDD只需比Vth+2*Vdsat大，這還具有允許波幅電平控制電路2適合約1.0至1.5V低電源電壓的優(yōu)點。
為了確定最小工作電壓，要考慮兩個不同的電流支路1)M3、M1、M2、和M9；2a)M4、M5、M6、和M10；和等效的堆2b)M4、M7、M8、和M11。
串聯(lián)堆疊的器件M1和M2可被視為單個器件Mi。它的DC工作條件為VGS_M3＝VDS_M3＝Vth_N+Vdsat_Mi器件M3工作于飽和態(tài)，這要求它的漏源電壓必須大于它的飽和電壓，即Vds_M3＞Vdsat_M3。上面的條件要得到滿足，需要VDD＞＝Vth_N+Vdsat_Mi+|Vdsat_M3|
類似地，對器件M4，注意到VGS_M4＝VDS_M4＝Vth_P+Vdsat_M4串聯(lián)堆疊的器件M5和M6可被視為單個器件Mf，它工作于飽和態(tài)；因此，Vds_Mf＜Vdsat_Mf。上面的條件要得到滿足，需要VDD＞＝Vth_P+|Vdsat_M4|+Vdsat_Mf作為示例，門限電壓為Vth＝Vth_N～＝-Vth_P～＝0.6V，且飽和電壓為Vdsat_N～＝-Vdsat_P～＝0.25V。因此，最小電源電壓為VDDmin＝Vth+2*Vdsat＝0.6V+2*0.25V＝1.1V在上面的計算中，忽略了使能器件M9、M10和M11上的電壓降。這些器件在低漏源電壓Vds＜0.05V下，工作于線性區(qū)，并且提高了一點點最小電源電壓。
圖2顯示典型的放大器偏置電流IBIAS與時間的圖形，這里，配置波幅電平控制電路提供1.36mA的啟動電流，并隨著振蕩幅度的增加降低偏置電流，本示例中，偏置電流在0.35mA時達到穩(wěn)定。
圖3顯示振蕩器節(jié)點B處的波形，并將振蕩幅度的增加顯示為時間的函數(shù)。還可注意到它的均值隨時間降低，這是由于降低偏置電流造成的。
權(quán)利要求
1.用于振蕩器的波幅電平控制電路，包括布置產(chǎn)生驅(qū)動振蕩器的第一電流的第一裝置，和布置產(chǎn)生第二電流的第二裝置，使得在直流條件下，可將第二電流設(shè)定為第一電流的預(yù)定比率，其中，設(shè)置第二電流加至參考電流，以形成反饋電流，使得在直流條件下，第一電流可由參考電流、反饋電流和第一電流的比率與第一電流和第二電流的比率確定，其中，除了當振蕩信號處于振蕩信號過零點附近的過渡區(qū)時，通過由振蕩器產(chǎn)生的振蕩信號的正負半周關(guān)斷第二裝置，使該第二裝置隨著振蕩器的振蕩增大降低第二電流，由此降低第一電流。
2.根據(jù)權(quán)利要求1的波幅電平控制電路，其中，在直流條件下，第一電流可由參考電流與第一電流和反饋電流的比率之積除以1減去反饋電流和第一電流的比率與第一電流和第二電流的比率之積的差的商來確定。
4.根據(jù)權(quán)利要求1或2的波幅電平控制電路，其中，反饋電流和第一電流的比率為遞增比率。
5.根據(jù)前述任一權(quán)利要求的波幅電平控制電路，其中，第一電流和第二電流的比率為遞減比率。
6.根據(jù)前述任一權(quán)利要求的波幅電平控制電路，其中，第二裝置包括兩個具有交叉連接的柵極的串聯(lián)堆疊器件。
8.根據(jù)前述任一權(quán)利要求的波幅電平控制電路，其中，振蕩器包括皮爾斯晶體振蕩器。
9.振蕩電路，包括根據(jù)前述任一權(quán)利要求的波幅電平控制電路和振蕩器。
全文摘要
用于振蕩器的波幅電平控制電路，包括布置有產(chǎn)生驅(qū)動振蕩器的第一電流的第一裝置，還布置有產(chǎn)生第二電流的第二裝置，使得在直流條件下，第二電流可被設(shè)置為第一電流的預(yù)定比率，其中，設(shè)置第二電流加至參考電流，以形成反饋電流，使得在直流條件下，第一電流可由參考電流、反饋電流和第一電流的比率與第一電流和第二電流的比率確定，其中，還布置第二裝置隨振蕩器的振蕩增大，降低第二電流，從而降低第一電流。
文檔編號H03B5/36GK1748360SQ200480003886
公開日2006年3月15日 申請日期2004年2月24日 優(yōu)先權(quán)日2003年3月7日
發(fā)明者海因茨·梅德 申請人:飛思卡爾半導(dǎo)體公司