專利名稱:自限制型脈寬調(diào)制調(diào)節(jié)器的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及脈寬調(diào)制調(diào)節(jié)器,而且更具體涉及使脈寬調(diào)制調(diào)節(jié)器中的下沖和過(guò)沖情形減到最小。
背景技術(shù):
圖1例示一種傳統(tǒng)的脈寬調(diào)制(PWM)調(diào)節(jié)器。調(diào)節(jié)器(10)包含可變延遲產(chǎn)生器(40)、反向器(42)和與(AND)門(44)。把接收到的dischg信號(hào)(138)和up_down_ctrl信號(hào)(132)作為輸入的可變延遲產(chǎn)生器(40)輸出comp_out信號(hào)(136)。AND門(44)接收時(shí)鐘信號(hào)(11)和反向的comp_out信號(hào)作為輸入。
假定50-50占空比時(shí)鐘周期,則comp_out信號(hào)(136)在周期開(kāi)始處為低。當(dāng)時(shí)鐘信號(hào)(11)變?yōu)楦邥r(shí),輸出(12)變?yōu)楦?。一旦comp_out信號(hào)(136)變?yōu)楦?,則AND門(44)使輸出(12)為低。因此,高脈沖的寬度由在時(shí)鐘信號(hào)(11)變?yōu)楦吆蚦omp_out信號(hào)(136)變?yōu)楦咧g的延遲進(jìn)行控制。
圖2例示傳統(tǒng)的PWM調(diào)節(jié)器(10)的可變延遲產(chǎn)生器。產(chǎn)生器(40)包含電荷泵(50)和電壓比較器電路(55)。“電荷泵”,如本說(shuō)明書(shū)所使用的那樣,指的是包括相對(duì)大的電容的電路,該大電容的電壓通過(guò)注入相對(duì)小的正電流或負(fù)電流而上升或下降。電荷泵(50)包含晶體管M1-M7(104-116)和濾波器電容Cl(120)。晶體管M1-M5(104-112)是形成一組鏡像電流源的匹配晶體管。在M2(106)和M5(112)中產(chǎn)生小電流(由電流源102表示)。這些電流被M6(114)和M7(116)控制(gated)。當(dāng)up_down_ctrl信號(hào)(132)為高時(shí),M6(114)“關(guān)閉”且M7(116)“打開(kāi)”。這樣從Cl(120)拉取小電流,由此節(jié)點(diǎn)pgate處的電壓緩慢下降。相反地,當(dāng)up_down_ctrl信號(hào)(132)為低時(shí),M6(114)“打開(kāi)”且M7(116)“關(guān)閉”,而電流從VDD流入Cl(120)。節(jié)點(diǎn)pgate(130)上的電壓由此緩慢上升。因此,up_down_ctrl信號(hào)(132)被轉(zhuǎn)換為在電荷泵的節(jié)點(diǎn)輸出處的較小變化。
電壓比較器電路(55)包含晶體管M8(118)、電容C2(122)、由晶體管M9(124)表示的復(fù)位電路和由電壓源(126和128)表示的比較器。電壓比較器電路(55)使用節(jié)點(diǎn)pgate(130)上的電壓,以產(chǎn)生與該電壓有關(guān)的電流,且將電流轉(zhuǎn)換為延遲時(shí)間。把M8(118)的柵極連接到節(jié)點(diǎn)pgate(130),使得節(jié)點(diǎn)pgate(130)上電壓的增大導(dǎo)致流入C2(122)的電流減少。節(jié)點(diǎn)pgate(130)上的電壓的降低增大了流入C2(122)的電流。因此,C2(122)中的電流以與M8(118)中的電流成比例的比率上升。比較器檢測(cè)節(jié)點(diǎn)ramp(134)處的電壓何時(shí)達(dá)到預(yù)定電平,且產(chǎn)生comp_out信號(hào)(136)。dischg信號(hào)(138)復(fù)位節(jié)點(diǎn)ramp(134)處的電壓。當(dāng)dischg信號(hào)(138)變?yōu)榈蜁r(shí),節(jié)點(diǎn)ramp(134)處的電壓將再次開(kāi)始上升。這樣,在輸出(12)處可產(chǎn)生脈沖,其寬度取決于節(jié)點(diǎn)pgate(130)上的電壓。如果節(jié)點(diǎn)pgate(130)上的電壓接近VDD,使得在M8(118)中存在很小的電流,那么節(jié)點(diǎn)ramp(134)將根本不會(huì)上升。當(dāng)M8(118)傳導(dǎo)更多電流時(shí),節(jié)點(diǎn)ramp(134)上的上升時(shí)間被縮短,且comp_out信號(hào)(136)以小的延遲變?yōu)楦摺.?dāng)加入dischg信號(hào)(138)時(shí),輸出(12)再一次變?yōu)榈?。以這種方式,節(jié)點(diǎn)pgate(130)處的電壓控制輸出脈沖的寬度。
但是,調(diào)節(jié)器(10)趨向于“飽和狀態(tài)(saturation conditon)”,其中,節(jié)點(diǎn)pgate(130)處的電壓下沖(undershoot)或過(guò)沖(overshoot)目標(biāo)電壓。在調(diào)節(jié)器(10)中,dischg信號(hào)(138)是50%占空比的時(shí)鐘信號(hào)。當(dāng)dischg信號(hào)(138)為高時(shí),節(jié)點(diǎn)ramp(134)保持為低,且調(diào)節(jié)器輸出(12)也為低。在另一個(gè)半周期期間,當(dāng)dischg信號(hào)(138)為低時(shí),節(jié)點(diǎn)ramp(134)上的電壓可能上升。如果上升得太慢,使得節(jié)點(diǎn)ramp(134)上的電壓不能在dischg信號(hào)變?yōu)楦咧斑_(dá)到比較器跳變點(diǎn),那么在輸出端將不會(huì)有脈沖。如果節(jié)點(diǎn)pgate(130)上的電壓約大于VDD-Vt,其中Vt是M8(118)的閾值電壓,則這種情況就會(huì)發(fā)生。但是,如果up_down_ctrl信號(hào)(132)保持為低,則電荷泵(50)將會(huì)持續(xù)增大節(jié)點(diǎn)pgate(130)上的電壓,直到它到達(dá)VDD。這是一種過(guò)沖情況。當(dāng)up_down_ctrl信號(hào)(132)再一次變?yōu)楦邥r(shí),節(jié)點(diǎn)pgate(130)上的電壓將會(huì)消耗相對(duì)長(zhǎng)的時(shí)間達(dá)到VDD-Vt,此時(shí)它將開(kāi)始影響脈沖寬度。節(jié)點(diǎn)pgate(130)在一段時(shí)間內(nèi)降到影響操作的電壓,這段時(shí)間表示調(diào)節(jié)器(10)不響應(yīng)輸入信號(hào)的階段。
同樣,節(jié)點(diǎn)pgate(130)處的電壓能下降很多。在這種情況下,比較器輸出將立即變?yōu)楦?,且輸出脈沖(12)將基本上是未調(diào)制的。但是,節(jié)點(diǎn)pgate(130)上的電壓能繼續(xù)下降,產(chǎn)生下沖情況。過(guò)沖和下沖這兩種情況損害調(diào)節(jié)器(10)的性能和可靠性。
因此,需要一種PWM調(diào)節(jié)器來(lái)使下沖和過(guò)沖情況減到最小。本發(fā)明致力于這種需求。
發(fā)明內(nèi)容
一種使下沖和過(guò)沖情況減到最小的自調(diào)節(jié)PWM調(diào)節(jié)器被公開(kāi)。該調(diào)節(jié)器包括電荷泵、電壓比較器電路和鎖存器(latch)電路。電壓比較器電路的輸入包括電荷泵的輸出。鎖存器電路的輸入包括來(lái)自電壓比較器電路的輸出。鎖存器電路包括一對(duì)SR鎖存器,其被耦接到一對(duì)與/或(AND/OR)門。如果來(lái)自電壓比較器電路的輸出處于第一狀態(tài),則鎖存器電路把第一信號(hào)傳輸?shù)诫姾杀?,以防止過(guò)沖情況,如果來(lái)自電壓比較器電路的輸出處于第二狀態(tài),則鎖存器電路傳輸?shù)诙盘?hào),以防止下沖情況。這樣使電荷泵在其控制限度內(nèi)保持為可調(diào)的。同樣,鎖存器電路使調(diào)節(jié)器保持為對(duì)電壓、溫度、頻率或調(diào)節(jié)器的處理中的變化進(jìn)行自動(dòng)調(diào)節(jié)。
圖1例示傳統(tǒng)的脈寬調(diào)制(PWM)調(diào)節(jié)器。
圖2例示傳統(tǒng)的PWM調(diào)節(jié)器的可變延遲產(chǎn)生器。
圖3例示根據(jù)本發(fā)明的PWM調(diào)節(jié)器的實(shí)施例。
圖4例示根據(jù)本發(fā)明的PWM調(diào)節(jié)器的可變延遲產(chǎn)生器的實(shí)施例。
圖5例示根據(jù)本發(fā)明的PWM調(diào)節(jié)器的可變延遲產(chǎn)生器的可選實(shí)施例。
圖6例示根據(jù)本發(fā)明的用于PWM調(diào)節(jié)器的時(shí)序圖。
圖7例示根據(jù)本發(fā)明的PWM調(diào)節(jié)器的可選實(shí)施例。
具體實(shí)施例方式
本發(fā)明提供一種使下沖和過(guò)沖情形減到最小的脈寬調(diào)制(PWM)調(diào)節(jié)器。提供下面的說(shuō)明,用于使本領(lǐng)域技術(shù)人員能夠制造和使用本發(fā)明,且該說(shuō)明在專利申請(qǐng)及其請(qǐng)求中被提供。對(duì)優(yōu)選實(shí)施例的各種修改對(duì)本領(lǐng)域技術(shù)人員是顯而易見(jiàn)的,且這里的一般原理可用于其它實(shí)施例。因此,本發(fā)明不希望被限制于所示的實(shí)施例,但要符合與這里所描述的原理和特征相一致的最寬的范圍。
為了更具體地描述本發(fā)明的特征,請(qǐng)結(jié)合下面的討論參考圖3至圖8。
圖3例示根據(jù)本發(fā)明的PWM調(diào)節(jié)器的實(shí)施例。調(diào)節(jié)器(20)包含可變延遲產(chǎn)生器(60)、反向器(62)、AND門(64)和與非門(NAND)門(66)??勺冄舆t產(chǎn)生器(60)接收dischg信號(hào)(244)、up_down_ctrl信號(hào)(252)、clearc信號(hào)(254)和x2信號(hào)(256)作為輸入,且輸出comp_out信號(hào)(258)。AND門(64)接收反向的comp_out信號(hào)和時(shí)鐘信號(hào)(21)作為輸入。comp_out信號(hào)(258)和時(shí)鐘信號(hào)(21)輸入到NAND門(66),以提供x2信號(hào)(254)。dischg信號(hào)(244)和up_down_ctrl信號(hào)(252)具有與傳統(tǒng)調(diào)節(jié)器(10)(圖1)中相同的功能。x2(254)和clearc(256)信號(hào)將在下文中描述。
圖4例示根據(jù)本發(fā)明的用于PWM調(diào)節(jié)器的可變延遲產(chǎn)生器的實(shí)施例。產(chǎn)生器(60)包含電荷泵(70)、電壓比較器電路(72)和鎖存器電路(74)。電荷泵(70)包含晶體管M1-M7(204-216)和濾波器電容Cl(220)。晶體管M1-M5(204-212)是形成一組鏡像電流源的匹配的晶體管。在M2(206)和M5(212)中產(chǎn)生小電流(由電流源202表示)。這些電流由M6(214)和M7(216)進(jìn)行控制。
電壓比較器電路(72)包含晶體管M8(218)、電容C2(224)、由晶體管M9(222)表示的時(shí)鐘電路和由電壓源(226,228)表示的比較器。電壓比較器電路(72)使用節(jié)點(diǎn)pgate(230)上的電壓以產(chǎn)生與該電壓有關(guān)的電流,并把它轉(zhuǎn)換為延遲時(shí)間。M8(218)的柵極連接到節(jié)點(diǎn)pgate(230),使得節(jié)點(diǎn)pgate(230)上電壓的增大導(dǎo)致流入C2(224)的電流減少。節(jié)點(diǎn)pgate(230)上電壓的降低增大了流入C2(224)的電流。因此,C2(224)中的電流以與M8(218)成比例的比率上升。比較器檢測(cè)節(jié)點(diǎn)ramp(240)處的電壓何時(shí)達(dá)到預(yù)定電平,且產(chǎn)生comp_out信號(hào)(242)。dischg信號(hào)(244)在節(jié)點(diǎn)ramp(240)處將電壓復(fù)位,且當(dāng)dischg信號(hào)(244)變?yōu)榈蜁r(shí),節(jié)點(diǎn)ramp(240)處的電壓將再次開(kāi)始上升。
不同于產(chǎn)生器(40),根據(jù)本發(fā)明的產(chǎn)生器(60)包含耦接到電荷泵(70)的鎖存器電路(74),如圖4所示。鎖存器電路(74)包含一對(duì)鎖存器(232,234)、AND門(236)和OR門(238)。在該實(shí)施例中,鎖存器(232,234)是SR鎖存器。up_down_ctrl信號(hào)(246)由AND和OR門(236,238)進(jìn)行控制。用于這些門(236,238)的控制信號(hào)up_pumpc(248)和dn_pump(250)來(lái)自SR鎖存器(232,234)。在每個(gè)時(shí)鐘周期,兩個(gè)鎖存器(232,234)都被clearc信號(hào)(256)復(fù)位到“阻塞狀態(tài)”,其中AND和OR門(236,238)阻塞up_pumpc(248)和dn_pump(250)信號(hào)。OR門(238)能夠傳輸up_pumpc信號(hào)(248)。AND門(236)能夠傳輸dn_pump信號(hào)(250)。在該實(shí)施例中,up_pumpc信號(hào)(248)的傳輸由產(chǎn)生器(60)在內(nèi)部進(jìn)行處理。
當(dāng)clearc信號(hào)(256)停止時(shí),up_down_ctrl信號(hào)(252)將既不被傳輸?shù)紸ND門(236)也不被傳輸?shù)絆R門(238)。up_pumpc信號(hào)(248)只在comp_out信號(hào)(242)在時(shí)鐘周期內(nèi)變?yōu)楦邥r(shí)才被傳輸。因此,電荷泵(70)將被保持成剛好低于閾值,脈沖將在該閥值處再出現(xiàn)。dn-pump信號(hào)(250)只有在脈寬小于最大值時(shí)才被使能。dn-pump信號(hào)(250)由x2信號(hào)(254)進(jìn)行控制。x2信號(hào)(254)在時(shí)鐘周期內(nèi)變?yōu)榈蛯⒃试Sdn-pump信號(hào)(250)通過(guò)。如果comp_out信號(hào)(258)變?yōu)楦叨鴇ischg信號(hào)(244)仍為高,則x2信號(hào)(254)變?yōu)榈?。因此,dn_pump信號(hào)(250)只在comp_out信號(hào)(242)在時(shí)鐘周期內(nèi)變?yōu)榈蜁r(shí)被傳輸。如果時(shí)鐘脈沖已為全寬(fullwidth),則不再允許通過(guò)dn_pump信號(hào)(250),且電荷泵(70)將不再向下輸出(pump down)。
圖6例示根據(jù)本發(fā)明的用于PWM調(diào)節(jié)器的時(shí)序圖。為了說(shuō)明的目的,對(duì)在時(shí)鐘信號(hào)(21)、dischg信號(hào)(244)和clearc信號(hào)(256)之間的相對(duì)延遲進(jìn)行了放大。重要的是,在dischg信號(hào)(244)變?yōu)榈秃蜁r(shí)鐘信號(hào)(21)變?yōu)楦咧g存有延遲。這是因?yàn)榭勺冄舆t產(chǎn)生器(60)即使以最大速度運(yùn)行時(shí)也需要一定時(shí)間以變?yōu)楦摺榱耸筪ischg信號(hào)(244)從信號(hào)最后的1%變?yōu)?%,由于ut_pumpc信號(hào)(248)能夠用很小的脈沖進(jìn)行使能,所以有必要對(duì)時(shí)鐘信號(hào)(21)的上升沿進(jìn)行少量延遲。沒(méi)有該延遲,調(diào)節(jié)器(20)將仍舊變?yōu)轱柡颓闆r。
因此,鎖存器電路(74)把電荷泵(70)保持成在其控制限度內(nèi)進(jìn)行調(diào)整。一旦調(diào)節(jié)器(20)接近過(guò)沖或下沖情況時(shí),更多到電荷泵(70)的信號(hào)被阻塞,且C2(224)停留在其限度處。另外,如果電壓、溫度、頻率或調(diào)節(jié)器(20)的處理使限度發(fā)生改變,則鎖存器電路(74)可以適應(yīng)。以這種方式,在自動(dòng)調(diào)節(jié)根據(jù)本發(fā)明的PWM調(diào)節(jié)器(20)的過(guò)程中,能夠把過(guò)沖和下沖情況減到最小。
圖5例示根據(jù)本發(fā)明的PWM調(diào)節(jié)器的可變延遲產(chǎn)生器的可選實(shí)施例。該產(chǎn)生器(68)包含電荷泵(80)、電壓比較器電路(84)和鎖存器電路(88)。產(chǎn)生器(68)的電荷泵(80)的功能與產(chǎn)生器(60)的電荷泵(70)的功能相似。
產(chǎn)生器(68)的鎖存器電路(88)與產(chǎn)生器(60)的鎖存器電路(74)的類似之處在于它包含SR鎖存器(232,234)、AND門(236)和OR門(238)。但是,不同于鎖存器電路(74),鎖存器電路(88)還包括一對(duì)D觸發(fā)器(302,304),以使能連接到AND和OR門(236,238)的信號(hào)。D觸發(fā)器(302,304)使用SR鎖存器(232,234)校正時(shí)序,其中復(fù)位SR鎖存器(232,234)而不復(fù)位D觸發(fā)器(302,304)可能在控制信號(hào)up_pumpc(248)和dn_pump(250)中產(chǎn)生短暫而有害的電涌(glitch)。
產(chǎn)生器(68)的電壓比較器電路(84)與產(chǎn)生器(60)的電壓比較器電路(72)的類似之處在于它包含由晶體管M9(222)、晶體管M8(218)和電容C2(224)表示的時(shí)鐘電路。但是,不同于產(chǎn)生器(60)的電壓比較器電路(72),產(chǎn)生器(68)的電壓比較器電路(84)包含反向器而不是比較器(226,228)。因?yàn)楫a(chǎn)生器(68)是自調(diào)節(jié)的,所以不必包括復(fù)雜的比較器和電壓基準(zhǔn)電路。反向器足以提供比較功能。電荷泵(80)將進(jìn)行調(diào)節(jié),以補(bǔ)償由于電壓、溫度或處理而導(dǎo)致的反向器跳變點(diǎn)的變化。滯后現(xiàn)象通過(guò)晶體管M11和M12A被加到反向器,以避免檢測(cè)的振蕩。
而且,不同于產(chǎn)生器(60)的電壓比較器電路(72),產(chǎn)生器(68)的電壓比較器電路(84)包含耦接到dischg信號(hào)(244)的脈沖產(chǎn)生器(86),以在每個(gè)周期復(fù)位SR鎖存器(232,234)。這避免需要提供獨(dú)立的同步脈沖。
圖7例示根據(jù)本發(fā)明的PWM調(diào)節(jié)器的可選實(shí)施例。除了clearc信號(hào)(256)是在內(nèi)部產(chǎn)生的、因此不再需要獨(dú)立的輸入信號(hào)以外,該P(yáng)WM調(diào)節(jié)器30與PWM調(diào)節(jié)器20(圖2)相同。
雖然上述根據(jù)本發(fā)明的PWM調(diào)節(jié)器的實(shí)施例產(chǎn)生50%調(diào)制控制,但是本領(lǐng)域技術(shù)人員將明白還能產(chǎn)生其它數(shù)量的調(diào)制控制,而不背離本發(fā)明精神和范圍。
例如,圖8例示根據(jù)本發(fā)明的PWM調(diào)節(jié)器的實(shí)施例,其產(chǎn)生0-100%調(diào)制控制。PWM調(diào)節(jié)器(800)包含兩個(gè)控制器,PWM1(802)和PWM2(804)。PWM1(802)和PWM2(804)都被連接到相同的時(shí)鐘信號(hào),但PWM2(804)的輸入被反向。PWM1(802)控制時(shí)鐘信號(hào)正半周的脈寬,而PWM2(804)控制負(fù)半周。PWM2(804)的輸出被反向。兩個(gè)控制器(802和804)的輸出通過(guò)OR門(806),以產(chǎn)生能夠始終為高的信號(hào),即,100%調(diào)制控制。
在該實(shí)施例中,必須在每個(gè)控制器(802和804)內(nèi)單獨(dú)對(duì)up_down_ctrl信號(hào)(132)進(jìn)行控制。當(dāng)up_down_ctrl信號(hào)(132)為高時(shí),脈寬被減小。當(dāng)其為低時(shí),脈寬被增大。對(duì)于100%調(diào)制方案而言,重要的是在PWM2(804)開(kāi)始通過(guò)它的半個(gè)脈沖之前,PWM1(802)將其脈寬完全增加,即達(dá)到50%。類似地,在允許PWM1(802)開(kāi)始減小其脈沖之前,PWM2(804)必須完全減少它的脈寬,即,達(dá)到0%。例示的交叉連接完成這種功能。up_enablec信號(hào)和down_enable信號(hào)(也例示在圖5中)被傳輸,如圖所示。如果來(lái)自PWM1(802)的up_enablec信號(hào)為低,表明來(lái)自PWM1(802)的脈寬還未增加到100%,那么到PWM2(804)的up_down_ctrl信號(hào)(132)保持為高,迫使PWM2(804)停留在0%。如果來(lái)自PWM2(804)的down_enable信號(hào)為高,表明來(lái)自PWM2(804)的脈寬還未減少到0%,則到PWM1(802)的up_down_ctrl信號(hào)(132)保持為低,且PWM1(802)保持在其最大值(50%)調(diào)制處。因此,用戶將提供來(lái)自調(diào)節(jié)器800外部的up_down_ctrl信號(hào)(132),且將在輸出處看到脈寬在0%和100%之間變化。
已經(jīng)公開(kāi)了一種使下沖和過(guò)沖情形減到最小的自調(diào)節(jié)PWM調(diào)節(jié)器。根據(jù)本發(fā)明的調(diào)節(jié)器包括鎖存器電路,該鎖存器電路包括耦接到AND/OR門的一對(duì)SR鎖存器,其使電荷泵保持成在它的控制限度內(nèi)進(jìn)行調(diào)整。以這種方式,使過(guò)沖和下沖情況減到最小。另外,鎖存器電路對(duì)電壓、溫度、頻率或調(diào)節(jié)器的處理的變化進(jìn)行自調(diào)節(jié)。不需要復(fù)雜的數(shù)字信號(hào)處理操作或外來(lái)的模擬設(shè)計(jì)技術(shù)。
雖然本發(fā)明已經(jīng)根據(jù)例示的實(shí)施例進(jìn)行了描述,但是本領(lǐng)域技術(shù)人員將會(huì)意識(shí)到,可能存在有本實(shí)施例的變體,且這些將變體在本發(fā)明的精神和范圍內(nèi)。因此,由本領(lǐng)域技術(shù)人員可以進(jìn)行多種修改而不超出所附的權(quán)利要求的精神和范圍。
權(quán)利要求
1.一種脈寬調(diào)制調(diào)節(jié)器,其包含電荷泵;比較器電路,其被耦接到所述電荷泵,所述比較器電路用于提供輸出電壓;以及鎖存器電路,其被耦接到所述電荷泵,以保證所述電荷泵被調(diào)整,從而使所述輸出電壓的下沖情況和過(guò)沖情況減到最小。
2.根據(jù)權(quán)利要求1所述的調(diào)節(jié)器,其中,所述比較器電路的輸入包含所述電荷泵的輸出。
3.根據(jù)權(quán)利要求1所述的調(diào)節(jié)器,其中,所述鎖存器電路的輸入包含所述輸出電壓。
4.根據(jù)權(quán)利要求3所述的調(diào)節(jié)器,其中,當(dāng)所述輸出電壓處于第一狀態(tài)時(shí),所述鎖存器電路把第一信號(hào)傳輸給所述電荷泵,其中,所述第一信號(hào)防止過(guò)沖情況。
5.根據(jù)權(quán)利要求4所述的調(diào)節(jié)器,其中,所述第一信號(hào)防止所述電荷泵的輸出進(jìn)一步增大。
6.根據(jù)權(quán)利要求4所述的調(diào)節(jié)器,其中,在所述第一狀態(tài)中,所述輸出電壓在時(shí)鐘周期內(nèi)變?yōu)楦摺?br>
7.根據(jù)權(quán)利要求3所述的調(diào)節(jié)器,其中,當(dāng)所述輸出電壓處于第二狀態(tài)時(shí),所述鎖存器電路把第二信號(hào)傳輸給所述電荷泵,其中,所述第二信號(hào)防止過(guò)沖情況。
8.根據(jù)權(quán)利要求7所述的調(diào)節(jié)器,其中,所述第二信號(hào)防止所述電荷泵的輸出進(jìn)一步減小。
9.根據(jù)權(quán)利要求7所述的調(diào)節(jié)器,其中,在第二狀態(tài)中,所述輸出電壓在時(shí)鐘周期內(nèi)變?yōu)榈汀?br>
10.根據(jù)權(quán)利要求1所述的調(diào)節(jié)器,其中,所述鎖存器電路包含第一SR鎖存器;第二SR鎖存器,其中,所述第二SR鎖存器的輸入包含所述輸出電壓;第一門,其中,所述第一門的輸入包含來(lái)自所述第二SR鎖存器的輸出和輸入信號(hào),其中,所述第一門的輸出包含到所述電荷泵的第一信號(hào),其中,所述第一信號(hào)避防止過(guò)沖情況;以及第二門,其中,所述第二門的輸入包含來(lái)自所述第一SR鎖存器的輸出和輸入信號(hào),其中,所述第二門的輸出包含到所述電荷泵的第二信號(hào),其中,所述第二信號(hào)防止下沖情況。
11.根據(jù)權(quán)利要求10所述的調(diào)節(jié)器,其中,所述鎖存器電路進(jìn)一步包含第一D觸發(fā)器,其被耦接在所述第一SR鎖存器和所述第二門之間;以及第二D觸發(fā)器,其被耦接在所述第二SR鎖存器和所述第一門之間。
12.根據(jù)權(quán)利要求1所述的調(diào)節(jié)器,其中,所述比較器電路包含時(shí)鐘電路;以及反向器,其被耦接到所述時(shí)鐘電路的輸出端。
13.根據(jù)權(quán)利要求1所述的調(diào)節(jié)器,其中,所述比較器電路包含時(shí)鐘電路;以及脈沖產(chǎn)生器,其被接到所述時(shí)鐘電路的輸入端。
14.一種脈寬調(diào)制調(diào)節(jié)器,其包含電荷泵;電壓比較器電路,其中,所述電壓比較器電路的輸入包含所述電荷泵的輸出;以及鎖存器電路,其中,所述鎖存器電路的輸入包含來(lái)自所述電壓比較器電路的輸出,其中,當(dāng)來(lái)自所述電壓比較器電路的輸出處于第一狀態(tài)時(shí),所述鎖存器電路把第一信號(hào)傳輸?shù)剿鲭姾杀?,其中,所述第一信?hào)防止所需輸出電壓的過(guò)沖,其中,當(dāng)來(lái)自所述電壓比較器電路的輸出處于第二狀態(tài)時(shí),所述鎖存器電路把第二信號(hào)傳輸?shù)剿鲭姾杀?,其中,所述第二信?hào)防止所需輸出電壓的下沖。
15.根據(jù)權(quán)利要求14所述的調(diào)節(jié)器,其中,所述第一信號(hào)的傳輸防止所述電荷泵的輸出進(jìn)一步增大。
16.根據(jù)權(quán)利要求14所述的調(diào)節(jié)器,其中,所述第二信號(hào)的傳輸防止所述電荷泵的輸出進(jìn)一步減小。
17.根據(jù)權(quán)利要求14所述的調(diào)節(jié)器,其中,所述鎖存器電路包含第一SR鎖存器;第二SR鎖存器,其中,所述第二SR鎖存器的輸入包含來(lái)自所述電壓比較器電路的輸出信號(hào);第一門,其中,所述第一門的輸入包含來(lái)自所述第一SR鎖存器的輸出和輸入信號(hào),其中,所述第一門的輸出包含所述第二信號(hào);以及第二門,其中,所述第二門的輸入包含來(lái)自所述第二SR鎖存器的輸出和輸入信號(hào),其中,所述第二門的輸出包含所述第一信號(hào)。
18.根據(jù)權(quán)利要求17所述的調(diào)節(jié)器,其中,所述鎖存器電路進(jìn)一步包含第一D觸發(fā)器,其被耦接在所述第一SR鎖存器和所述第一門之間;以及第二D觸發(fā)器,其被耦接在所述第二SR鎖存器和所述第二門之間。
19.根據(jù)權(quán)利要求14所述的調(diào)節(jié)器,其中,在所述第一狀態(tài)中,來(lái)自所述電壓比較器電路的輸出信號(hào)在時(shí)鐘周期內(nèi)變?yōu)楦摺?br>
20.根據(jù)權(quán)利要求14的調(diào)節(jié)器,其中,在所述第二狀態(tài)中,來(lái)自所述電壓比較器電路的輸出信號(hào)在時(shí)鐘周期內(nèi)變?yōu)榈汀?br>
21.根據(jù)權(quán)利要求14所述的調(diào)節(jié)器,其中,所述電壓比較器電路包含時(shí)鐘電路;以及反向器,其被耦接到所述時(shí)鐘電路的輸出端。
22.根據(jù)權(quán)利要求14所述的調(diào)節(jié)器,其中,所述電壓比較器電路包含時(shí)鐘電路;以及脈沖產(chǎn)生器,其被耦接到所述時(shí)鐘電路的輸入端。
23.一種脈寬調(diào)制調(diào)節(jié)器,其包含電荷泵;電壓比較器電路,其中,所述電壓比較器電路的輸入包含所述電荷泵的輸出;以及鎖存器電路,其包含第一SR鎖存器,第二SR鎖存器,其中,所述第二SR鎖存器的輸入包含來(lái)自所述電壓比較器電路的輸出,第一門,其中,所述第一門的輸入包含來(lái)自所述第一SR鎖存器的輸出和輸入信號(hào),其中,當(dāng)來(lái)自所述電壓比較器電路的輸出處于第一狀態(tài)時(shí),所述第一門把第一信號(hào)傳輸?shù)剿鲭姾杀?,其中,所述第一信?hào)防止來(lái)自所述電荷泵的輸出進(jìn)一步增大,以及第二門,其中,所述第二門的輸入包含來(lái)自所述第二SR鎖存器的輸出和輸入信號(hào),其中,當(dāng)來(lái)自所述電壓比較器電路的輸出處于第二狀態(tài)時(shí),所述第二門把第二信號(hào)傳輸?shù)剿鲭姾杀?,其中,所述第二信?hào)防止來(lái)自所述電荷泵的輸出進(jìn)一步減小。
24.根據(jù)權(quán)利要求23所述的調(diào)節(jié)器,其中,所述鎖存器電路進(jìn)一步包含第一D觸發(fā)器,其被耦接在所述第一SR鎖存器和所述第一門之間;以及第二D觸發(fā)器,其被耦接在所述第二SR鎖存器和所述第二門之間。
25.一種脈寬調(diào)制調(diào)節(jié)器,其包含第一控制器,其中,所述第一控制器接收時(shí)鐘信號(hào)和第一控制信號(hào)作為輸入,且輸出第一脈寬調(diào)制信號(hào);第二控制器,其中,所述第二控制器接收反向的時(shí)鐘信號(hào)和第二控制信號(hào)作為輸入,且輸出第二脈寬調(diào)制信號(hào),其中,當(dāng)所述第一脈寬調(diào)制信號(hào)還未增大到所需脈寬時(shí),所述第一控制信號(hào)使所述第二脈寬調(diào)制信號(hào)保持在第一狀態(tài),其中,當(dāng)所述第二脈寬調(diào)制信號(hào)還未減小到所需脈寬時(shí),所述第二控制信號(hào)使所述第一脈寬調(diào)制信號(hào)保持在第二狀態(tài);以及OR門,其用于接收所述第一和第二脈寬調(diào)制信號(hào)作為輸入,且用于提供輸出信號(hào)。
26.根據(jù)權(quán)利要求25所述的調(diào)節(jié)器,其中,至少所述第一或所述第二控制器包含電荷泵;比較器電路,其被耦接到所述電荷泵,所述比較器電路用于提供脈寬調(diào)制信號(hào);以及鎖存器電路,其被耦接到所述電荷泵,用于保證所述電荷泵被調(diào)整,從而使所述脈寬調(diào)制信號(hào)的下沖情況和過(guò)沖情況減到最小。
27.根據(jù)權(quán)利要求26所述的調(diào)節(jié)器,其中,所述比較器電路的輸入包含所述電荷泵的輸出。
28.根據(jù)權(quán)利要求26所述的調(diào)節(jié)器,其中,所述鎖存器電路的輸入包含所述脈寬調(diào)制信號(hào)。
29.根據(jù)權(quán)利要求28所述的調(diào)節(jié)器,其中,當(dāng)所述脈寬調(diào)制信號(hào)處于高狀態(tài)時(shí),所述鎖存器電路把第一鎖存器信號(hào)傳輸?shù)剿鲭姾杀?,其中,所述第一鎖存器信號(hào)防止過(guò)沖情況。
30.根據(jù)權(quán)利要求29所述的調(diào)節(jié)器,其中,所述第一鎖存器信號(hào)防止所述電荷泵的輸出進(jìn)一步增大。
31.根據(jù)權(quán)利要求28所述的調(diào)節(jié)器,其中,當(dāng)所述脈寬調(diào)制電壓處于低狀態(tài)時(shí),所述鎖存器電路把第二鎖存器信號(hào)傳輸?shù)剿鲭姾杀?,其中,所述第二鎖存器信號(hào)防止下沖情況。
32.根據(jù)權(quán)利要求31所述的調(diào)節(jié)器,其中,所述第二鎖存器信號(hào)防止所述電荷泵的輸出進(jìn)一步減小。
33.根據(jù)權(quán)利要求26所述的調(diào)節(jié)器,其中,所述鎖存器電路包含第一SR鎖存器;第二SR鎖存器,其中,所述第二SR鎖存器的輸入包含所述脈寬調(diào)制信號(hào);第一門,其中,所述第一門的輸入包含來(lái)自所述第二SR鎖存器的輸出和輸入信號(hào),其中,所述第一門的輸出包含到所述電荷泵的第一鎖存器信號(hào),其中,所述第一鎖存器信號(hào)防止過(guò)沖情況;以及第二門,其中,所述第二門的輸入包含來(lái)自所述第一SR鎖存器的輸出和輸入信號(hào),其中,所述第二門的輸出包含到所述電荷泵的第二鎖存器信號(hào),其中,所述第二鎖存器信號(hào)防止下沖情況。
34.根據(jù)權(quán)利要求33所述的調(diào)節(jié)器,其中,所述鎖存器電路進(jìn)一步包含第一D觸發(fā)器,其被耦接在所述第一SR鎖存器和所述第二門之間;以及第二D觸發(fā)器,其被耦接在所述第二SR鎖存器和第一門之間。
35.根據(jù)權(quán)利要求26所述的調(diào)節(jié)器,其中,所述比較器電路包含時(shí)鐘電路;以及反向器,其被耦接到所述時(shí)鐘電路的輸出端。
36.根據(jù)權(quán)利要求26所述的調(diào)節(jié)器,其中,所述比較器電路包含時(shí)鐘電路;以及脈沖產(chǎn)生器,其被耦接到所述時(shí)鐘電路的輸入端。
全文摘要
一種減少下沖和過(guò)沖情況的自調(diào)節(jié)PWM調(diào)節(jié)器被公開(kāi)。該調(diào)節(jié)器包括電荷泵、電壓比較器電路和鎖存器電路。電壓比較器電路的輸入包括電荷泵的輸出。鎖存器電路的輸入包括來(lái)自電壓比較器電路的輸出。鎖存器電路包括耦接到一對(duì)AND/OR門的一對(duì)SR鎖存器。如果來(lái)自電壓比較器電路的輸出處于第一狀態(tài),則鎖存器電路把第一信號(hào)傳輸?shù)诫姾杀?,以防止過(guò)沖情況,而如果來(lái)自電壓比較器電路的輸出處于第二狀態(tài),則鎖存器電路傳輸?shù)诙盘?hào),以防止下沖情況。這樣使電荷泵保持成在其控制限度內(nèi)被調(diào)整。
文檔編號(hào)H03K3/0231GK1846350SQ200480024863
公開(kāi)日2006年10月11日 申請(qǐng)日期2004年8月10日 優(yōu)先權(quán)日2003年8月11日
發(fā)明者A·S·韋納 申請(qǐng)人:愛(ài)特梅爾公司