專利名稱：Am中頻可變增益放大電路、可變增益放大電路及其半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及放大AM中頻信號的可變增益放大電路、可變增益放大電路及搭載該可變增益放大電路的半導(dǎo)體集成電路。
背景技術(shù)：
根據(jù)輸入信號電平的變化控制增益的可變增益放大器是眾所周知的。作為可變放大器的一例，在專利文獻(xiàn)1中記載了有關(guān)在構(gòu)成差動放大器的晶體管發(fā)射極端子間連接由二極管構(gòu)成的可變電阻部件，并控制流入該可變電阻部件的電流與控制輸入的指數(shù)成比例的電路。
另外，在專利文獻(xiàn)2中記載了有關(guān)改變差動放大電路的2個輸出電流輸入的可變電阻的電阻值，控制增益的電路。
圖4表示一例改變流入差動放大電路的MOS晶體管的電流來控制增益的可變增益放大電路。
可變增益放大電路10由以下部分構(gòu)成電流源11；用以控制增益的控制電壓供給柵極的p溝道MOS晶體管12；控制基準(zhǔn)電壓供給柵極的p溝道MOS晶體管13；將輸入信號及其反相信號差動放大的4個p溝道MOS晶體管14～17；以及與p溝道MOS晶體管14、17的漏極連接，且另一端接地的電阻R1、R2。
圖4的可變增益放大電路40通過控制流過p溝道MOS晶體管12的電流，改變放大電路的增益。
以下，參照圖5(a)～(c)說明圖4的可變增益放大電路10的動作。
圖5(b)表示流過p溝道MOS晶體管12、13的控制電流Idd1、Idd2與控制電壓的關(guān)系，縱軸表示控制電流Idd1、Idd2，橫軸表示控制電壓。
在某一控制電壓Va時，如果p溝道MOS晶體管12和p溝道MOS晶體管13的漏極電流(控制電流)Idd1、Idd2相等，則隨著控制電壓的減少，p溝道MOS晶體管12的漏極電流Idd1增加，p溝道MOS晶體管13的漏極電流Idd2減少。
輸入信號電平低時，增加Idd1的控制電壓從未圖示的電路供給p溝道MOS晶體管12的柵極。若Idd1增加，則p溝道MOS晶體管14的漏極電流Id1增加，由相同電流源11供給的電流中Idd2減少，p溝道MOS晶體管17的漏極電流Id4減少。
電阻R1、R2中流過各漏極電流Id1、Id2和與信號電平成比例的電流，因此電阻R1和電阻R2的輸出電壓之差增加，且增益可變放大電路10的增益增加。
圖5(c)中縱軸表示圖4的可變增益放大電路的增益，橫軸表示控制電壓，可知若輸入信號電平下降而控制電壓減少，則使增益增加地控制。
圖5(a)中縱軸表示輸入信號的信號電平，橫軸表示控制電壓，輸入信號的電平增大時，控制電壓增加，輸入信號的電平減少時，控制電壓減少地進(jìn)行控制。
可是，考慮圖4的可變增益放大電路10的電流源11由MOS晶體管構(gòu)成，則在電源VDD和接地間，構(gòu)成電流源11的MOS晶體管，增益控制用MOS晶體管12或13，以及信號放大用MOS晶體管14、15、16或17至少3個串聯(lián)連接，電源電壓VDD需要MOS晶體管的工作電壓之3倍以上電壓。因此，存在以較低的電源電壓不能使圖4的可變增益放大電路10工作的問題。
為解決這樣的問題，例如，考慮如圖6所示的可變增益放大電路20。
該可變增益放大電路20改變電流鏡電路的電流來控制增益。圖6中，與圖4的電路相同的部分采用相同的符號并省略其說明。
圖6的可變增益放大電路20中取代圖4的控制增益的p溝道MOS晶體管12、13與p溝道MOS晶體管14～17，采用由n溝道MOS晶體管21、22、23、24構(gòu)成的電流鏡電路和p溝道MOS晶體管25、26和n溝道MOS晶體管14’～17’。
n溝道MOS晶體管14’～17’的動作基本上與圖4的p溝道MOS晶體管14～17相同。
可變增益放大電路20在供給p溝道MOS晶體管25柵極的控制電壓變化時，例如p溝道MOS晶體管25的漏極電流增加，且p溝道MOS晶體管26的漏極電流減少。與p溝道MOS晶體管25的漏極電流成比例的電流流過n溝道MOS晶體管21、22的漏極，與p溝道MOS晶體管26的漏極電流成比例的電流流過n溝道MOS晶體管23、24的漏極。
因而，通過控制p溝道MOS晶體管25的漏極電流，改變n溝道MOS晶體管14’、16和n溝道MOS晶體管15’、17’的漏極電壓的電壓差，可控制可變增益放大電路20的增益。
專利文獻(xiàn)1日本特開平5-29856號公報(bào)(圖1)專利文獻(xiàn)2日本特開平7-122950號公報(bào)(圖1)發(fā)明的公開但是，圖6的可變增益放大電路20中所使用的MOS晶體管數(shù)量多于圖4的可變增益放大電路10，因此存在電路內(nèi)部發(fā)生的噪聲增加的問題。尤其在放大AM中頻信號的可變增益放大電路中，需要減少低通噪聲。
本發(fā)明的課題在于提供能在低電源電壓下使用，且電路內(nèi)部發(fā)生的噪聲少的可變增益放大電路。另外，其它課題是使可變增益放大電路的增益控制用場效應(yīng)晶體管在非飽和區(qū)域工作。
本發(fā)明的AM中頻可變增益放大電路設(shè)有將輸入信號與該輸入信號反相后的反相輸入信號差動放大的第一和第二場效應(yīng)晶體管；在所述第一場效應(yīng)晶體管的源極與所述第二場效應(yīng)晶體管的源極之間連接，并向柵極供給用以控制所述第一和第二場效應(yīng)晶體管差動放大增益的控制電壓的第三場效應(yīng)晶體管；以及提供使所述第三場效應(yīng)晶體管在非飽和區(qū)域工作的直流偏壓的偏壓電路。
依據(jù)本發(fā)明，能夠?qū)崿F(xiàn)可在低電源電壓下工作，且電路內(nèi)部發(fā)生的低通噪聲少的AM中頻可變增益放大電路及MOS集成電路。
在上述發(fā)明中，所述偏壓電路至少由其源極與電源連接，且柵極與漏極連接的第四場效應(yīng)晶體管構(gòu)成。
通過這種結(jié)構(gòu)，例如，在電源電壓變動時，偏壓電路的輸出電壓也由場效應(yīng)晶體管漏極/源極間電壓保持大致一定，因此能夠抑制偏壓變動。從而，能使第三場效應(yīng)晶體管常時在非飽和區(qū)域工作，因此能夠減小可變增益放大電路輸出信號的歪曲。還有，可用具有與增益控制用的第三場效應(yīng)晶體管相同特性的晶體管構(gòu)成偏壓電路的第三場效應(yīng)晶體管，因此能夠減少溫度變化、場效應(yīng)晶體管特性偏差等造成偏壓點(diǎn)變動的影響。
例如，第一和第二場效應(yīng)晶體管對應(yīng)于圖3的p溝道MOS晶體管33、34，第三場效應(yīng)晶體管對應(yīng)于p溝道MOS晶體管35，第四場效應(yīng)晶體管對應(yīng)于p溝道MOS晶體管46。
在上述發(fā)明中，所述偏壓電路至少由其源極與電源連接且柵極與漏極連接的第四場效應(yīng)晶體管和與該第四場效應(yīng)晶體管串聯(lián)連接且柵極與漏極連接的第五場效應(yīng)晶體管構(gòu)成。
通過這種結(jié)構(gòu)，例如電流從由場效應(yīng)晶體管構(gòu)成的恒流電路供給第一和第二場效應(yīng)晶體管時，可由恒流電路的場效應(yīng)晶體管和具有與第一和第二場效應(yīng)晶體管相同特性的場效應(yīng)晶體管構(gòu)成偏壓電路，因此能夠減少溫度變化、場效應(yīng)晶體管特性偏差等造成偏壓點(diǎn)變動的影響。
例如，第四和第五場效應(yīng)晶體管對應(yīng)于圖3的p溝道MOS晶體管46和47。
在上述發(fā)明中，所述第三場效應(yīng)晶體管上并聯(lián)連接電阻。
本發(fā)明的可變增益放大電路設(shè)有將輸入信號與該輸入信號反相后的反相輸入信號差動放大的第一和第二場效應(yīng)晶體管；在所述第一場效應(yīng)晶體管的源極與所述第二場效應(yīng)晶體管的源極之間連接，且柵極上被供給用以控制所述第一和第二場效應(yīng)晶體管差動放大增益的控制電壓的第三場效應(yīng)晶體管；以及至少由源極與電源連接、柵極與漏極連接，并提供使所述第三場效應(yīng)晶體管在非飽和區(qū)域工作的直流偏壓的第四場效應(yīng)晶體管構(gòu)成的偏壓電路。
依據(jù)本發(fā)明，能夠?qū)崿F(xiàn)可在低電源電壓下工作，且電路內(nèi)部發(fā)生的噪聲較少的可變增益放大電路。
另外，在電源電壓變動時，偏壓電路的輸出電壓也由場效應(yīng)晶體管漏極/源極間電壓保持大致一定，因此能夠抑制偏壓變動。從而，能夠使第三場效應(yīng)晶體管常時在非飽和區(qū)域工作，因此能夠減小可變增益放大電路輸出信號的歪曲。
還有，通過用具有與增益控制用的第三場效應(yīng)晶體管大致相同特性的晶體管構(gòu)成偏壓電路的第四場效應(yīng)晶體管，能夠抑制溫度變化、晶體管特性偏差等造成偏壓點(diǎn)變動的影響。
依據(jù)本發(fā)明，能夠?qū)崿F(xiàn)可在低電源電壓下工作，且電路內(nèi)部發(fā)生的低通噪聲較少的AM中頻可變增益放大電路。另外，能夠?qū)崿F(xiàn)可在低電源電壓下工作，且電路內(nèi)部發(fā)生的噪聲較少，且偏壓點(diǎn)變動較少的可變增益放大電路。能夠通過減少偏壓點(diǎn)的變動，減小可變增益放大電路中信號的歪曲。
附圖的簡單說明圖1是實(shí)施例1的AM中頻可變增益放大電路的電路圖。
圖2是p溝道MOS晶體管的漏極電流的特性示圖。
圖3是實(shí)施例2的可變增益放大電路的電路圖。
圖4是傳統(tǒng)可變增益放大電路的電路圖。
圖5是輸入電平、控制電流及增益的說明圖。
圖6傳統(tǒng)可變增益放大電路的電路圖。
本發(fā)明的最佳實(shí)施方式以下，參照


本發(fā)明的實(shí)施例。圖1是本發(fā)明實(shí)施例1的AM接收機(jī)的AM中頻可變增益放大電路30的電路圖。以下所述的可變增益放大電路可通過制造p溝道和n溝道MOS晶體管的CMOS工藝形成于半導(dǎo)體電路基板上。
圖1中，電流源31、32一端與電源VDD連接，另一端與p溝道MOS晶體管(場效應(yīng)晶體管)33、34的源極連接。電流源31、32例如由電流鏡電路構(gòu)成。
p溝道MOS晶體管33、34構(gòu)成差動放大電路，向各柵極輸入相位相差180度的AM信號的中頻信號Vinp、Vinn。p溝道MOS晶體管33、34的漏極分別與電阻R5、R6連接，電阻R5、R6的另一端接地。p溝道MOS晶體管33、34的漏極電壓Vout1、Vout2的電壓差成為AM中頻可變增益放大電路30的輸出電壓。
在p溝道MOS晶體管33的源極與p溝道MOS晶體管34的源極之間，并聯(lián)連接電阻R7和p溝道MOS晶體管35。該p溝道MOS晶體管35的柵極上，被輸入用以控制增益的控制電壓VCTL。
還有，輸出控制電壓VCTL的電路(未圖示)，檢出AM中頻可變增益放大電路30的輸出電壓，且在輸出電壓增加時，輸出可減少增益的控制電壓VCTL，且在輸出電壓減少時，輸出可增加增益的控制電壓VCTL。
以下，說明上述那樣結(jié)構(gòu)的AM中頻可變增益放大電路30的動作。
本實(shí)施例1的AM中頻可變增益放大電路30，使p溝道MOS晶體管35在非飽和區(qū)域工作，使柵極電壓VG變化并控制流過p溝道MOS晶體管35的電流。
圖2是改變p溝道MOS晶體管的柵極/源極間電壓VGS時的漏極電流ID和漏極/源極間電壓VDS之間的關(guān)系示圖。
圖2的縱軸表示漏極電流ID，橫軸表示漏極/源極間電壓VDS。非飽和區(qū)域的MOS晶體管的漏極/源極間的電阻可由VDS/ID表示。因而，通過改變柵極電壓VGS，能夠使p溝道MOS晶體管35的漏極/源極間電阻值變化，并可控制漏極電流ID。
這里，在AM中頻可變增益放大電路30的增益控制成某一值時，若輸入信號Vinp的振幅增加，且AM中頻可變增益放大電路30的輸出電壓(Vout1-Vout2)增大，則p溝道MOS晶體管35的柵極上被供給使柵極/源極間電壓VGS向正偏壓方向增加的控制電壓VCTL。
若p溝道MOS晶體管35的柵極電壓VG向正偏壓方向增加，則漏極/源極間的電阻值減少。這時，若令包含用p溝道MOS晶體管33放大輸入信號Vinp的信號電壓的源極電壓VS1大于包含p溝道MOS晶體管34的信號電壓的源極電壓VS2，則從電流源31通過p溝道MOS晶體管35流入p溝道MOS晶體管34的電流增加。
從電流源31和32向p溝道MOS晶體管33、34及35分別供給一定電流Is，因此流入p溝道MOS晶體管35的電流增加時，p溝道MOS晶體管33的漏極電流Id1僅減少該增加量。還有，p溝道MOS晶體管34的漏極電流Id2僅增加p溝道MOS晶體管35電流的增加量。
結(jié)果，差動放大電路的一個p溝道MOS晶體管33的漏極電壓Vout1減少，且另一p溝道MOS晶體管34的漏極電壓Vout2增加。從而，p溝道MOS晶體管33的漏極電壓Vout1與p溝道MOS晶體管34的漏極電壓Vout2的電壓差減少，且AM中頻可變增益放大電路30的增益變小。
另一方面，若輸入信號Vinp的振幅變小且AM中頻可變增益放大電路30的輸出電壓減少，則供給可減小p溝道MOS晶體管柵極電壓VG的控制電壓VCTL。若柵極電壓VG變小，則漏極/源極間的電阻值變大，且從電流源31通過p溝道MOS晶體管35流入p溝道MOS晶體管34的電流減少。
若流入p溝道MOS晶體管35的電流減少，則p溝道MOS晶體管33的漏極電流Id1僅增加該減少量。還有，p溝道MOS晶體管34的漏極電流Id2也僅減少p溝道MOS晶體管35電流的減少量。
結(jié)果，差動放大電路的一個p溝道MOS晶體管33的漏極電壓Vout1增加，且另一p溝道MOS晶體管34的漏極電壓Vout2減少。從而，漏極電壓Vout1與漏極電壓Vout2的電壓差變大，AM中頻可變增益放大電路30的增益變大。
依據(jù)上述實(shí)施例1，使p溝道MOS晶體管35在非飽和區(qū)域工作，并控制其柵極電壓VG，從而能夠改變AM中頻可變增益放大電路30的增益。
本實(shí)施例1的AM中頻可變增益放大電路30能夠減少連接于電源和接地間的MOS晶體管的級數(shù)，因此能夠在低電源電壓下使用，且能夠減少晶體管數(shù)量，因此能夠減少電路內(nèi)部發(fā)生的低通噪聲。
以下，圖3是本發(fā)明實(shí)施例2的可變增益放大電路40的電路圖。在以下說明中，與圖1的電路相同部分上采用相同符號并省略其說明。
在圖1的AM中頻可變增益放大電路30中，作為控制增益的p溝道MOS晶體管35的偏壓，供給用電阻將電源電壓VDD分壓后的電壓時，例如電源電壓上升，則偏壓變大，p溝道MOS晶體管35的漏極/源極間電壓VDS的最大值可能進(jìn)入飽和區(qū)域。若p溝道MOS晶體管35的漏極/源極間電壓VDS的最大值進(jìn)入飽和區(qū)域，則信號的歪曲變大。實(shí)施例2的目的在于減小因偏壓電路的電源電壓變動等而產(chǎn)生的信號歪曲。
圖3中，p溝道MOS晶體管41、42、43及電流源44為電流鏡電路，該電流鏡電路對應(yīng)于圖1的電流源31、32。
p溝道MOS晶體管41的漏極與電流源44連接，該電流源44的另一端接地。p溝道MOS晶體管42和43的漏極電流成為與p溝道MOS晶體管41的漏極電流成比例的電流。p溝道MOS晶體管41的漏極電流與電流源44的輸出電流相等。
p溝道MOS晶體管35的偏壓電路45由漏極與柵極連接的2個p溝道MOS晶體管46、47和與該p溝道MOS晶體管46、47并聯(lián)連接的電阻R8構(gòu)成。
p溝道MOS晶體管46的源極和電阻R8的一端與電源VDD連接，p溝道MOS晶體管46的漏極與p溝道MOS晶體管47的源極連接。另外，p溝道MOS晶體管47的漏極和電阻R8的另一端與p溝道MOS晶體管35的柵極G1連接。
差動放大電路的p溝道MOS晶體管33和34的偏壓電路48，由各漏極與柵極連接且串聯(lián)連接的2個p溝道MOS晶體管49、50、電流源51和電阻R9、R10構(gòu)成。
p溝道MOS晶體管49的源極與電源電壓VDD連接，p溝道MOS晶體管49的漏極與p溝道MOS晶體管50的源極連接。另外，p溝道MOS晶體管50的漏極與電阻R9，R10和電流源51連接。電阻R9的另一端與p溝道MOS晶體管33的柵極連接，電阻R10的另一端與p溝道MOS晶體管34的柵極連接。電流源51的另一端接地。另外，輸入信號Vinp及其反相信號Vinn分別經(jīng)由電容器C1、C2輸入p溝道MOS晶體管33、34的柵極。
接著，說明以上結(jié)構(gòu)的可變增益放大電路40的動作。對應(yīng)于輸入信號Vinp、Vinn的振幅變化，改變p溝道MOS晶體管35的電阻值而控制增益的動作，與圖1的電路相同，因此主要說明偏壓電路45和48的動作。
偏壓電路45的p溝道MOS晶體管46、47各柵極與漏極短路，因此以電源電壓VDD為基準(zhǔn)時，p溝道MOS晶體管35的柵極上，被施加p溝道MOS晶體管的漏極/源極間電壓約2倍的電壓。
從而，在電源電壓VDD變動時，p溝道MOS晶體管柵極電壓VG也成為由p溝道MOS晶體管46、47的漏極/源極間電壓確定的大致一定的電壓。
因而，能夠通過電源電壓VDD的變動來防止p溝道MOS晶體管35柵極電壓VG的變動，因此能夠防止因偏壓變動而放大輸入信號Vinp、Vinn的電壓的電壓差最大值(p溝道MOS晶體管35的S1、S2間的電壓VDS)進(jìn)入飽和區(qū)域。從而，能夠減小差動放大電路的輸出信號的歪曲。
還有，由具有與增益控制用的p溝道MOS晶體管35和電流鏡電路的p溝道MOS晶體管42、43相同特性的晶體管構(gòu)成供給偏壓的p溝道MOS晶體管46、47，因此能夠使晶體管特性的偏差或溫度特性一致。從而，能夠減小特性的偏差或溫度變化造成偏壓點(diǎn)變動的影響。
p溝道MOS晶體管33和34的偏壓電路48也與上述的偏壓電路45相同，由與偏壓供給目的地即p溝道MOS晶體管33和34相同特性的晶體管構(gòu)成。
從而，p溝道MOS晶體管33、34的柵極上，被施加由p溝道MOS晶體管的漏極/源極間電壓確定的大致一定的電壓，因此能夠減小偏壓變動。
另外，將供給偏壓的p溝道MOS晶體管49、50，由具有與差動放大電路的p溝道MOS晶體管33、34和電流鏡電路的p溝道MOS晶體管42、43相同特性的晶體管構(gòu)成，因此能夠使這些晶體管特性的偏差或溫度特性一致。從而，能夠抑制特性的偏差或溫度變化導(dǎo)致偏壓點(diǎn)變動的影響。
本發(fā)明并不限于上述實(shí)施例，可如下構(gòu)成。
就可變增益放大電路全部由p溝道MOS晶體管構(gòu)成的場合進(jìn)行了說明，但可采用n溝道MOS晶體管或者p溝道和n溝道MOS晶體管兩方。
偏壓電路45并不限于由2個p溝道MOS晶體管46、47與電阻R8構(gòu)成的電路，可由1個MOS晶體管構(gòu)成，也可根據(jù)偏壓供給目的地電路的結(jié)構(gòu)使用2個以上MOS晶體管。另外，不用MOS晶體管而用PN結(jié)也可。
本發(fā)明并不限于收音機(jī)的AM中頻可變增益放大電路，可適用于各種電路的可變增益放大電路。
權(quán)利要求
1.一種AM中頻可變增益放大電路，其中設(shè)有將輸入信號與該輸入信號反相后的反相輸入信號差動放大的第一和第二場效應(yīng)晶體管；在所述第一場效應(yīng)晶體管的源極與所述第二場效應(yīng)晶體管的源極之間連接，并向柵極供給用以控制所述第一和第二場效應(yīng)晶體管差動放大增益的控制電壓的第三場效應(yīng)晶體管；以及提供使所述第三場效應(yīng)晶體管在非飽和區(qū)域工作的直流偏壓的偏壓電路。
2.如權(quán)利要求1所述的AM中頻可變增益放大電路，其特征在于所述偏壓電路至少由其源極與電源連接且柵極與漏極連接的第四場效應(yīng)晶體管構(gòu)成。
3.如權(quán)利要求1所述的AM中頻可變增益放大電路，其特征在于所述偏壓電路至少由其源極與電源連接且柵極與漏極連接的第四場效應(yīng)晶體管和與該第四場效應(yīng)晶體管串聯(lián)連接且柵極與漏極連接的第五場效應(yīng)晶體管構(gòu)成。
4.如權(quán)利要求1、2或3所述的AM中頻可變增益放大電路，其特征在于所述第三場效應(yīng)晶體管上并聯(lián)連接電阻。
5.一種可變增益放大電路，其中設(shè)有將輸入信號與該輸入信號反相后的反相輸入信號差動放大的第一和第二場效應(yīng)晶體管；在所述第一場效應(yīng)晶體管的源極與所述第二場效應(yīng)晶體管的源極之間連接，且柵極上被供給用以控制所述第一和第二場效應(yīng)晶體管差動放大增益的控制電壓的第三場效應(yīng)晶體管；以及至少由源極與電源連接、柵極與漏極連接，并提供使所述第三場效應(yīng)晶體管在非飽和區(qū)域工作的直流偏壓的第四場效應(yīng)晶體管構(gòu)成的偏壓電路。
6.如權(quán)利要求5所述的可變增益放大電路，其特征在于所述偏壓電路設(shè)有與所述第四場效應(yīng)晶體管串聯(lián)連接，且柵極與漏極連接的第五場效應(yīng)晶體管。
7.如權(quán)利要求5所述的可變增益放大電路，其特征在于設(shè)有對所述第一和第二MOS晶體管的源極供給一定電流的恒流電路。
8.一種可變增益放大電路，其中設(shè)有將輸入信號與該輸入信號反相后的反相輸入信號差動放大的第一和第二場效應(yīng)晶體管；在所述第一場效應(yīng)晶體管的源極一方與所述第二場效應(yīng)晶體管的源極之間連接，且柵極上被供給用以控制所述第一和第二場效應(yīng)晶體管差動放大增益的控制電壓的第三場效應(yīng)晶體管；至少設(shè)有其源極與電源連接且柵極與漏極連接的第四場效應(yīng)晶體管，并提供使所述第三場效應(yīng)晶體管在非飽和區(qū)域工作的直流偏壓的第一偏壓電路；以及至少設(shè)有其源極與電源連接且柵極與漏極連接的第五場效應(yīng)晶體管，并向所述第一和第二場效應(yīng)晶體管供給直流偏壓的第二偏壓電路。
9.一種半導(dǎo)體集成電路，通過CMOS工藝在半導(dǎo)體電路基板上形成可變增益放大電路，其中，所述可變增益放大電路由以下部分構(gòu)成將輸入信號與該輸入信號反相后的反相輸入信號差動放大的第一和第二MOS晶體管；在所述第一MOS晶體管的源極與所述第二MOS晶體管的源極之間連接，并對柵極提供用以控制所述第一和第二MOS晶體管差動放大增益的控制電壓的第三MOS晶體管；以及由源極與電源連接、柵極與漏極連接，并供給使所述第三MOS晶體管在非飽和區(qū)域工作的直流偏壓的第四MOS晶體管構(gòu)成的偏壓電路。
10.一種半導(dǎo)體集成電路，通過CMOS工藝在半導(dǎo)體電路基板上形成可變增益放大電路，其中，所述可變增益放大電路由以下部分構(gòu)成電流源；所述電流源的輸出端與源極連接的第一和第二MOS晶體管；在所述第一MOS晶體管的源極與所述第二MOS晶體管的源極之間連接，且對柵極提供用以控制所述第一和第二MOS晶體管差動放大增益的控制電壓的第三MOS晶體管；以及由源極與電源連接、柵極與漏極連接的第四MOS晶體管和與該第四MOS晶體管串聯(lián)連接且柵極與漏極連接的第五MOS晶體管構(gòu)成，并供給使所述第三MOS晶體管在非飽和區(qū)域工作的直流偏壓的偏壓電路。
全文摘要
本發(fā)明的課題是提供可在低電源電壓下使用，且電路內(nèi)部發(fā)生的噪聲較少的可變增益放大電路。在構(gòu)成差動放大電路的2個MOS晶體管的源極間連接第三MOS晶體管，第三MOS晶體管的柵極上，被供給使第三MOS晶體管在非飽和區(qū)域工作的直流偏壓。若AM可變增益放大電路的輸出電壓增加，則提供使第三MOS晶體管的源極/漏極間電阻變小的控制電壓，AM中頻可變增益放大電路的增益變小。
文檔編號H03G3/10GK1883112SQ20048003373
公開日2006年12月20日 申請日期2004年11月11日 優(yōu)先權(quán)日2003年11月19日
發(fā)明者勝永浩史, 宮城弘 申請人:株式會社豐田自動織機(jī), 新瀉精密株式會社