專利名稱：鎖相環(huán)(pll)電路及其相位同步方法與動作分析方法
技術(shù)領(lǐng)域：
本發(fā)明涉及發(fā)生對應(yīng)于基準時鐘信號和比較時鐘信號的相位差的PLL(Phase Locked Loop鎖相環(huán))電路及其相位同步方法。
背景技術(shù)：
例如，在專利文獻(特開2004-40227中公報)中，公開了現(xiàn)有的PLL電路。
在現(xiàn)有的PLL電路中，裝有具有以下特性的相位比較器，即就執(zhí)行相位比較后的輸出信號而言，其高電壓電平的矩形波信號的時間寬度與低電壓電平的矩形波信號的時間寬度的時間差正比于相位差，在無相位差時，高電壓電平與低電壓電平的矩形波信號時間寬度相等，省略了被認為必需的環(huán)路濾波器，在PLL電路中，在搭載環(huán)路濾波器的部分設(shè)有工作波形整形電路，使從相位比較電路輸出的信號波形保持矩形。
另外，電壓控制振蕩器(VCOVoltage Controlled Oscillator)的設(shè)計，以該電壓-頻率變動特性在將頻率變動作為電壓的函數(shù)時成為奇函數(shù)作為前提條件。
專利文獻1特開2004-40227號公報發(fā)明內(nèi)容發(fā)明要解決的課題 由于現(xiàn)有的PLL電路有如上述的結(jié)構(gòu)，需要具有在將頻率變動作為電壓的函數(shù)時成為奇函數(shù)的電壓-頻率特性的VCO。在實際的VCO中，那樣的特性只能在部分的范圍內(nèi)得到滿足，只能在該范圍內(nèi)使用。
另外，上述特性范圍寬的VCO是高價格的，存在著所謂電路成本增大的問題。
還有，由于上述專利文獻1記載的相位比較器不是通用部件，必需另行設(shè)計，存在著所謂該部分設(shè)計成本增大的課題。
再有，在現(xiàn)有的PLL電路中，由于使用上述相位比較器，即使在相位同步結(jié)束后的穩(wěn)定狀態(tài)，從VCO的輸出也存在頻率變動。
本發(fā)明的目的在于，得到以低成本且輸出的時鐘信號的頻率變動小的PLL電路。
用以解決課題的手段 本發(fā)明的鎖相環(huán)(PLL)電路的特征在于設(shè)有相位比較器，輸入基準時鐘信號和比較時鐘信號并比較基準時鐘信號和比較時鐘信號的相位差，根據(jù)相位差，生成并輸出具有3個電壓電平的矩形波信號；電平移動器，輸入從相位比較器輸出的矩形波信號，移動矩形波信號的電壓電平，并輸出使該電壓電平移動后的矩形波信號；電壓控制振蕩器(VCO)，輸入從電平移動器輸出的矩形波信號，并輸出其頻率對應(yīng)于該矩形波信號的電壓電平的時鐘信號；以及分頻器，將從VCO所輸出的時鐘信號N分頻(N為自然數(shù))后的信號作為比較時鐘信號，反饋至上述相位比較器。
上述相位比較器的特征在于在基準時鐘信號的每一個周期執(zhí)行基準時鐘信號與比較時鐘信號的相位比較，生成具有高電壓電平、低電壓電平及基準電平等3值的矩形波信號。
上述相位比較器的特征在于在比較時鐘信號中有相位滯后造成的相位差的情況下，使高電壓電平的矩形波信號的時間寬度正比于相位差而生成高電壓電平的矩形波信號，在比較時鐘信號中有相位超前造成的相位差的情況下，使低電壓電平的矩形波信號的時間寬度正比于相位差而生成低電壓電平的矩形波信號，在無相位差的情況下，不輸出高電壓電平的矩形波信號和低電壓電平的矩形波信號，輸出基準電平的信號。
上述電平移動器的特征在于將從相位比較器所輸出的高電壓電平的矩形波信號的電壓值和低電壓電平的矩形波信號的電壓值及基準電平的電壓值的3個電壓值變換成控制VCO的電壓值。
上述電平移動器的特征在于，設(shè)有被串聯(lián)連接的多個電阻器；以及根據(jù)上述3個電壓值變更上述多個電阻的連接并生成控制VCO的電壓值的開關(guān)。
上述相位比較器的特征在于在基準時鐘信號的每個周期執(zhí)行基準時鐘信號與比較時鐘信號的相位比較，生成具有高電壓電平、低電壓電平及基準電平等3值的矩形波信號。
上述的VCO的特征在于具有任意的電壓-頻率特性。
上述的PLL電路的特征在于以用數(shù)列表現(xiàn)PLL電路的響應(yīng)的數(shù)學模型作為工作原理。
本發(fā)明的鎖相環(huán)(PLL)電路的相位同步方法的特征在于輸入基準時鐘信號和比較時鐘信號，比較基準時鐘信號與比較時鐘信號的相位差，根據(jù)相位差生成并輸出具有3個電壓電平的矩形波信號；輸入上述矩形波信號，移動矩形波信號的電壓電平，輸出使該電壓電平移動后的矩形波信號；輸入使上述電壓電平移動后的矩形波信號，輸出其頻率對應(yīng)于該矩形波信號的電壓電平的時鐘信號；將上述時鐘信號N分頻(N為自然數(shù))后的信號作為上述比較時鐘信號反饋。
其特征還在于在每一個基準時鐘信號的周期，執(zhí)行基準時鐘信號與比較時鐘信號的相位比較，生成具有高電壓電平、低電壓電平及基準電平等3值的矩形波信號。
本發(fā)明的鎖相環(huán)(PLL)電路的動作分析方法，是設(shè)有下列部件的鎖相環(huán)(PLL)電路的動作分析方法，這些部件是相位比較器，輸入基準時鐘信號和比較時鐘信號，比較基準時鐘信號的相位和比較時鐘信號的相位，生成并輸出具有對應(yīng)于相位差的時間寬度的預(yù)定電壓電平的矩形波信號；電壓控制振蕩器(VCO)，輸入從相位比較器輸出的信號，并輸出其頻率對應(yīng)于該信號的電壓電平的時鐘信號；分頻器，將從VCO輸出的時鐘信號被N分頻(N為自然數(shù))后的信號作為比較時鐘信號反饋至上述相位比較器；其特征在于將上述基準時鐘信號與比較時鐘信號的相位差用下述數(shù)學模型進行動作分析。
θn＝(1-((G·T)/(2π·N)))n·θn自然數(shù)π圓周率G對應(yīng)于VCO的電壓-頻率特性的常數(shù)T基準時鐘信號的振蕩周期N分頻器的分頻數(shù)(自然數(shù))θ時刻0的相位差θn時刻nT的相位差
具體實施例方式實施例1以下，按圖說明本發(fā)明的實施例1的PLL(Phase Locked Loop)電路100。所謂PLL電路也稱為相位同步環(huán)路等，是生成與輸入信號沒有相位偏移的輸出信號的電路。
在圖1中，輸入端子1是輸入基準時鐘信號FR的端子。
相位比較器2對輸入的2個信號的相位進行比較，比較其相位差，輸出相位差檢測信號。相位比較器2輸出高電壓(以下記為H)電平矩形波信號和低電壓(以下記為L)電平矩形波信號。相位比較器2按照相位差，將H電平矩形波信號的時間寬度或L電平矩形波信號的時間寬度正比于相位差的矩形波作為相位差檢測信號PD輸出。在無相位差時，相位比較器2輸出基準電平電壓。
電平移動器3是工作波形整形器，使來自相位比較器2的相位差檢測信號PD的信號波形保持為矩形。
電壓控制振蕩器(VCOVoltage Controlled Oscillator)4是具有控制端子，可以使振蕩頻率根據(jù)加在控制端子上的直流信號DC的直流電壓變化的振蕩器。這里，VCO4是使N倍(N為自然數(shù))于基準時鐘信號的頻率的振蕩時鐘信號CL發(fā)生的振蕩器。
分頻器5是將振蕩時鐘信號CL分頻成1/N，并向相位比較器2輸出比較時鐘信號FP的時鐘分頻器。
輸出端子6是輸出振蕩時鐘信號CL的端子。
圖2是表示電平移動器3的實現(xiàn)例的圖。
在圖2中，SW1和SW2是根據(jù)來自相位比較器2的矩形波信號的輸出電平開閉信號接點的模擬開關(guān)。SW1是相位檢測信號PD僅在H電平矩形波信號時變成ON的開關(guān)。SW2是相位檢測信號PD僅在L電平矩形波信號時變成ON的開關(guān)。除此以外的時間，SW1和SW2都是OFF。SW1和SW2兩者不會同時變成ON。
R1、R2、R3、R4是設(shè)定輸入至VCO4的直流信號DC的電壓電平的電阻(或其電阻值)。R1、R2、R3、R4被串聯(lián)連接，外加電壓Vcc。
SW1和SW2根據(jù)來自相位比較器2的矩形波信號的輸出電平形成以下的開閉狀態(tài)。輸入至此時的VCO4的直流信號DC的電壓電平如下。
SW1在ON、SW2在OFF的情況下，由于R2被旁路，成為電壓電平＝Vcc×((R3+R4)/(R1+R3+R4))電壓電平為高電壓。下面，將該高電壓信號(或其電壓值)用VH表示。
SW1在OFF，SW2在ON的情況下，由于R3被旁路，成為電壓電平＝Vcc×((R4)/(R1+R2+R4))電壓電平成為低電壓。下面，將該低電壓信號(或其電壓值)用VL表示。
當SW1在OFF，SW2在OFF時，由于R1～R4全部被連接，成為電壓電平＝Vcc×((R3+R4)/(R1+R2+R3+R4))，電壓電平成為VH與VL之間的基準電壓。以下，將該基準電壓信號(或其電壓值)用Vn表示(VH＞Vn＞VL)。
圖3是表示VCO4的電壓-頻率特性的圖。
圖3中，橫軸是輸往VCO4的直流信號DC的輸入電壓v。輸入電壓v取從0伏至Vcc伏的值。
縱軸是來自VCO4的振蕩時鐘信號CL的輸出頻率f。這里，將頻率f0設(shè)為基準時鐘信號FR的頻率fr的1/N的頻率。輸入電壓v在0伏時，輸出頻率f為頻率f0-df。但是，輸入電壓v是Vcc伏時，輸出頻率f不構(gòu)成為f0+df。但是，如果適當選擇上述的VH、VL，則成為如下。
Vn是輸出頻率f成為頻率f0的基準電壓。
VL是輸出頻率f成為頻率f0-Δf的低電壓。
VH是輸出頻率f成為頻率f0+Δf的高電壓。
這里，3個電壓電平的關(guān)系是VH＞Vn＞VL。但是，不限于VH-Vn＝Vn-VL。
在圖3中，如果輸出頻率f距頻率f0的頻率變化量成為輸入電壓v的函數(shù)g(v)，則由圖3的特性曲線可知，成為g(VH)＝-g(VL)＝Δf、g(Vn)＝0 即是Δf＝G(G為常數(shù)) 電平移動器3預(yù)先設(shè)定電平，使以上的VH，Vn，VL發(fā)生。亦即，電平移動器被設(shè)定電平，使對應(yīng)于該H電平輸出的VCO的輸出頻率與基準電壓的時鐘頻率的差(Δf)跟對應(yīng)于L電平輸出的VCO的輸出頻率與基準電壓的時鐘頻率的差(-Δf)絕對值相等，符號相反。
再者，如果將振蕩時鐘信號CL的頻率設(shè)為f0，將基準時鐘信號FR的頻率設(shè)為fr，將比較時鐘信號FP的頻率設(shè)為fp，則在穩(wěn)定狀態(tài)的振蕩時鐘信號CL的頻率的關(guān)系是f0＝N×fr，fr＝fp 圖4是表示相位比較器2及電平移動器3的基本動作概念圖。
橫軸表示時間。縱軸表示基準時鐘信號FR的信號波形、比較時鐘信號FP的信號波形、來自相位比較器2的相位差檢測信號PD的輸出波形、來自電平移動器3的直流信號DC的電壓、即向VCO4的輸入電壓v。
圖4表示比較時鐘信號FP與基準時鐘信號FR的相位偏移θ的情況。在相位比較器2中檢測出該相位差θ。-θ表示比較時鐘信號FP的相位滯后。+θ表示比較時鐘信號FP的相位超前。
相位比較器2在有相位滯后時，為了使相位提前(為將SW1置于ON)，從時刻t1至時刻t2輸出電壓Vcc的矩形波信號。電平移動器3輸入電壓Vcc的矩形波信號，并將SW1置于ON，將電壓變更成VH并輸出直流信號DC。依次進行這樣的操作直至第n周期(n為自然數(shù))的相位差θn(n為自然數(shù))，在第n周期的時刻t3，相位一致(圖4是n＝1的情況)。
相位一致時，相位比較器2輸出電壓Vcc/2的信號。電平移動器3輸入電壓Vcc/2的信號，將SW1和SW2置于OFF，將電壓變更成Vn并輸出直流信號DC。或者，維持SW1和SW2的OFF，輸出將電壓維持在Vn的直流信號DC。
相位比較器2在有相位超前時，為了使相位推后(為將SW2置于ON)，從時刻t4至t5輸出電壓0(GND)的矩形波信號。電平移動器3輸入電壓0的矩形波信號，將SW2置于ON，將電壓變更成VL并輸出直流信號DC。依次進行這樣的操作直至第n(n為自然數(shù))周期的相位差θn(n為自然數(shù))，在第n周期的時刻t6相位一致(圖4是n等于1的情況)。
圖5表示在相位比較器2中，檢測出比較時鐘信號FP比基準時鐘信號FR相位偏移θ時的檢測信號波形。
在圖5中，橫軸表示時間?？v軸表示直流信號DC的電壓，即向VCO4的輸入電壓v的電壓電平。
T是基準時鐘信號FR的1周期的時間(T＝1/fr)。
Vn是構(gòu)成基準的基準電壓。Vn是與圖3和圖4的Vn相同的電壓。
VL是構(gòu)成L電平部分的低電壓。VL是圖3和圖4的VL，VL是使相位推后的信號。
VH是構(gòu)成H電平部分的高電壓。VH是圖3和圖4的VH，VH是使相位提前的信號。
VH形成為凸形、VL形成為凹形的矩形波信號。
在圖5中，VH是從1周期的中央(半周期分度，即T/2)起上升，僅在(θ/2π)T的期間變成高電壓，之后，返回至基準電壓。
VL從1周期的中央(T/2)起的(θ/2π)T的期間變成低電壓，之后，在1周期的中央(T/2)返回至基準電壓。
在圖4中，VH和VL在與相位偏移的地點相同的地點被輸出，而如圖5所示，由于相位比較器2將T/2置于中心并輸出相位差檢測信號PD，將T/2置于中心而輸出VH和VL，可以在1周期T之內(nèi)可靠地進行相位的調(diào)整。
VH和VL的時間寬度是(θ/2π)T的期間。即，VH和VL的時間寬度正比于相位差θ。因而，僅在(θ/2π)T的期間構(gòu)成振蕩時鐘信號CL的頻率f0+Δf，或f0-Δf的頻率，其結(jié)果，振蕩時鐘信號CL的相位為以正比于θ的量超前，或以正比于θ的量滯后。
下面，就PLL電路100的相位同步方法，用圖6的工作流程圖進行說明。
輸入步驟S1首先，由基準時鐘信號的輸入端子1輸入的時鐘信號FR被輸入至相位比較器2。另外，來自VCO4的振蕩時鐘信號CL用分頻器5分頻至1/N，將其作為比較時鐘信號FP輸入至相位比較器2。
相位比較步驟S2接著，在相位比較器2中，執(zhí)行輸入的基準時鐘信號FR與比較時鐘信號FP的相位比較。相位比較器2比較相位差，將H電平矩形波信號的時間寬度或L電平矩形波信號的時間寬度正比于相位差的矩形波作為相位差檢測信號PD輸出。
相位比較器2在檢測出比較時鐘信號FP的相位滯后時，為使相位提前而輸出使SW1置于ON的電壓Vcc伏的H電平矩形波信號。H電平矩形波信號的時間寬度正比于相位差。其時間寬度是(θ/2π)T的期間。
相位一致時，相位比較器2輸出電壓Vcc/2的信號。
相位比較器2檢測到比較時鐘信號FP的相位超前時，為使相位推后而輸出使SW2置于ON的電壓0伏(GND)的L電平矩形波信號。L電平矩形波信號的時間寬度正比于相位差。其時間寬度是(θ/2π)T的期間。
這里，假定相位比較器2的輸出如下。
H電平大致等于電源電壓Vcc，是比Vcc/2充分高的電位，L電平大致等于接地電位GND＝0伏，是比Vcc/2充分低的電位。
另外，標準電平大致等于Vcc/2，是比Vcc充分低，比GND充分高的電位。
這些設(shè)定，通過選擇R1、R2、R3、R4的值是可實現(xiàn)的(例如，R1、R4＜R2、R3)。
電平移動步驟S3
從該相位比較器2輸出的相位差檢測信號PD成為電平移動器3的輸入。
這里，電平移動器3構(gòu)成為如例圖2所示，圖2的SW1在大致Vcc的電位輸入時動作并將R2短路，而這以外的電位輸入則不動作，另外，圖2的SW2在大致GND的電位輸入時動作并將R3短路，而這以外的電位輸入則不動作。
在電平移動器3中，削除該相位檢測信號PD的過沖或下沖，將H電平變換成VH＝Vcc×((R3+R4)/(R1+R3+R4))將L電平變換成VL＝(R4/(R1+R4+R3))，再將基準電平變換成Vn＝((R3+R4)/(R1+R2+R3+R4))，作為輸往VCO4的頻率控制電壓輸入至VCO4。
振蕩步驟S4VCO4將H電平矩形波信號的時間寬度變換至要在1周期的間隔上削減的相位量，進行振蕩。另外，將L電平矩形波信號的時間寬度變換至要在1周期的間隔上附加的相位量，進行振蕩。
即，在被輸入至VCO4的頻率控制電壓的1周期T內(nèi)，在該1周期的間隔上要附加或削減的相位量，作為H電平矩形波信號的時間寬度或L電平矩形波信號的時間寬度被包含。VCO4讀出該時間寬度，并按照根據(jù)該時間寬度調(diào)整振蕩相位后的時鐘信號CL進行振蕩。
上述的動作示于圖4，在比較時鐘信號FP比基準時鐘信號FR的相位滯后時，以正比于該相位差的時間寬度從電平移動器3輸出VH，在比較時鐘信號FP比基準時鐘信號FR的相位超前時，以正比于該相位差的時間寬度從電平移動器3輸出VL。另外，在不輸出VH及VL的時候，電平移動器3的輸出被保持在Vn。
再者，在比較時鐘信號FP與基準時鐘信號FR之間沒有相位差時，亦即，相位同步確立時也輸出Vn。
輸出步驟S5從VCO4輸出的振蕩時鐘信號CL，一部分作為從PLL電路的輸出，從輸出端子7向外部輸出，另一部分作為分支被輸入至分頻器5。
分頻步驟S6振蕩時鐘信號CL由分頻器5N分頻，作為比較時鐘信號FP，再次反饋到相位比較器2。
本實施例的PLL電路在相位同步確立后，相位比較器2的輸出為穩(wěn)定的基準電平電壓Vcc/2，接受它的電平移動器的輸出也成為穩(wěn)定的VCO4的基準電平Vn，可以預(yù)測，從VCO4的輸出頻率，即PLL電路的輸出頻率因此成為變動小的時鐘輸出。
在本實施例中，不用傳遞函數(shù)記述PLL的動作，而作為基準時鐘信號FR的1周期部分的相位調(diào)整量的數(shù)列進行處理。例如，在相位比較器2中，檢測到比較時鐘信號FP比基準時鐘信號FR的相位滯后或超前僅是θ時，其檢測信號波形成為圖5。
這里，將Vn的位置作為基準線，觀察該波形的H電平部分和L電平部分時，從圖3的VCO4的特性，如圖5所示，H電平部分構(gòu)成使相位超前的要素，L電平部分構(gòu)成使相位滯后的要素。
即，相對于基準時鐘信號FR，檢測到比較時鐘信號FP的θ的相位滯后時，能夠根據(jù)圖5所示的相位超前要素使比較時鐘信號FP的相位超前正比于基準時鐘信號FR與比較時鐘信號FP的相位差θ的量。另外，相對于基準時鐘信號FR，當檢測到比較時鐘信號FP的θ的相位超前時，能夠根據(jù)圖5所示的相位滯后要素使比較時鐘信號FP的相位滯后僅是正比于基準時鐘信號FR與比較時鐘信號FP的相位差θ的量。
如以上所述，本實施例的PLL電路是裝有相位比較器2的電路，該相位比較器2進行相位比較的輸出信號具有H電平矩形波信號、L電平矩形波信號和基準電平的3值輸出，以對應(yīng)于檢測出的相位差的時間寬度輸出H電平信號或L電平信號，無相位差時輸出標準電平電壓。
另外，本實施例的PLL電路是裝有電平移動器3的電路，其作用是使從相位比較器2輸出的信號波形保持為矩形。
另外，本實施例的PLL電路是將基準時鐘信號的1周期部分的相位差作為以1個計量單位的數(shù)列進行動作分析及設(shè)計的電路。關(guān)于這一點，在下面說明。
以下說明定量描述這些電路動作的數(shù)學模型。
若將在時刻t＝0的基準時鐘信號FR與比較時鐘信號FP的相位差設(shè)為θ，則在時刻t＞0時的相位差 由下式給出。
[式1] 可是，將在時刻t＝(n-1)T(n＝1，2，3，…)的基準時鐘信號FR與比較時鐘信號FP的相位差(從基準時鐘信號FR的相位減去比較時鐘信號FP的相位后的值)作為θn-1，在(n-1)T＜t＜nT的期間輸入至VCO4的電壓v(t)用階躍函數(shù)U(t)表示 [式2]U(t)=1,t>00,t<0]]> [式3]τn=(n-1)T+|θn-1|2πT]]> 如果那樣，則在比較時鐘信號FP比基準時鐘信號FR的相位滯后(θn-1＞0)時，構(gòu)成為下式。
[式4](t)＝VH·U[t-(n-1)T]-VH·U(t-τn)+Vn·U(t-τn)-Vn·U(t-nT) 這與 [式5]v(t)=VH,(n-1)T<t≤τnVn,τn<t≤nT]]> 同值。
若將上式v(t)代入g(v)，將g變換成時間t的函數(shù)，則得到 [式6]g(t)=g(VH)=Δf=G,(n-1)T<t≤τng(Vn)=0,τn<t≤nT]]> 同樣，在比較時鐘信號FP比基準時鐘信號FR相位超前(θn-1＜0)的情況下， [式7]v(t)＝VL·U[t-(n-1)T]-VL·U(t-τn)+Vn·U(t-τn)-V·U(t-nT) 這與 [式8]v(t)=VL,(n-1)T<t≤τnVn,τn<t≤nT]]> 同值。
若將上述v(t)代入g(v)中，將g變換成時間t的函數(shù)，則得到 [式9]g(t)=g(VL)=-Δf=-G,(n-1)T<t≤τng(Vn)=0,τn<t≤nT]]> 因而，在(n-1)T＜t≤nT中，頻率變化量g(t)如果匯總(θn-1＞0)和(θn-1＜0)的兩種情況來表現(xiàn)，則有下式。
[式10]g(t)=θn-1|θn-1|·G·{U(t-(n-1)T)-U(t-τn)}]]> 用這可以計算t＝nT時相位差θn [式11]θn=ψ(nT)]]>=θ-θn-1|θn-1|·GN·]]>[Σk=1n-1∫(k-1)·Tk·T[U(t-(k-1)·T)-U(t-τk)]dt]]]>-θn-1|θn-1|·GN·]]>∫(n-1)·Tn·T[U(t-(n-1)·T)-U(t-τn)]dt]]>=θn-1-θn-1|θn-1|·GN·]]>∫(n-1)·Tn·T[U(t-(n-1)·T)-U(t-τn)]dt]]> 若計算該式的定積分，則構(gòu)成 [式12]θn=(1-G·T2π·N)·θn-1]]> 這樣的等比數(shù)列的循環(huán)公式。
因而，下式成為表示每個周期T的相位差變化的數(shù)學模型。
[式13]θn=(1-G·T2π·N)n·θ]]> 可是，該數(shù)列的收斂條件是本實施例的PLL電路的閉鎖條件，且 [式14]0<G·Tπ·N<4]]> 必須滿足。
相反，如果滿足上述條件，則意味著不管初期(時刻t＝0)相位差是什么值都必須閉鎖。
另外，由此可知，GT/Nπ＝2時，在1周期內(nèi)成為相位差0。
即，采用本實施例的數(shù)學模型，在可以提供解析PLL電路動作的方法的同時，可以把握對于本實施例的PLL電路的階躍相位輸入的響應(yīng)動作，再者，也使得閉鎖時間的設(shè)計成為可能。
如以上所述，本實施例的PLL電路的特征在于，設(shè)有這樣的相位比較器，它在該基準時鐘信號的每一個周期，執(zhí)行基準時鐘信號與比較時鐘信號的相位比較，生成具有高電壓電平、低電壓電平及基準電平等3值的矩形波信號，高電壓電平的矩形波信號的時間寬度與低電壓電平的矩形波信號的時間寬度正比于相位差，無相位差時，不輸出高電壓電平的矩形波信號和低電壓電平的矩形波信號，而輸出基準電平。
另外，PLL電路的特征在于，設(shè)有輸出其頻率對應(yīng)于所輸入的電壓值的時鐘信號的VCO(電壓控制振蕩器，以下稱為VCO)，將上述VCO輸出的時鐘信號N分頻(N為自然數(shù))后的信號作為比較時鐘信號，反饋至上述相位比較器。
再者，PLL電路的特征在于設(shè)有這樣的電平移動器，該電平移動器對應(yīng)于相位比較器輸出的高電壓電平矩形波信號的電壓值和低電壓電平矩形波信號的電壓值及基準電平電壓值將電平變換到適當?shù)目刂齐妷褐瞪?，作為對VCO的輸入。
這樣，PLL電路可以設(shè)置具有任意的電壓-頻率特性的VCO。
另外，PLL電路將以數(shù)列表達PLL電路響應(yīng)的數(shù)學模型作為工作原理。
產(chǎn)業(yè)上利用的可能性 如以上所述，依據(jù)本實施例的PLL電路，上述的3值輸出的相位比較器是被稱為「相位頻率比較器」的類型，成為被廣泛集成電路(IC)化的比較器，若使用這樣的通用的相位比較器，由于沒有必要設(shè)計專用的相位比較器，可以得到降低該部分設(shè)計成本的PLL電路。
而且，相位同步確立后，作為VCO輸入只是穩(wěn)定的基準電平電壓，因此作為PLL電路的輸出頻率變動小。
另外，相位收斂條件若決定于 [式15]|θn|＜ε(ε是相位同步確立后的容許相位差的最大值) 則從滿足于此式的n，也可以立即算出收斂速度是n×T，保持了所謂現(xiàn)有的PLL電路的優(yōu)點。
再者，在數(shù)列的收斂條件式中，其收斂范圍是現(xiàn)有PLL電路的2倍，因此可得到電路設(shè)計自由度擴大的PLL電路。


圖1是說明本發(fā)明實施例1的PLL電路的方框圖。
圖2是表示本發(fā)明實施例1的電平移動器的實現(xiàn)例的方框圖。
圖3表示本發(fā)明實施例1的PLL電路的VCO的電壓-頻率特性。
圖4是表示用于本發(fā)明實施例1的相位比較器與電平移動器的基本動作的概念圖。
圖5是說明本發(fā)明實施例1的PLL電路的數(shù)學模型的圖。
圖6表示本發(fā)明實施例1的PLL電路的相位控制方法。
權(quán)利要求
1.一種鎖相環(huán)(PLL)電路，其特征在于設(shè)有相位比較器，輸入基準時鐘信號和比較時鐘信號，比較基準時鐘信號與比較時鐘信號的相位，根據(jù)相位差生成并輸出具有3個電壓電平的矩形波信號；電平移動器，輸入從相位比較器輸出的矩形波信號，移動矩形波信號的電壓電平，輸出使該電壓電平移動后的矩形波信號；電壓控制器(VCO)，輸入從電平移動器輸出的矩形波信號，輸出其頻率對應(yīng)于該矩形波信號的電壓電平的時鐘信號；以及分頻器，將從VCO輸出的時鐘信號被N分頻(N為自然數(shù))后的信號作為比較信號，反饋至所述相位比較器。
2.如權(quán)利要求1所述的PLL電路，其特征在于所述相位比較器在基準時鐘信號的每個周期進行基準時鐘信號與比較時鐘信號的相位比較，生成具有高電壓電平、低電壓電平及基準電平等3值的矩形波信號。
3.如權(quán)利要求2所述的PLL電路，其特征在于所述相位比較器在比較時鐘信號中有相位滯后造成的相位差時，生成使高電壓電平的矩形波信號的時間寬度正比于相位差的高電壓電平的矩形波信號，在比較時鐘信號中有相位超前造成的相位差時，生成使低電壓電平的矩形波信號的時間寬度正比于相位差的低電壓電平的矩形波信號，在無相位差時，不輸出高電壓電平的矩形波信號和低電壓電平的矩形波信號而輸出基準電平的信號。
4.如權(quán)利要求1所述的PLL電路，其特征在于所述電平移動器將從相位比較器輸出的高電壓電平的矩形波信號的電壓值、低電壓電平的矩形波信號的電壓值及基準電平的電壓值等3個電壓值變換成控制VCO的電壓值。
5.如權(quán)利要求4所述的PLL電路，其特征在于，所述電平移動器設(shè)有串聯(lián)連接的多個電阻；以及根據(jù)所述3個電壓值變更所述多個電阻的連接來生成控制VCO的電壓值的開關(guān)。
6.如權(quán)利要求1所述的PLL電路，其特征在于所述相位比較器在基準時鐘信號的每個周期進行基準時鐘信號與比較時鐘信號的相位比較，生成具有高電壓電平、低電壓電平及基準電平等3值的矩形波信號。
7.如權(quán)利要求1所述的PLL電路，其特征在于所述VCO具有任意的電壓-頻率特性。
8.如權(quán)利要求1所述的PLL電路，其特征在于所述PLL電路以用數(shù)列表現(xiàn)PLL電路的響應(yīng)的數(shù)學模型作為工作原理。
9.一種鎖相環(huán)(PLL)電路的相位同步方法，其特征在于輸入基準時鐘信號和比較時鐘信號并比較基準時鐘信號與比較時鐘信號的相位，根據(jù)相位差生成并輸出具有3個電壓電平的矩形波信號；輸入所述矩形波信號，移動矩形波信號的電壓電平，并輸出使該電壓電平移動后的矩形波信號；輸入使所述電壓電平移動后的矩形波信號，輸出其頻率對應(yīng)于該矩形波信號的電壓電平的時鐘信號；將所述時鐘信號被N分頻(N為自然數(shù))后的信號作為所述比較時鐘信號進行反饋。
10.如權(quán)利要求9所述的PLL電路的相位同步方法，其特征在于在基準時鐘信號的每個周期進行基準時鐘信號和比較時鐘信號的相位的比較，生成具有高電壓電平、低電壓電平及基準電平等3值的矩形波信號。
11.一種PLL電路的動作分析方法，它是設(shè)有以下部件的鎖相環(huán)(PLL)電路的動作分析方法，這些部件是相位比較器，輸入基準時鐘信號和比較時鐘信號并比較基準時鐘信號的相位與比較時鐘信號的相位，生成并輸出具有對應(yīng)于相位差的時間寬度的預(yù)定電壓電平的矩形波信號；電壓控制振蕩器(VCO)，輸入從相位比較器輸出的信號，輸出其頻率對應(yīng)于該信號的電壓電平的時鐘信號；分頻器，將從VCO輸出的時鐘信號被N分頻(N為自然數(shù))后的信號作為比較時鐘信號反饋至所述相位比較器；其特征在于將所述基準時鐘信號與比較時鐘信號的相位差用下述數(shù)學模型進行動作分析θn＝(1-((G·T)/(2π·N)))n·θn自然數(shù)π圓周率G對應(yīng)于VCO的電壓-頻率特性的常數(shù)T基準時鐘信號的振蕩周期N分頻器的分頻數(shù)(自然數(shù))θ時刻0的相位差θn時刻nT的相位差
全文摘要
鎖相環(huán)(PLL)電路中設(shè)有相位比較器2，作了基準時鐘信號和比較時鐘信號的相位比較后的相位比較信號具有高電壓(以下記為H)電平、低電壓(以下記為L)電平及基準電平等3值輸出，以對應(yīng)于檢測出的相位差的時間寬度輸出H或L電平信號，無相位差時輸出基準電平信號；電平移動器3，使來自相位比較器2的相位比較信號的波形保持為矩形；電壓控制振蕩器(VCO)4，輸入H電平信號來使相位提前，輸入L電平信號來使相位推后；分頻器5，將從VCO輸出的振蕩時鐘脈沖分頻并作為比較時鐘信號。
文檔編號H03L7/16GK1954499SQ20048004304
公開日2007年4月25日 申請日期2004年5月17日 優(yōu)先權(quán)日2004年5月17日
發(fā)明者藤原玄一 申請人:三菱電機株式會社