專利名稱：一種可以消除數(shù)控振蕩器頻率誤差的方法及相位累加器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種可以消除數(shù)控振蕩器頻率誤差的方法及可以消除頻率誤差的數(shù)控振蕩器的相位累加器。
背景技術(shù)：
近年來，隨著直接數(shù)字頻率合成(DDFS)技術(shù)的發(fā)展，數(shù)控振蕩器(NCO)作為其核心器件得到了廣泛的應(yīng)用。由于具有頻率分辨率高、切換時間短、相位噪聲低等特點，NCO也被廣泛應(yīng)用于WCDMA/CDMA2000基站的軟件無線電收發(fā)信機中。NCO是一個高精度的正、余弦數(shù)字信號發(fā)生器，其基本結(jié)構(gòu)如圖1所示，主要包括相位累加器和函數(shù)發(fā)生器兩大部分；相位累加器對輸入頻率控制字Fcw進行累加，得到每個時鐘周期對應(yīng)的數(shù)字相位，再將該數(shù)字相位輸入函數(shù)發(fā)生器中，進行查表或一系列相位-幅度變換后，就可以得到與輸入相位對應(yīng)的正余弦函數(shù)值。假設(shè)NCO工作時鐘的頻率為fclk，頻率控制字位寬為N比特，則NCO輸出正、余弦信號的頻率fout為fout=Fw2Nfclk---(1)]]>如圖2所示，在實際超大規(guī)模集成電路(VLSI)實現(xiàn)時，NCO的相位累加器由兩個加法器和兩個觸發(fā)器構(gòu)成。前一個N比特加法器用于相位累加，若有溢出則將進位舍棄，相位累加器正是利用這種溢出才獲得周期性重復(fù)的數(shù)字序列。后一個L比特(L≤N)加法器用于對相位進行四舍五入處理，處理的目的是為了減小偏差和提高NCO的無雜散動態(tài)范圍(SFDR)性能。
采用以上現(xiàn)有技術(shù)，可能會使實際NCO存在頻率偏差，其分析如下由于NCO頻率是通過頻率控制字Fcw來設(shè)定的，即在相角累加器為N比特、采樣頻率(基頻)為fclk條件下，NCO的輸出信號頻率由公式(1)確定；而由于Fcw為一個定位寬的整數(shù)，常常會導(dǎo)致NCO輸出存在一定的頻率偏差，例如，當fclk＝61.44MHz、N＝32時，fout＝2.5MHz的NCO其頻率控制字應(yīng)為Fcw＝2.5/61.44*232＝174762666.66666667，但實際設(shè)計中，F(xiàn)cw是一個整數(shù)值，我們?nèi)?74762666(直接截位)或174762667(四舍五入)，這樣就不可避免地產(chǎn)生了頻率控制字偏差e＝0.66666667或0.33333333，以這個取整后的頻率控制字產(chǎn)生的NCO的頻率實際上為fout=Fcw232fclk,]]>即為2.500000004768371582MHz，由此可見，其頻率偏差約為0.004768Hz。
從NCO的原理可知，這種頻率偏差是由于頻率控制字的偏差引起的，其絕對大小與頻率控制字的精度(即Fcw的位寬N)和采樣頻率fclk相關(guān)，當fclk＝61.44MHz、N＝32時，最大頻率偏差e＝0.014305Hz。在大多數(shù)應(yīng)用場合，32比特頻率控制字帶來的NCO頻率偏差是可以忽略的，但在某些特殊的應(yīng)用中，這種頻率偏差可能會帶來嚴重的后果，比如導(dǎo)致相位誤差的累積。計算結(jié)果表明，在61.44MHz采樣頻率下，2.5MHz的定點NCO將在1.2885*1010點(即1.2885*1010/(61.44*106)＝209.7秒)后完成一次相位累積誤差的2π循環(huán)。在一些對NCO頻率偏差或相位累積誤差敏感的算法實現(xiàn)中，這種偏差將導(dǎo)致算法性能的顯著惡化。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種可以消除數(shù)控振蕩器頻率誤差的方法，以及采用該方法實現(xiàn)的可以消除頻率誤差的數(shù)控振蕩器的相位累加器。
本發(fā)明為解決上述技術(shù)問題所采用的技術(shù)方案為一種可以消除數(shù)控振蕩器頻率誤差的方法，包括以下步驟A、用相位累加器對輸入頻率控制字進行累加，并根據(jù)所述頻率控制字的低2比特值，每三個有效時鐘周期對累加相位或所述頻率控制字進行一次修正，得到每個時鐘周期對應(yīng)的數(shù)字相位；B、所述數(shù)字相位經(jīng)函數(shù)處理器處理后，得到相應(yīng)的正余弦信號。
所述的方法，其中所述的系統(tǒng)要求時鐘頻率為碼片速率的R倍，且R＝2r*R1，其中r和R1均為非負整數(shù)；所述數(shù)控振蕩器輸出信號頻率是104Hz*R1的整數(shù)倍；并且N-n-r＞1，其中N為頻率控制字位寬，n為碼片速率的特征位寬。
所述的方法，其中所述步驟A包括如下處理當所述頻率控制字的低2比特值為1時，每三個有效時鐘周期對所述累加相位或頻率控制字的補償量為1；當所述頻率控制字的低2比特值為2時，每三個有效時鐘周期對所述累加相位或頻率控制字的補償量為2；當所述頻率控制字的低2比特值為3時，每三個有效時鐘周期對所述累加相位或頻率控制字的補償量為-1；當所述頻率控制字的低2比特值為0時，每三個有效時鐘周期對所述累加相位或頻率控制字的補償量為0。
第一種可消除數(shù)控振蕩器頻率誤差的相位累加器，包括第一寄存器、第二寄存器、第一加法器和四舍五入模塊；還包括二選一選擇器、四選一選擇器、第二加法器、模三計數(shù)器和判斷模塊；頻率控制字送入所述第一寄存器，所述第一寄存器和第二寄存器的輸出作為所述第一加法器的兩個輸入；同時第一寄存器輸出的所述頻率控制字的低二比特值送至所述四選一選擇器，用于控制選擇相位補償量；所述第一加法器和四選一選擇器的輸出作為第二加法器的兩個輸入，使所述第二加法器的輸出為得到補償后的累加相位值；所述第一加法器和第二加法器的輸出分別連接所述二選一選擇器的兩個輸入端，所述二選一選擇器的輸出與第二寄存器輸入相連，模三計數(shù)器輸出的計數(shù)值經(jīng)所述判斷模塊判斷后控制所述二選一選擇器，使所述二選一選擇器每三個時鐘周期，其輸出選擇為第二加法器的輸出。
所述的第一種累加器，其中所述四選一選擇器的輸入端的相位補償量分別為0、1、2和2N-1。
所述的第一種累加器，其中所述的模3計數(shù)器，每時鐘周期計數(shù)值加1，但當計數(shù)值等于2時則不加1而返回0；所述的邏輯判斷模塊對所述模3計數(shù)器輸出的計數(shù)值進行判斷，如果計數(shù)值等于2就輸出為邏輯1，否則輸出邏輯0；所述的2選1選擇器，當控制端為0時，選擇第一加法器的輸出，當控制端為1時，選擇第二加法器的輸出。
第二種用來實現(xiàn)消除數(shù)控振蕩器頻率誤差方法的相位累加器，包括第二寄存器、第三寄存器、第二加法器和四舍五入模塊；所述第二寄存器和第三寄存器的輸出作為所述第二加法器的兩個輸入，所述第二加法器的輸出送入所述第二寄存器；其特征在于還包括第一寄存器、第一加法器、二選一選擇器、四選一選擇器、模三計數(shù)器和判斷模塊；頻率控制字送入所述第一寄存器，且所述第一寄存器輸出的所述頻率控制字的低二比特值送至所述四選一選擇器，用于控制選擇頻率控制字補償量；所述第一寄存器和四選一選擇器的輸出作為第一加法器的兩個輸入，使所述第一加法器的輸出為得到補償后的頻率控制字；同時所述第一寄存器的輸出和第一加法器的輸出分別連接所述二選一選擇器的兩個輸入端，所述二選一選擇器的輸出與第二寄存器輸入相連；模三計數(shù)器輸出的計數(shù)值經(jīng)所述判斷模塊判斷后控制所述二選一選擇器，使所述二選一選擇器每三個時鐘周期，其輸出選擇為第一加法器的輸出。
所述的第二種累加器，其特征在于所述四選一選擇器的輸入端的頻率控制字補償量分別為0、1、2和2N-1。
所述的第二種累加器，其特征在于所述的模3計數(shù)器，每時鐘周期計數(shù)值加1，但當計數(shù)值等于2時則不加1而返回0；所述的邏輯判斷模塊對所述模3計數(shù)器輸出的計數(shù)值進行判斷，如果計數(shù)值等于2就輸出為邏輯1值，否則輸出邏輯0值；所述的2選1選擇器，當控制端為0時，選擇第一寄存器的輸出，當控制端為1時，選擇第一加法器的輸出。
本發(fā)明的有益效果為本發(fā)明的方法和用于實現(xiàn)該方法的累加器，通過對數(shù)控振蕩器累加相位或頻率控制字的自動定時補償，可以有效地消除數(shù)控振蕩器頻率誤差，防止了由于頻率誤差導(dǎo)致的NCO相位誤差累積。


圖1為數(shù)控振蕩器結(jié)構(gòu)圖；圖2為相位累加器邏輯電路圖；圖3為頻率控制字取整值的比較表；圖4為不同頻率控制字每三個有效時鐘周期對應(yīng)的的補償量；圖5為本發(fā)明第一種可以消除頻率誤差的NCO相位累加器邏輯電路圖6為本發(fā)明第二種可以消除頻率誤差的NCO相位累加器邏輯電路具體實施方式
下面根據(jù)附圖和實施例對本發(fā)明作進一步詳細說明以下本發(fā)明通過分析產(chǎn)生NCO頻率偏差的原因，進而推導(dǎo)出偏差的大小及產(chǎn)生規(guī)律，并在此基礎(chǔ)上提出一種消除NCO頻率偏差的方法。
從前面公式1可以看到，NCO頻率偏差的絕對值與頻率控制字Fcw的位寬N以及采樣頻率fclk有關(guān)。一般說來，為了達到基本的輸出精度，位寬N是一個大于10的整數(shù)，實際應(yīng)用中通常取為32。采樣頻率fclk即為NCO的工作時鐘頻率，在3G系統(tǒng)中，時鐘頻率通常為碼片速率的整數(shù)倍。
在WCDMA系統(tǒng)中，碼片速率為3.84MHz，假設(shè)時鐘頻率為碼片速率的R倍，即R*3.84MHz，R通常取為16或32。以R＝16、N＝32為例，此時NCO頻率控制字Fcw為Fcw=fout3.84*16*106232=fout3*104221]]>如果NCO輸出信號頻率fout可以被104Hz整除，即為0.01MHz的整數(shù)倍，假設(shè)fout/104＝F，因為F是一個整數(shù)，再假設(shè)F/3＝Fi+X/3，其中Fi為整數(shù)部分，X為余數(shù)(X＝0、1或2)，則Fcw=fout3*104221]]>=(Fi+X3)*221]]>=Fi*221+X2*221---(3)]]> 公式3中，F(xiàn)cw由兩部分組成，其中Fi*221為一個低21都是0的二進制數(shù)，組成Fcw的高(32-N)比特；221/3或222/3取整后組成Fcw的低21比特。由此還可以推導(dǎo)出一般性結(jié)論。
(1)在WCDMA系統(tǒng)中，碼片速率為3.84MHz，假設(shè)時鐘頻率為碼片速率的R倍，即R*3.84MHz，此時NCO頻率控制字Fcw為Fcw=fout3.84*R*1062N=fout3*R*1042N-7]]>假設(shè)R＝2r*R1(r、R1均為非負整數(shù))。如果NCO輸出頻率fout可以被104Hz*R1整除，即為R1*0.01MHz的整數(shù)倍，假設(shè)fout/(R1*104)＝F，因為F是一個整數(shù)，再假設(shè)F/3＝Fi+X/3，其中Fi為整數(shù)部分，X為余數(shù)(X＝0、1或2)，則Fcw=fout3*R1*1042N-7-r]]>=(Fi+X3)*2N-7-r]]>Fi*2N-7-r+X3*2N-7-r]]> 上式中，F(xiàn)cw由兩部分組成，其中Fi*2N-7-r為一個低(2N-7-r)都是0的二進制數(shù)，組成Fcw的高(N-7-r)比特，2N-7-r/3或2N-6-r/3取整后組成Fcw的低(N-7-r)比特。這里假定N＞7-r。
(2)在CDMA2000系統(tǒng)中，碼片速率為1.2288MHz，假設(shè)時鐘頻率為碼片速率的R倍，即R*1.2288MHz，此時NCO頻率控制字Fcw為Fcw=fout1.2288*R*1062N=fout4096*3*R*1042N=fout3*R*1042N-12]]>假設(shè)R＝2r*R1(r、R1均為非負整數(shù))。如果NCO輸出信號頻率fout可以被104Hz*R1整除，即為R1*0.01MHz的整數(shù)倍，假設(shè)fout/(R1*104)＝F，因為F是一個整數(shù)，再假設(shè)F/3＝Fi+X/3，其中Fi為整數(shù)部分，X為余數(shù)(X＝0、1或2)，則Fcw=fout3*R1*1042N-12-r]]>=(Fi+X3)*2N-12-r]]>=Fi*2N-12-r+X3*2N-12-r]]> 上式中，F(xiàn)cw由兩部分組成，其中Fi*2N-12-r為一個低(2N-12-r)都是0的二進制數(shù)，組成Fcw的高(N-12-r)比特，2N-12-r/3或2N-11-r/3取整后組成Fcw的低(N-12-r)比特。這里假定N＞12-r。
從上面的敘述中可以看到，當NCO輸出信號頻率fout滿足一定的整除條件，即fout可以被104Hz*R1整除時，頻率控制字Fcw的低(N-n-r)比特只有確定的三種可能取值(其中n＝7或12，為碼片速率的特征位寬)(i)0(ii)2N-n-r/3(iii)2N-(n+1)-r/3最終的Fcw由上值取整得到，取整可以采取直接截位，也可以采用四舍五入。頻率控制字取整值的比較見圖3。從圖3可以看出，如果N-n-r＞1，有如下結(jié)論1)當2N-n-r/3余數(shù)為1時，直接截位和四舍五入取整后的低2比特都是1；2)當2N-n-r/3余數(shù)為2時，直接截位取整后的低2比特值為2，四舍五入取整后的低2比特值為3。
由此可以得到一個普遍的規(guī)律即在WADMA或CDMA2000系統(tǒng)中，如果1)時鐘頻率為碼片速率的R倍，且R＝2r*R1(r和R1均為非負整數(shù))；2)NCO輸出信號頻率fout可以被104Hz*R1整除，即為R1*0.01MHz的整數(shù)倍；3)頻率控制字Fcw位寬為N比特，n為碼片速率的特征位寬(WCDMA系統(tǒng)中n＝7，CDMA2000系統(tǒng)中n＝12)，并且N-n-r＞1；則有如下結(jié)論1)Fcw的低(N-12-r)比特只有三種可能值0，2N-n-r/3或2N-(n-1)-r/3；2)Fcw的取整誤差只有四種可能值0、1/3、2/3和-1/3；3)上述四種誤差條件下對應(yīng)的Fcw的低2比特值分別為0、1、2和3。
由此可見，無論是直接截位還是四舍五入取整，F(xiàn)cw的取整誤差只有四種可能值0、1/3、2/3和-1/3；并且這四種誤差條件下對應(yīng)的Fcw的低2比特值分別為0、1、2和3；因此可以通過對Fcw的低2比特值的判定來對不同的誤差分別做不同的補償，從而達到修正和消除NCO的頻率誤差的目的。
綜上所述，既然NCO頻率誤差存在上述規(guī)律性，消除NCO的頻率誤差將變的十分簡便。本發(fā)明采用如下方法一種可以消除數(shù)控振蕩器頻率誤差的方法，所述方法包括以下步驟A、相位累加器對輸入頻率控制字進行累加，并根據(jù)所述頻率控制字的低二比特值，每三個有效時鐘周期(簡稱每三點)對累加相位或所述頻率控制字進行一次修正，即根據(jù)Fcw的低2比特值每3點調(diào)整一次相角或Fcw得到每個時鐘周期對應(yīng)的數(shù)字相位；B、所述數(shù)字相位經(jīng)函數(shù)處理器處理后，得到相應(yīng)的正余弦信號。
由于補償量要取整數(shù)，因此每三點補償一次。不同頻率控制字Fcw每三點對應(yīng)的的補償量見圖4；當所述頻率控制字的低2比特值為1時，F(xiàn)cw每個時鐘的取整誤差為1/3，經(jīng)過三個點的誤差為1，因此每三點對所述累加相位或頻率控制字的補償量為1；當所述頻率控制字的低2比特值為2時，F(xiàn)cw每個時鐘的取整誤差為2/3，每三點對所述累加相位或頻率控制字的補償量為2；當所述頻率控制字的低2比特值為3時，F(xiàn)cw每個時鐘的取整誤差為-1/3，每三點對所述累加相位或頻率控制字的補償量為-1；當所述頻率控制字的低2比特值為0時，每三點對所述累加相位或頻率控制字的補償量為0。
根據(jù)上述方法，采用如圖5和圖6所示的累加器邏輯電路就可以消除NCO的頻率誤差。
第一種累加器邏輯電路如圖5所示，與現(xiàn)有技術(shù)相同的是包括第一寄存器reg1、第二寄存器reg2、第一加法器(加法器1)和四舍五入模塊；與現(xiàn)有技術(shù)所不同的是還包括2選1選擇器、4選1選擇器、第二加法器(加法器2)、模3計數(shù)器和判斷模塊；頻率控制字Fcw送入reg1，reg1和reg2的輸出作為加法器1的兩個輸入；同時reg1輸出的所述頻率控制字的低二比特即Fcw[1:0]送至4選1選擇器，用于控制選擇相位補償量；4選1選擇器的輸入端的相位補償量分別為0、1、2和2N-1，當Fcw[1:0]為0、1、2、3時，分別選擇相位補償量為0、1、2、2N-1；加法器1的輸出為累加相位，加法器1和4選1選擇器的輸出作為加法器2的兩個輸入，使加法器2的輸出為得到補償后的累加相位值；加法器1和加法器2的輸出分別連接2選1選擇器的兩個輸入端，2選1選擇器的輸出與reg2輸入相連，模三計數(shù)器輸出的計數(shù)值經(jīng)所述判斷模塊判斷后控制2選1選擇器，使2選1選擇器每三個時鐘周期，其輸出選擇為加法器2的輸出。模3計數(shù)器，每時鐘周期計數(shù)值加1，但當計數(shù)值等于2時則不加1而返回0；邏輯判斷模塊對模3計數(shù)器輸出的的計數(shù)值進行判斷，如果計數(shù)值等于2就輸出為邏輯1，否則輸出邏輯0；所述的2選1選擇器，當控制端為0時，選擇第一加法器的輸出，當控制端為1時，選擇加法器2的輸出，即補償后的輸出。因此該累加器可以實現(xiàn)消除頻率誤差。
第二種累加器邏輯電路如圖6所示，與現(xiàn)有技術(shù)相同的是包括包括第二寄存器reg2、第三寄存器reg3、第二加法器和四舍五入模塊；reg2和reg3的輸出作為加法器2的兩個輸入，加法器2的輸出送入reg2；與現(xiàn)有技術(shù)所不同的是還包括第一寄存器reg1、加法器1、2選1選擇器、4選1選擇器、模3計數(shù)器和判斷模塊；頻率控制字送入reg1，且reg1輸出的所述頻率控制字的低二比特即Fcw[1:0]送至4選1選擇器，用于控制選擇頻率控制字補償量；reg1和4選1選擇器的輸出作為加法器1的兩個輸入，使加法器1的輸出為得到補償后的頻率控制字；同時reg1的輸出和加法器1的輸出分別連接2選1選擇器的兩個輸入端，2選1選擇器的輸出與reg2輸入相連；模3計數(shù)器輸出的計數(shù)值經(jīng)所述判斷模塊判斷后控制2選1選擇器，使2選1選擇器每三個時鐘周期，其輸出選擇為加法器1的輸出。模三計數(shù)器、判斷模塊以及2選1選擇器的工作方式與第一種累加器邏輯電路相同；4選1選擇器的輸入端的頻率控制字補償量分別為0、1、2和2N-1。同樣，該累加器可以實現(xiàn)消除頻率誤差。
圖5所示第一種累加器邏輯電路和圖6所示第二種累加器邏輯電路的區(qū)別在于第一種累加器邏輯電路是對累加相位進行修正，而第二種累加器邏輯電路是對參與累加的Fcw寄存器進行修正。由于第二種累加器邏輯電路reg1和reg2兩級寄存器之間只有一個N比特加法器(加法器1)，而第一種累加器邏輯電路有兩個(加法器1和加法器2)，所以在相同工藝下第二種累加器邏輯電路的時序(Timing)會比第一種累加器邏輯電路好。
本發(fā)明所述的方法是以WCDMA和CDMA2000系統(tǒng)為背景進行闡述，但并不排除在其它通信系統(tǒng)中的應(yīng)用，如TD_SCDMA、OFDM等。
可以理解的是，對本領(lǐng)域普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案及其發(fā)明構(gòu)思加以等同替換或改變，而所有這些改變或替換都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1.一種可以消除數(shù)控振蕩器頻率誤差的方法，其特征在于所述方法包括以下步驟A、用相位累加器對輸入頻率控制字進行累加，并根據(jù)所述頻率控制字的低2比特值，每三個有效時鐘周期對累加相位或所述頻率控制字進行一次修正，得到每個時鐘周期對應(yīng)的數(shù)字相位；B、所述數(shù)字相位經(jīng)函數(shù)處理器處理后，得到相應(yīng)的正余弦信號。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于所述的系統(tǒng)要求時鐘頻率為碼片速率的R倍，且R＝2r*R1，其中r和R1均為非負整數(shù)；所述數(shù)控振蕩器輸出信號頻率是104Hz*R1的整數(shù)倍；并且N-n-r＞1，其中N為頻率控制字位寬，n為碼片速率的特征位寬。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于所述步驟A包括如下處理當所述頻率控制字的低2比特值為1時，每三個有效時鐘周期對所述累加相位或頻率控制字的補償量為1；當所述頻率控制字的低2比特值為2時，每三個有效時鐘周期對所述累加相位或頻率控制字的補償量為2；當所述頻率控制字的低2比特值為3時，每三個有效時鐘周期對所述累加相位或頻率控制字的補償量為-1；當所述頻率控制字的低2比特值為0時，每三個有效時鐘周期對所述累加相位或頻率控制字的補償量為0。
4.一種可消除數(shù)控振蕩器頻率誤差的相位累加器，包括第一寄存器、第二寄存器、第一加法器和四舍五入模塊；其特征在于還包括二選一選擇器、四選一選擇器、第二加法器、模三計數(shù)器和判斷模塊；頻率控制字送入所述第一寄存器，所述第一寄存器和第二寄存器的輸出作為所述第一加法器的兩個輸入；同時第一寄存器輸出的所述頻率控制字的低二比特值送至所述四選一選擇器，用于控制選擇相位補償量；所述第一加法器和四選一選擇器的輸出作為第二加法器的兩個輸入，使所述第二加法器的輸出為得到補償后的累加相位值；所述第一加法器和第二加法器的輸出分別連接所述二選一選擇器的兩個輸入端，所述二選一選擇器的輸出與第二寄存器輸入相連，模三計數(shù)器輸出的計數(shù)值經(jīng)所述判斷模塊判斷后控制所述二選一選擇器，使所述二選一選擇器每三個時鐘周期，其輸出選擇為第二加法器的輸出。
5.根據(jù)權(quán)利要求4所述的累加器，其特征在于所述四選一選擇器的輸入端的相位補償量分別為0、1、2和2N-1。
6.根據(jù)權(quán)利要求4或5所述的累加器，其特征在于所述的模3計數(shù)器，每時鐘周期計數(shù)值加1，但當計數(shù)值等于2時則不加1而返回0；所述的邏輯判斷模塊對所述模3計數(shù)器輸出的計數(shù)值進行判斷，如果計數(shù)值等于2就輸出為邏輯1，否則輸出邏輯0；所述的2選1選擇器，當控制端為0時，選擇第一加法器的輸出，當控制端為1時，選擇第二加法器的輸出。
7.一種用來實現(xiàn)消除數(shù)控振蕩器頻率誤差方法的相位累加器，包括第二寄存器、第三寄存器、第二加法器和四舍五入模塊；所述第二寄存器和第三寄存器的輸出作為所述第二加法器的兩個輸入，所述第二加法器的輸出送入所述第二寄存器；其特征在于還包括第一寄存器、第一加法器、二選一選擇器、四選一選擇器、模三計數(shù)器和判斷模塊；頻率控制字送入所述第一寄存器，且所述第一寄存器輸出的所述頻率控制字的低二比特值送至所述四選一選擇器，用于控制選擇頻率控制字補償量；所述第一寄存器和四選一選擇器的輸出作為第一加法器的兩個輸入，使所述第一加法器的輸出為得到補償后的頻率控制字；同時所述第一寄存器的輸出和第一加法器的輸出分別連接所述二選一選擇器的兩個輸入端，所述二選一選擇器的輸出與第二寄存器輸入相連；模三計數(shù)器輸出的計數(shù)值經(jīng)所述判斷模塊判斷后控制所述二選一選擇器，使所述二選一選擇器每三個時鐘周期，其輸出選擇為第一加法器的輸出。
8.根據(jù)權(quán)利要求7所述的累加器，其特征在于所述四選一選擇器的輸入端的頻率控制字補償量分別為0、1、2和2N-1。
9.根據(jù)權(quán)利要求7或8所述的累加器，其特征在于所述的模3計數(shù)器，每時鐘周期計數(shù)值加1，但當計數(shù)值等于2時則不加1而返回0；所述的邏輯判斷模塊對所述模3計數(shù)器輸出的計數(shù)值進行判斷，如果計數(shù)值等于2就輸出為邏輯1值，否則輸出邏輯0值；所述的2選1選擇器，當控制端為0時，選擇第一寄存器的輸出，當控制端為1時，選擇第一加法器的輸出。
全文摘要
一種可以消除數(shù)控振蕩器頻率誤差的方法以及實現(xiàn)該方法的累加器，用于WCDMA和CDMA2000系統(tǒng)中；所述方法包括以下步驟A.用相位累加器對輸入頻率控制字進行累加，并根據(jù)所述頻率控制字的低2比特值，每三點對累加相位或所述頻率控制字進行一次修正，得到每個時鐘周期對應(yīng)的數(shù)字相位；B.所述數(shù)字相位經(jīng)函數(shù)處理器處理后，得到相應(yīng)的正余弦信號。本發(fā)明方法和累加器通過對數(shù)控振蕩器累加相位或頻率控制字的自動定時補償，可以有效地消除數(shù)控振蕩器頻率誤差，防止了由于頻率誤差導(dǎo)致的NCO相位誤差累積。
文檔編號H03L7/00GK1835389SQ20051003364
公開日2006年9月20日 申請日期2005年3月14日 優(yōu)先權(quán)日2005年3月14日
發(fā)明者劉建華 申請人:華為技術(shù)有限公司