專利名稱：根據低密度奇偶校驗碼系統(tǒng)實現的解碼單元和預處理單元的制作方法
技術領域：
本發(fā)明涉及用于對輸入碼進行解碼的解碼單元、以及用于在解碼處理中對預定的處理執(zhí)行預處理的電路。更具體地，本發(fā)明涉及用于對低密度奇偶校驗(LDPC)碼進行解碼的電路單元的構造。
背景技術：
為了構建數據通信系統(tǒng)，需要這些性能，如快速通信、低功耗、以及高通信質量(低誤比特率)。在無線、有線、記錄系統(tǒng)和其它系統(tǒng)中，作為滿足上述需求的技術之一，用于檢測和糾正接收碼中的錯誤的糾錯技術已被廣泛利用。
近年來，LDPC(低密度奇偶校驗)碼和和積(sum-product)算法作為這種糾錯技術已引起了注意。在S.Y.Chung等人的文章“On the Design ofLow-Density Parity-Check Codes within 0.0045 dB of the Shannon Limit”，IEEECOMMUNICATIONS LETTERS，Vol.5，No.2，Feb.2001，pp.58-60中，討論了利用LDPC碼的解碼操作。Chung的文獻披露了可通過利用速率-1/2不規(guī)則LDPC碼來實現到白高斯通信信道的香農極限0.04dB的解碼特性。不規(guī)則LDPC碼為在奇偶校驗矩陣中的行權重(在行中設為“1”的數目)和列權重(在列中設為“1”的數目)不恒定的這種碼。在每行和每列中行權重和列權重恒定的LDPC碼被稱為規(guī)則LDPC碼。
Chung披露了根據和積算法而對LDPC碼進行解碼的數學算法，但未示出用于專門執(zhí)行所涉及的大量計算的硬件實現。
Yeo等人的文章“VLSI Architectures for Iterative Decoders in MagneticRecording Channels”，IEEE Trans.Magnetics，Vol.37，No.2，March 2001，pp.748-755中討論了LDPC碼的解碼單元的電路構造。根據Yeo的文獻，根據基于網格(trellis)的MAP(最大后驗概率)算法(即BCJR算法)，而計算基于接收序列的信息碼元(symbol)的后驗概率。在網格中，為每個狀態(tài)而計算前向迭代和后向迭代，并基于前向和后向迭代值而得到后驗概率。在此計算等式中，使用相加-比較-選擇-相加(Add-Compare-Select-Add)單元來進行計算。在LDPC碼的計算中，配置所述單元，以便根據和積算法來生成奇偶校驗矩陣，并利用從不同校驗節(jié)點接收的值來計算估計值。
Wadayama在文章“Low Density Parity Check Codes and the Sum-ProductAlgorithm”，Technical Report of IEICE，MR 2001-83，Dec.2001中討論了LDPC碼與和積算法、以及在對數域中的最小和(min-sum)算法。在Wadayama的文獻中，披露了僅通過四種基本運算或加法、求最小值、正/負確定、以及正負號的相乘來實現根據Gallager的f函數進行的處理。
根據Yeo和Wadayama的文獻，為了生成奇偶校驗矩陣來計算一階估計字，根據和積算法用Gallager的f函數來更新外部值(outer value)對數比(log-ratio)α(外部信息的對數比)，并隨后基于該外部值對數比來計算碼元的先驗值對數比β(先驗信息的對數比)。因此，Gallager函數的運算需要長時間，并增加了單元規(guī)模。
Wadayama認為和積解碼算法等價于最小和解碼算法，并且，使用最小和解碼算法可簡化實際電路構造。然而，即使利用最小和解碼算法，在通過使用奇偶校驗矩陣來計算最小值的Min操作中，也通過對每個元素執(zhí)行Min操作而得到最小值。因此，算術運算目標的元素的數目隨著碼長的增加而增加，使得處理時間也同樣增加，并增加解碼單元的規(guī)模和復雜度。

發(fā)明內容
本發(fā)明的一個目的在于提供具有減小的構造復雜度的對接收碼進行解碼的解碼單元。
本發(fā)明的另一個目的在于提供具有減小的構造復雜度的可在對LDPC碼的解碼處理中實現最小和處理步驟的解碼單元。
根據本發(fā)明的第一方面的解碼單元包括似然存儲部件，用于在由預定數目的信號構成的單元塊中的信號中提取具有最低似然的第一信號、以及僅次于第一信號具有第二最低似然的第二信號，并存儲第一和第二信號；選擇部件，用于選擇第一和第二信號中的一個，以便在相關的單元塊中選擇除所關心的信號之外的具有最低似然的信號；以及接收信號估計部件，用于從由選擇部件選擇的信號以及一個單元塊中的信號的符號產生新信號，以生成一個單元塊中的信號的估計信號序列。
根據本發(fā)明的第二方面的預處理單元用于通過使用在奇偶校驗矩陣中沿第一方向對齊的元素，來執(zhí)行計算輸入信號的估計值的處理的預處理，并包括存儲部件，用于接受輸入信號之中包括在一個處理單元中的信號，并在該單元中提取兩個絕對值較小的信號，并存儲提取的信號；以及最小值檢測部件，用于選擇存儲在存儲部件中的兩個信號中的一個，以便選擇所關心的信號之外的一個處理單元中最小的信號，并輸出所述一個處理單元中的信號的所選的一個信號。根據最小值檢測部件的輸出值，對所述一個處理單元中的信號執(zhí)行基于在奇偶校驗矩陣中沿第一方向對齊的元素的處理。
根據第一方面的解碼單元，僅需要存儲兩個具有低似然的信號值，而不需要存儲處理單元塊中的所有信號值。因此，可減小電路規(guī)模。另外，僅選擇兩個信號作為候選，而不需要使用作為選擇目標的一個處理單元塊中的所有其它信號來執(zhí)行選擇處理，使得計算量減小，并因而減小了處理時間。
根據第二方面的預處理單元，從包括在一個處理單元中的輸入信號中提取兩個絕對值更小的信號，并將其存儲。對于在這一個處理單元中的信號，選擇存儲在存儲部件中的一個信號，以便從所關心的信號之外的信號中選擇絕對值最小的信號。在檢測最小值的處理中，不需要為了使所有其它信號成為選擇候選來執(zhí)行最小值檢測處理而存儲所有信號。因此，可減小電路規(guī)模和處理時間。因此，有可能高速執(zhí)行外部值對數比的計算、或解碼操作中最小值檢測的預處理。
從下面結合附圖對本發(fā)明的詳細描述中，本發(fā)明的前述和其它目的、特征、方面和優(yōu)勢將變得更為清楚。


圖1示意性地示出了使用本發(fā)明的通信系統(tǒng)的構造；圖2示出了傳送數據和解調數據之間的關系的示例；圖3示意性地示出了根據本發(fā)明的第一實施例的解碼器的構造；圖4示出了用于定義在根據本發(fā)明的解碼算法中使用的子集的矩陣；圖5圖解了圖4中示出的奇偶校驗矩陣的Tanner圖；圖6A-6C圖解了圖3中示出的行處理部件的操作內容；圖7圖解了圖3中示出的列處理部件的處理操作；
圖8為表示圖3中示出的循環(huán)確定(loop determining)部件的操作的流程圖；圖9為表示根據本發(fā)明的第一實施例的行處理部件的外部值對數比計算操作的流程圖；圖10示意性地示出了根據本發(fā)明的第一實施例的Min操作部件的構造；圖11示意性地示出了圖10中示出的選擇器的構造；圖12示意性地示出了根據本發(fā)明的第一實施例的Min操作部件的整體構造；圖13示意性地示出了根據本發(fā)明的第二實施例的Min操作部件的構造；圖14示意性地示出了圖13中示出的選擇器的構造；圖15表示圖13中示出的Min操作部件的操作；圖16示意性地示出了圖3中示出的行處理部件的符號計算部分的構造的示例；圖17示出了用作本發(fā)明的第三實施例中的示例的奇偶校驗矩陣；圖18示意性地示出了根據本發(fā)明的第三實施例的最小值存儲部件的構造；和圖19示意性地示出了本發(fā)明的第三實施例的修改的最小值存儲部件的構造。
具體實施例方式圖1示出了使用根據本發(fā)明的解碼單元的通信系統(tǒng)的構造的示例。在圖1中，在傳送方，通信系統(tǒng)包括編碼器1，用于通過將用于糾錯的冗余位加到傳送信息中而產生傳送碼；以及解調器2，用于根據預定方法而對從編碼器1接收的(K+M)位的碼進行調制，并將調制碼提供到通信路徑3。
編碼器1將用于奇偶校驗計算的M位的冗余位加到K位的信息中，以產生(K+M)位的LDPC碼(低密度奇偶校驗碼)。在奇偶校驗矩陣中，行對應于冗余位，而列對應于碼位。
根據通信路徑3的架構，調制器2執(zhí)行諸如幅度調制、相位調制、碼調制、頻率調制、或正交頻分復用調制的調制。當通信路徑3為光纖時，例如，調制器2根據傳送信息位值而改變激光二極管的輸出強度，并由此執(zhí)行光強調制(即一種幅度調制)。例如，當傳送數據位為“0”時，激光二極管的發(fā)射強度增大，以將其設為用于傳送的“+1”。當傳送數據位為“1”時，激光二極管的發(fā)射強度減小，以將其轉換為“-1”并傳送它。
接收方包括解調器4，用于對通過通信路徑3傳送的調制信號進行解調，以產生(K+M)位的解調數字碼；以及解碼器5，用于對(K+M)位的碼應用奇偶校驗矩陣操作處理，以再現K位的原始信息。
解調器4根據通信路徑3的傳送模式而執(zhí)行解調處理。對于幅度調制、相位調制、碼調制、頻率調制、或正交頻分復用調制的情況，解調器4相應地執(zhí)行諸如幅度解調、相位解調、碼解調、或頻率解調的處理。
圖2以列表形式示出了在通信路徑3為光纖的情況下，調制器2和解調器4的輸出數據之間的對應關系。參照圖2，在通信路徑3為光纖的情況下，當傳送數據為“0”時，調制器2增大傳送激光二極管(發(fā)光二極管)的發(fā)射強度，以傳送“1”，而當傳送數據為“1”時，發(fā)射強度減小，以傳送位“-1”。
由于通信路徑3上的傳送損耗等，到達解調器4的光強以模擬形式分布在從最大強度到最小強度的范圍中。解調器4對接收的光信號執(zhí)行量化處理(模數轉換電路)，并檢測接收電平。圖2示出了在以8個電平來量化接收光電平的情況下的接收信號強度。當接收光電平為數據“7”時，發(fā)射強度極高，而當接收光電平為“0”時，光強度極低。每個接收光電平與帶符號數據相關，并從解調器4輸出。當接收光電平為“7”時，解調器4輸出數據“3”。當接收光電平為“0”時，解調器4輸出數據“-4”。因而，解調器4為1位的接收信號而輸出多電平量化信號。
解碼器5從解調器4接受(K+M)位的接收信息(每位包括多電平信息)，并根據最小和解碼算法而應用LDPC奇偶校驗矩陣，以恢復K位的原始信息。
在圖2中，解調器4產生以8個電平量化的位。然而，通常，解調器4可使用被量化為L個值(L≥2)的位來執(zhí)行解碼處理。
在圖2中，可使用比較器來根據閾值而確定接收信號的電平，以產生二進制信號。
圖3示意性地示出了根據本發(fā)明的解碼器5的構造。圖3還示出了解調器4和通信路徑3。解調器4包括解調電路4a，用于對從通信路徑3施加的信號進行解調；以及模數轉換電路4b，用于將由解調電路4a產生的模擬解調信號轉換為數字信號。模數轉換電路4b將輸出數據Xn提供到解碼器5。提供到解碼器5的數據Xn為L-電平數據，其中L等于或大于2。由于數據Xn為多電平量化數據，所以在下文中，Xn將被稱為“碼元”。解碼器5根據最小和解碼算法而對輸入碼元Xn序列進行解碼，以產生估計碼Cn。
解碼器5包括對數似然比計算部件10，用于產生從解調器4接收的解調碼元Xn的對數似然比λn；行處理部件12，用于對奇偶校驗矩陣執(zhí)行行處理；列處理部件14，用于對奇偶校驗矩陣執(zhí)行列處理；以及循環(huán)確定部件16，用于根據從對數似然比計算部件10接收的對數似然比λn而產生符號和行處理部件12的輸出位(外部值對數比)αmn。
對數似然比計算部件10與接收信號的噪聲信息無關地產生對數似然比λn。當考慮到噪聲信息時，通常由Xn/2·σ給出對數似然比λn，其中σ表示噪聲方差。然而，在第一實施例中，對數似然比計算部件10由緩沖電路或常倍數(multiplying-constant)電路構成，并由Xn·f給出對數似然比λn，其中，f為非零正數。通過不利用噪聲信息而計算對數似然比，可簡化電路構造以及計算處理。根據最小和解碼算法，利用奇偶校驗矩陣處理中的最小值來執(zhí)行該操作，并由此在信號處理中保持線性。因此，不需要例如根據噪聲信息而對輸出數據進行歸一化的處理。
行和列處理部件12和14根據下面的等式(1)和(2)來執(zhí)行操作處理，并對奇偶校驗矩陣中行中的每個元素和列中的每個元素分別執(zhí)行處理(行處理和列處理)。行處理部件12根據從列處理部件14提供的先驗值對數比βmn和對數似然比λn來更新外部值對數比αmn。
αmn=(Πn′∈(m)\nsign(λn′+βmn′)×minn′∈A(m)\n|λn′+βmn′|)...(1)]]>βmn初始值＝0βmn=Σm′∈B(n)\mαm′n...(2)]]>在上面的等式(1)和(2)中，(n′∈A(m)\n)和(m′∈B(n)\m)表示所關心的元素之外的元素。在外部值對數比αmn中，n′不等于n(n′≠n)。在先驗值對數比β中，m′不等于m(m′≠m)。表示α和β在矩陣中的位置的下標“mn”通常以注腳形式表示，但為了易讀性，在本說明書中以平面形式(planar form)表示。
通過下面的等式(3)來定義函數“sign(x)”。
sign(x)=1x≥0-1x<0...(3)]]>
函數“min”表示用于得到最小值的操作。
在二元素(two-element)的情況下，集合A(m)和B(m)為集合[1，N]＝{1，2，...，N}的子集，M×N矩陣H＝[Hmn]為要被解碼的LDPC碼的奇偶校驗矩陣。
A(m)＝{nHmn＝1} ...(4)B(n)＝{mHmn＝1} ...(5)因此，子集A(m)表示在奇偶校驗矩陣H的第m行中帶有“1”的列索引號的集合，而子集B(n)表示在奇偶校驗矩陣H的第n列中帶有“1”的行索引號的集合。
具體地，現在將考慮如圖4所示的奇偶校驗矩陣H。在圖4中示出的奇偶校驗矩陣H中，在第一行的第一、第二、以及第三列中出現“1”，并且，在第二行的第三和第四列中也出現“1”。此外，在第三行的第四、第五和第六列中出現“1”。因此，在此情況下，子集A(m)表示如下A(1)＝{1，2，3}，A(2)＝{3，4}，A(3)＝{4，5，6}，同樣，子集B(n)表示如下B(1)＝B(2)＝{1}，B(3)＝{1，2}，B(4)＝{2，3}，B(5)＝B(6)＝{3}對于奇偶校驗矩陣H，當應用Tanner圖時，“1”表示與列相對應的變量節(jié)點和與行相對應的校驗節(jié)點之間的連接關系。在本說明書中，此關系被稱為“帶有‘1’”。更具體地，如圖5所示，變量節(jié)點1、2和3連接到校驗節(jié)點X(第一行)，而變量節(jié)點3和4連接到校驗節(jié)點Y(第二行)。變量節(jié)點4、5和6連接到校驗節(jié)點Z(第三行)。變量節(jié)點對應于奇偶校驗矩陣H中的列，而校驗節(jié)點X、Y和Z對應于奇偶校驗矩陣H中的各行。因而，將圖4中示出的奇偶校驗矩陣應用于總共3個信息位和3個冗余位的6位碼。
奇偶校驗矩陣H僅包括少量的“1”，并由此為低密度矩陣，從而使計算量較小。
在變量節(jié)點和校驗節(jié)點之間傳播每個條件概率P(Xi|Yi)，并根據MAP算法而為每個變量節(jié)點確定合適的符號。條件概率P(Xi|Yi)表示在條件Yi下Xi成立的可能性。
循環(huán)確定部件16基于由行和列處理部件12和14的操作處理的結果而產生一階估計字，并確定這些一階估計字是否形成碼字。當在奇偶校驗中校驗子(syndrome)不為“0”時，重復執(zhí)行該處理。當將該處理迭代了預定次數時，輸出當前產生的一階估計字，作為碼字。
根據本發(fā)明，通過存儲碼序列中|λn+βmn|的最小值和第二最小值并選擇所述兩個最小值的任一個，來執(zhí)行最小值函數min的運算，而與不利用所有輸入數據(碼元)Xn的對數似然比λn和先驗值對數比β而執(zhí)行前述等式(1)中的最小值函數min的運算處理操作(下文中稱為“Min操作”)的過程不同。
現在將具體描述在行處理部件12中計算外部值對數比αmn的操作。將輸入碼元序列Xn設想為下面的輸入碼元Xn＝(3，1，2，-1，1，2)如圖4所示的檢驗矩陣H用于奇偶校驗矩陣H，下文中僅將其稱為“校驗矩陣H”。
和對校驗矩陣H中第一行的處理一樣，執(zhí)行圖5中示出的對校驗節(jié)點X的處理。在此情況下，如圖6A所示，可通過使用變量節(jié)點2和3的值(λ2+β12)和(λ3+β13)來檢測絕對值的最小值、并乘以變量節(jié)點2和3的這些值的符號，而得到外部值對數比αmn。因此，通過下面的等式來表示外部值對數比α11α11＝sign(λ2+β12)·sign(λ3+β13)·Min(|λ2+β12|，|λ3+β13|)與變量節(jié)點4至6相對應的校驗矩陣H中的元素為“0”，并且，在此計算處理中不被利用。上面等式中的符號“·”表示相乘。
如圖6B所示，根據下面的等式，使用變量節(jié)點1和3的值(λ1+β11)和(λ3+β13)，同樣可得到外部值對數比α12。
α12＝sign(λ1+β11)·sign(λ3+β13)·Min(|λ1+β11|，|λ3+β13|)如圖6C所示，根據下面的等式，使用變量節(jié)點1和2的值(λ1+β11)和(λ2+β12)，可計算出外部值對數比α13。
α13＝sign(λ1+β11)·sign(λ2+β12)·Min(|λ1+β11|，|λ2+β12|)如上所述，在第一行的計算操作中，如圖6A-6C所示，計算第一行中除了所關心的元素或自身之外的絕對值最小的元素的分量，并乘以相關分量的符號。
在處理單元中所涉及的碼元中，得到絕對值最小的碼元、或最低似然信息(與精確度的可靠性相關的信息，并由此對應于概率信息)，并得到外部值對數比。因此，當利用奇偶校驗矩陣時，帶有“1”的位位置中的碼元包含與通信路徑中的可靠性相關的信息。因而，檢測出可靠性最低(即，似然最低)的碼元、或絕對值最小和出錯可能性最高的碼元。這種似然最低的碼元被視為產生最大影響，并被用來得到絕對值。這是Min操作的處理的具體內容。
通過在處理單元中將很有可能出錯、且在信號序列中產生影響的所有碼的符號相乘，而估計外部值對數比αmn的符號。該處理從可靠性最低的狀態(tài)開始，并重復該處理，以獲得可靠性最高的符號值。此處理操作為最小和解碼算法中的Min操作處理的內容。
例如，圖2中示出的解調器生成輸出，當傳送碼位為“1”或“0”時，假設該輸出的值為“3”或“-4”。然而，當由于通信路徑上的傳送損耗的影響而造成輸出值為“0”或“-1”時，其絕對值小，而出現錯誤的可能性高。使用這種絕對值小的不確定接收信號來恢復原始碼。
在下面的描述中，絕對值最小的信號被稱為似然最低的信號，這是由于這種信號具有高的出錯概率。
將得到的外部值對數比αmn提供到圖3中示出的列處理部件14和循環(huán)確定部件16。列處理部件14執(zhí)行由前述等式(2)表示的計算處理。在此處理中，使用在校驗矩陣H的每行中產生的外部值對數比，并相加所關心的行之外的對應列中帶有“1”的位置中的外部值對數比。因此，當校驗矩陣H具有圖4中示出的結構時，由于在第一行或所關心的行之外的第一列上的任何位置都不出現“1”，如圖7所示，所以先驗值對數比β11變?yōu)椤?”。
循環(huán)確定部件16使用由行處理部件12產生的外部值對數比αmn、以及從對數似然比計算部件10提供的對數似然比λn，并產生由多個碼構成的碼字。碼的數量對應于校驗矩陣的列數。
圖8為循環(huán)確定部件16的處理操作的流程圖。現在將參照圖8來描述循環(huán)確定部件16的處理操作。
在初始化操作中，初始化循環(huán)次數以及先驗值對數比βmn。循環(huán)次數表示由行處理部件12使用列處理部件14所產生的先驗值對數比βmn來產生外部值對數比αmn的循環(huán)中的操作次數。為循環(huán)次數預先確定最大值。將先驗值對數比βmn初始化為“0”(步驟SP1)。
接下來，根據接收碼元序列，對數似然比計算部件和行處理部件分別產生對數似然比λn和外部值對數比αmn，并將其提供到循環(huán)確定部件16(步驟SP2)。
根據對數似然比λn和外部值對數比αmn，循環(huán)確定部件16執(zhí)行(λn+∑αmn)運算，以計算估計的接收字Qn(步驟SP3)。對子集B(n)中的元素m實施求和“∑”。
確定在步驟SP3中計算出的值Qn的正/負號(步驟SP4)，并產生一階估計碼Cn(步驟SP5)。在以二進制補碼表示法來表示估計的接收字Qn時，可通過觀察最高有效位(符號位)的位值來確定正/負號。
當產生了所有估計碼Cn、并產生了碼字(C1，...，CN)時，隨后執(zhí)行奇偶校驗(步驟SP6)。在此奇偶校驗中，通過使用校驗矩陣H的轉置矩陣來計算((C1，...，CN)·Ht＝0)。當通過該計算而產生的校驗子為0時，輸出一階估計字(C1，...，CN)，作為估計字(步驟SP9)。
當產生的校驗子不為0時，隨后確定循環(huán)次數是否為最大值(步驟SP7)。具體地，對產生一階估計字的次數進行計數。當計數值達到了預定的最大值時，停止對碼的進一步計算，并將當前產生的一階估計字作為碼字輸出(步驟SP9)。因此，避免了這種情形，即為收斂性差的有噪聲的碼而不必要地浪費操作處理時間。
當在步驟SP7中確定循環(huán)次數未達到最大值時，循環(huán)次數加1，并恢復行和列處理部件12和14的處理，以再次執(zhí)行在步驟SP2中開始的操作處理。
上面的處理系列為在LDPC最小和解碼算法中的處理。稀疏矩陣或包含很少數目的“1”的矩陣用于奇偶校驗矩陣H，由此減小了計算次數。然而，在Min操作中，必須利用帶有“1”的節(jié)點的所有值來檢測最小絕對值。因此，如果奇偶校驗矩陣H的大小隨著接收碼元的數目的增加而增加，則“1”的數目相應增加，并且，執(zhí)行Min操作的部分的電路規(guī)模增大。根據本發(fā)明，根據下面描述的過程，用小規(guī)模的電路來高速執(zhí)行Min操作。
圖9為表示根據本發(fā)明的第一實施例的行處理部件12的處理操作的流程圖。下面將參照圖9來描述根據本發(fā)明的第一實施例的行處理部件的操作。
根據校驗矩陣H的子集A(m)，提取序列|λn′+βmn′|(步驟SP10)。
從提取的絕對值序列中檢測并存儲最小值和第二最小值(步驟SP11)。允許最小值和第二最小值彼此相等的情況。具體地，在計算外部值對數比αmn時，必須執(zhí)行從除去自身或所關心的節(jié)點的值之外的集合中選擇最小絕對值(下文中稱為“最小值”)的操作。因此，最小值和第二最小值可能彼此相等。接下來，執(zhí)行Min操作。確定輸入值(|λn′+βmn′|)是否與存儲的最小值相符(步驟SP12)。
當輸入值與最小值相符時，選擇第二最小值作為對應的Min操作值(步驟SP13)。當其與最小值不相符時，選擇比較中的最小值，并將其作為Min操作值輸出(步驟SP14)。
將在步驟SP13和SP14中選擇的Min操作值乘以符號，以產生外部值對數比αmn(步驟S15)。
因此，不需要存儲有關Tanner圖的變量節(jié)點(校驗矩陣中帶有“1”)的所有值，并且，僅需要存儲第一和第二最小值，以便顯著減小電路規(guī)模。由于僅執(zhí)行與最小值的比較來執(zhí)行Min操作，所以，不需要與其它絕對值分量的比較。此處理減小了操作處理時間。
在步驟SP15與符號相乘的處理中，僅與所關心的值的符號之外的符號相乘，并且，在以二進制補碼表示法來表示每個節(jié)點的值的情況下，可通過1位來表示符號。因此，用于存儲用于符號相乘的符號的存儲部件可具有顯著減小的存儲容量。在此情況下，在檢測最小值的過程中可預先得到所有變量節(jié)點的符號的相乘值。因此，可基于所有符號的乘積值、以及自身的符號或操作中的節(jié)點的值，而容易地執(zhí)行符號的相乘。具體地，當所有變量節(jié)點的符號的乘積為正、而自身的符號為負時，自身之外的操作值的符號的乘積為負。因此，當符號位“1”表示二進制補碼表示法中的負時，可通過確定所有節(jié)點的符號的乘積的符號位和自身的符號之間的相符/不相符，來執(zhí)行符號操作中的相乘處理。由此，同樣地簡化信號相乘處理，并可顯著簡化外部值對數比αmn的計算。
現在假定以下面的子集Vm作為示例。
Vm＝{v1，v2，v3，...，vk-1，vk}，其中，vi＝|λi+βmi|現在將考慮Min操作。假定最小值為v1，且第二最小值為vk。現在對外部值對數比αm1執(zhí)行Min操作。在此情況下，從自身之外的值v2至vk之中計算最小值。由于最小值為自身的值v1，所以，在值v1的Min操作中選擇第二最小值vk，從而得到Min操作的正確結果。對于值v2，從v1和v3-vk之中同樣選擇最小值，并由此選擇v1，從而得到Min操作的正確結果。對于值vk，從除去自身vk之外的值v1至vk-1之中同樣選擇最小值，并由此選擇v1。因而，可通過如圖9所示的步驟SP12至SP14中的操作來精確地執(zhí)行Min操作。
圖10示意性地示出了在圖3中示出的行處理部件12中執(zhí)行Min操作的部分的構造。在圖10中，Min操作部件包括絕對值存儲器20，用于通過使用輸入值(λn+βmn)來存儲絕對值；第一最小值存儲器22，用于連續(xù)地接收輸入值(λn+βmn)，并存儲絕對值最小的第一最小值FIM；第二最小值存儲器24，用于接收輸入值(λn+βmn)序列，并存儲第二最小值SEM；以及選擇器26，用于根據有關輸入值序列中的位置的位置信息i，而讀取絕對值存儲器20中的對應的絕對值val，并將絕對值va與第一最小值FIM相比較，以基于比較結果而選擇第一和第二最小值FIM和SEM中的一個，以便輸出Min操作的結果MIN。
給絕對值存儲器20連續(xù)提供校驗矩陣H的對應行(第m行)中的元素，并存儲其絕對值。在此情況下，僅給絕對值存儲器20連續(xù)提供與校驗矩陣H中帶有“1”的子集A(m)的列索引號相對應的元素。位置信息i表示子集A(m)中每個元素分別的位置。
圖11示出了圖10中示出的選擇器26的構造的示例。在圖11中，選擇器26包括比較器30，用于將根據位置信息i而從絕對值存儲器20中讀取的絕對值val與存儲在第一最小值存儲器22中的第一最小值FIM相比較；以及多路轉換器(MUX)32，用于根據比較器30的輸出信號而選擇第一和第二最小值FIM和SEM中的一個，并輸出Min操作結果MIN。
當比較器30確定從絕對值存儲器20中讀取的絕對值val等于第一最小值FIM時，多路轉換器32選擇第二最小值SEM，并將所選擇的值作為Min操作結果MIN而輸出。當比較器30確定從絕對值存儲器20中讀取的絕對值val不同于第一最小值FIM時，多路轉換器32選擇第一最小值FIM，并將其作為Min操作結果MIN而輸出。
如圖10和11所示，可僅通過基于每個絕對值val和第一最小值FIM之間的比較結果來選擇第一和第二最小值FIM和SEM中的一個，而產生Min操作結果。因此，可顯著減小電路規(guī)模和運算時間。
當絕對值存儲器20由FIFO(先進先出)電路(例如，移位寄存器電路)構成時，不特別需要提供指示子集A(m)中所關心的元素的位置的位置信息i。由于不使用校驗矩陣的對應行中與“0”相對應的列中的元素，所以，FIFO電路可以以輸入的順序來依次輸出絕對值val。因此，可以按位置順序來從絕對值存儲器20中讀取絕對值val，而不使用位置信息i。
如果以二進制補碼表示法表示操作值，則為存儲在絕對值存儲器20中的絕對值存儲除了操作值的符號位之外的位。當使用二進制補碼表示時，對符號位之中的“1”的位進行計數，并可確定存儲在絕對值存儲器20中的所有值的符號的乘積的正/負。根據位置信息i，確定與存儲在絕對值存儲器20中的絕對值val相對應的符號位是否與所有符號的乘積相符，并且，因而可得到在Min操作中使用的元素的符號的相乘結果。
因此，在此情況下，并行地執(zhí)行Min操作和符號相乘操作以快速檢測外部值對數比αmn。
圖12示出了用于M行乘N列的校驗矩陣的Min操作部分的構造。如圖12所示，為第一至第M行分別提供Min操作部件35-1至35-M。第一行Min操作部件35-1接收輸入值(λn+β1n)，并產生Min操作結果MIN(1)。第二行Min操作部件35-2接收輸入值(λn+β2n)，并產生Min操作結果MIN(2)。第M行Min操作部件35-M接收輸入值(λn+βMn)，并產生Min操作結果MIN(M)。
這些Min操作部件35-1至35-M各自具有圖10和11中示出的結構。Min操作部件35-1至35-M中的每個接收位置信息(即表示對應行中帶有“1”的列的信息)，并執(zhí)行Min操作處理。
因而，即使對于具有大尺寸的奇偶校驗矩陣H，也僅為各行提供Min操作部件35-1至35-M，如圖12所示。Min操作部件35-1至35-M中的每個僅需要存儲第一和第二最小值，并存儲與各個子集A(m)相對應的值。因此，僅在行方向上增加了電路規(guī)模，而抑制了列方向上的電路規(guī)模的增加。
將Min操作單元用于LDPC碼的解碼處理。然而，即使在奇偶校驗矩陣H不是稀疏的、且奇偶校驗矩陣H包含很多“1”并具有大的漢明行權重(行中“1”的數目)的情況下，也僅需要存儲第一和第二最小值。因此，通過利用Min操作單元的結構，可對除了LDPC碼之外的諸如BCH(Bose-Chaudhuri-Hocquenghem)碼和CRC(循環(huán)冗余校驗)碼的不同碼實施根據類似的最小和算法的解碼處理。
當與時鐘信號同步地執(zhí)行Min操作處理時，可通過對定義處理周期的時鐘信號進行計數，來產生位置信息i。
如上所述，根據本發(fā)明的第一實施例，通過為了和每個元素的絕對值相比較而存儲與子集相對應的元素的第一和第二最小值，來執(zhí)行Min操作處理。因此，即使在校驗矩陣的行的數目增加的情況下，也有可能抑制電路規(guī)模的增加，并可高速執(zhí)行Min操作處理。
圖13示意性地示出了根據本發(fā)明的第二實施例的Min操作單元的構造。在圖13中，Min操作單元包括第一和第二最小值存儲器22和24，其使用輸入值(λn+βmn)，并分別存儲其絕對值之中的第一和第二最小值；最小值位置存儲器40，將位置信息POS存儲在用于對存儲在第一最小值存儲器22中的第一最小值進行行處理的處理單元中；以及選擇器42，用于基于最小值位置存儲器40的位置信息POS和所關心的信號(即，要操作的信號)的位置信息i之間的比較，而選擇第一和第二最小值FIM和SEM中的一個，并輸出Min操作結果MIN。
根據圖13中示出的Min操作單元的構造，僅需要將位置信息存儲在第一最小值FIM的行處理單元中，而不需要將每個信號的值存儲在行處理單元中，以便可進一步減小器件規(guī)模。
圖14示意性地示出了圖13中示出的選擇器42的構造。在圖14中，選擇器42包括比較器50，用于將表示操作目標的值的位置的位置信息i與表示信號處理單元中的第一最小值FIM的位置的位置信息POS相比較；以及多路轉換器(MUX)52，用于根據比較器50的輸出信號而選擇第一和第二最小值FIM和SEM中的一個，并將所選的值作為Min操作結果MIN輸出。
當比較器50指示位置信息i等于信息POS時，選擇器42選擇第二最小值SEM，以將所選的值SEM作為Min操作結果MIN輸出。當比較器50指示位置信息i不同于信息POS時，多路轉換器52選擇第一最小值FIM，以將其作為Min操作結果MIN輸出。
在第一最小值FIM存在于多個位置的情況下，只需要僅存儲一個第一最小值的位置。
具體地，現在假定將值3、1、2、-1、-1和2分別分配給變量節(jié)點1至6，如圖15所示。如下執(zhí)行對示出的信號序列的Min操作。在計算絕對值的最小值中，首先將變量節(jié)點2的值“1”存儲為第一最小值FIM，而將其節(jié)點號“2”存儲為最小值位置信息POS。變量節(jié)點4或5帶有絕對值1，并且，在此情況下，將變量節(jié)點4的值存儲為第二最小值SEM。變量節(jié)點4的第二最小值SEM為“1”，這是因為取了絕對值。因此，在此情況下，第一和第二最小值FIM和SEM彼此相等。當對變量節(jié)點2實施Min操作時，通過參照除了變量節(jié)點2之外的變量節(jié)點的信號值，來選擇絕對值的最小值，并因此選擇第二最小值SEM。當對變量節(jié)點4實施Min操作時，通過參照除了變量節(jié)點4之外的變量節(jié)點的信號值，來執(zhí)行Min操作，以便選擇變量節(jié)點2的第一最小值FIM。對于變量節(jié)點5，同樣選擇變量節(jié)點2的第一最小值FIM。
即使在多個信號值的每一個都具有等于第一最小值的絕對值的情況下，將這種值中的兩個分別存儲為第一和第二最小值，并僅存儲有關第一最小值的位置的位置信息。因而，可通過根據操作目標的信號值的位置而選擇第一或第二最小值，來精確地執(zhí)行Min操作。
類似于圖12中示出的結構，以與校驗矩陣的每行相平行地排列圖13中示出的Min操作單元，并且，與對其它行的Min操作相并行地對每行執(zhí)行用于得到αmn的行處理中的Min操作。
圖16通過示例的方式示意性地示出了行處理單元中用于產生外部值對數比αmn的符號SGN的部分的構造。在圖16中，信號產生部分包括符號存儲器60，用于順序存儲輸入信號(λn+βmn)的符號；所有符號乘積保持電路62，用于得到并保持存儲在符號存儲器60中的所有符號的乘積；讀取電路64，用于根據位置信息i而從符號存儲器60中讀出符號；以及符號確定電路66，用于基于由讀取電路64讀取的符號sign(i)、以及保持在所有符號乘積保持電路62中的所有符號乘積的符號ALS，來確定外部值對數比αmn的符號SGN。
符號存儲器60由例如FIFO電路構成，并順序存儲輸入信號(λn+βmn)的符號。所有符號乘積保持電路62連續(xù)將存儲在符號存儲器60中的符號相乘，并保持相乘的最終結果。讀取電路64根據位置信息i而讀取存儲在符號存儲器60中的符號sign(i)。
當從讀取電路64讀取的符號sign(i)為正時，符號確定電路66輸出所有符號乘積結果ALS，作為外部值對數比αmn的符號SGN。當從讀取電路64讀取的符號sign(i)為負時，符號確定電路66對從所有符號乘積保持電路62提供的符號ALS取反，以產生外部值對數比αmn的符號SGN。
由此，可與Min操作相并行地檢測符號SGN。當每個碼元的符號通過1位來表示、且分別由符號位“0”和“1”來表示正和負號時，例如，可通過EXOR電路來實現此符號確定電路66。
如上所述，根據本發(fā)明的第二實施例，對于Min操作，存儲對應的信號序列中的第一和第二最小值，存儲最小值的位置，并根據位置信息而選擇第一和第二最小值中的一個，并將其作為Min操作的結果輸出。不需要存儲所有輸入信號序列，并可減小電路規(guī)模，以便即使在校驗矩陣具有增加的尺寸的情況下也能實現快速行處理。
現在將參照圖17來考慮6行乘12列的校驗矩陣。對輸入信號X(1)至X(12)實施Min操作。在圖17中示出的校驗矩陣中，在第一行的第1、第4、第6、第8、第10和第11列上設置“1”。在對第1行的處理中執(zhí)行Min操作時，從這些列上的輸入信號X(1)、X(4)、X(6)、X(8)、X(10)和X(11)之中檢測第一和第二最小值，并將其保持。如將在下面依次描述的，可以通過連續(xù)且順序接受輸入信號而檢測最小值的方式、或并行處理輸入信號的方式，來執(zhí)行最小值的這種檢測。
圖18示意性地示出了根據本發(fā)明的第三實施例的Min操作部件的構造。參照圖18，用于Min操作的預處理電路包括似然比提取和保持電路65，用于根據校驗矩陣中的“1”的位置而從對數似然比λn(輸入信號Xn)中提取似然比；以及加法電路67，用于執(zhí)行將由似然比提取和保持電路65保持的似然比加到從列處理單元提供的先驗值對數比βmn的操作ABS，并得到所得到的和的絕對值，以產生輸入信號X(n)。這些電路65和67執(zhí)行Min操作的預處理。
似然比提取和保持電路65根據對應的子集A(m)，而提取并保持連續(xù)且順序施加的對數似然比λn(輸入碼元Xn)。
加法電路67產生絕對值|λn+βmn|，并順序將其作為輸入信號X(n)而提供到Min操作部件70。
Min操作部件70包括第一大小比較部分72，用于將輸入信號X(n)與存儲在第一存儲器71中的值相比較，將具有較大似然的一個傳送到后級電路，并將似然較小的其它值存儲在第一存儲器71中；以及第二大小比較部分74，用于將從第一大小比較部分72接收的值與存儲在第二存儲器73中的值相比較，并將兩個值中的似然較小的值存儲在第二存儲器73中。第一和第二存儲器71和73具有被初始化為輸入信號X(n)的最大值的存儲數據。第一存儲器71存儲表示存儲信息在子集A(m)中的位置的位置信息。
第一存儲器將輸入信號X(n)的較小值連同對應的位置信息i一起存儲作為由第一大小比較部分72進行的大小比較的結果。當輸入信號X(n)等于存儲在第一存儲器71中的值時，第一大小比較部分72將輸入信號X(n)傳送到后級中的第二大小比較部分74。因此，第一存儲器71將輸入信號X(n)的序列中的最小值(即，絕對值最小的值)連同其位置信息一起存儲。因此，可提取第一最小值FIM和位置信息POS。
第二大小比較部分74將從第一大小比較部分72傳送的信號值與第二存儲器73的存儲值相比較。當從第一大小比較部分72接收的信號值的絕對值小于第二存儲器73的存儲值時，第二大小比較部分74用來自前階段的比較部分72的接收值來更新第二存儲器73的存儲值。因此，第二大小比較部分74存儲第二最小值，允許其絕對值和第一最小值FIM相等。將第二存儲器73的存儲值作為第二最小值SEM輸出。
因而，當輸入了要由似然比提取和保持電路65提取并保持的輸入信號Xn時，隨后連續(xù)且順序地將輸入信號X(n)傳送到Min操作部件70。當完成了所有輸入信號X(n)的傳送時，完成檢測第一最小值FIM和其位置信息POS、以及第二最小值SEM的操作?？赏ㄟ^對由第一大小比較部分72對接收的輸入信號X(n)實施比較操作的次數進行計數，來檢測位置信息POS。
Min操作部件70可通過例如DSP(數字信號處理器)的固件來實現，或可被配置成用軟件執(zhí)行比較和檢測操作，或可通過專用硬件來實現。例如，第一和第二存儲器71和73的每一個可以由寄存器電路或鎖存器電路而構成，其接收指示從對應的大小比較部分72和74產生的信號的比較結果作為選通指令信號(存儲更新指令信號)。當比較結果指示信號指示施加的信號(輸入信號)的絕對值小于存儲值時，存儲器71和73接受并保持從對應的大小比較部分72和74施加的信號值。
圖19示意性地示出了根據本發(fā)明的第三實施例的最小值檢測部件的另一個構造。在圖19中示出的這個最小值檢測部件中，將要在處理單元中操作的輸入信號X(1)、X(4)、X(6)、X(8)、X(10)和X(11)劃分為兩組，并臨時為每組檢測第一和第二最小值。具體地，給第一臨時最小值檢測部件80提供輸入數據X(1)、X(4)和X(6)，并檢測臨時第一最小值F1及其位置的位置信息P1、以及臨時第二最小值S1。給第二臨時最小值檢測部件82提供輸入數據X(8)、X(10)和X(11)，并檢測臨時第一最小值F2及其位置的位置信息P2、以及臨時第二最小值S2。將這些臨時最小值F1、S1、F2和S2以及位置信息P1和P2施加到最小值檢測和保持部件84。
最小值檢測和保持部件84從臨時最小值F1、S1、F2和S2中檢測第一和第二最小值FIM和SEM，并保持檢測出的最小值。最小值檢測和保持部件84還檢測和保持檢測出的第一最小值的位置信息POS。
最小值檢測和保持部件84可順序執(zhí)行最小值F1、F2、S1和S2的大小比較，以基于比較結果而檢測第一和第二最小值FIM和SEM，可替換地，可根據下面的算法來檢測最終的第一最小值FIM和最終的第二最小值SEM。
(i)如果S1≤F2，則F1≤S1≤F2≤S2。因此，將F1和S1分別設置為第一和第二最小值FIM和SEM。
(ii)如果S2≤F1，則F2≤S2≤F1≤S1。因此，將F2和S2分別設置為第一和第二最小值FIM和SEM。
(iii)如果S1＞F2且S2＞F1，則F1、F2＜S1、S2。因此，根據F1和F2之間的大小關系，將較小的一個設為第一最小值FIM，而將較大的一個設為第二最小值SEM。在F1＝F2的情況下，例如，將F1設為第一最小值FIM。
如圖19所示，通過并行地對輸入數據執(zhí)行處理，可高速執(zhí)行最小值檢測操作。
可將最小值檢測部件80和82、以及最小值檢測和保持部件84配置為以軟件方式執(zhí)行檢測操作，或還可將其配置為以硬件方式執(zhí)行檢測操作。
如上所述，根據本發(fā)明的第三實施例，基于要被操作的數據的比較而檢測最小值，以便可精確地執(zhí)行最小值檢測。
在根據本發(fā)明的最小和解碼算法中，通過僅利用第一和第二最小值來執(zhí)行Min操作。因此即使在校驗矩陣H中的行權重(即，校驗矩陣的行中的“1”的數目)大的情況下，也不會增加Min操作單元的規(guī)模。僅在行方向上的分量的數目隨著冗余位的數目的增加而增加。因此，解碼操作的對象不限于LDPC碼，并且，可通過根據類似的最小和算法產生奇偶校驗矩陣，而將根據本發(fā)明的解碼操作應用于諸如BHC碼和CRC碼的其它碼。因此，可將本發(fā)明類似地應用于除了低密度矩陣之外的校驗矩陣，以執(zhí)行解碼處理。
因而，本發(fā)明可應用于其中LDPC碼經過了解碼處理的通信系統(tǒng)中，并還可應用于利用其它碼的通信系統(tǒng)的接收方中的解碼單元。
盡管已詳細描述和圖解了本發(fā)明，但應當清楚地理解，僅通過圖解和示例的方式、而不是通過限制的方式來描述本發(fā)明，本發(fā)明的精神和范圍僅由所附權利要求的術語限定。
權利要求
1.一種用于在具有預定數目的信號的塊單元中執(zhí)行解碼的解碼單元，包括似然存儲組件，用于提取似然最低的第一信號以及僅次于所述第一信號似然最低的第二信號，并對于包括在一個塊單元中的所述預定數目的信號，存儲該第一和第二信號；選擇組件，用于為所述一個塊單元中的每個信號而選擇該第一和第二信號中的一個，以便選擇除了所述一個塊單元中的每個信號之外似然最低的信號；以及接收信號估計組件，用于從由所述選擇組件選擇的信號以及在所述一個塊單元中的信號的符號中產生新信號，以生成所述一個塊單元中的信號的估計信號序列。
2.如權利要求1所述的解碼單元，其中，所述選擇組件將該第一和第二信號與所述一個塊單元中的每個信號相比較，當每個信號的似然和所述第一信號的似然相同時選擇并輸出所述第二信號，否則選擇并輸出所述第一信號。
3.如權利要求1所述的解碼單元，其中，所述選擇組件包括位置信息存儲組件，用于存儲有關所述第一信號在所述一個塊單元中的信號序列中的位置的位置信息；以及信號選擇組件，用于根據所述一個塊單元中的每個信號的位置信息和存儲在所述位置信息存儲組件中的位置信息之間的比較結果，而選擇該第一和第二信號中的一個。
4.如權利要求1所述的解碼單元，其中，在該一個塊單元中的每個信號具有帶符號值，以及所述似然存儲組件通過作為似然的所述帶符號值的絕對值，存儲該第一和第二信號。
5.如權利要求1所述的解碼單元，還包括用于計算輸入信號的對數似然以產生所述一個塊單元中的信號并將所產生的所述信號施加到所述似然存儲組件的組件。
6.如權利要求1所述的解碼單元，其中，所述似然存儲組件包括第一存儲組件；第一比較組件，用于順序接收所述一個塊單元中的信號，將所述第一存儲組件的存儲值與每個接收信號的值相比較，存儲該存儲值與每個接收信號的所述值之中似然較小的一個，并將似然較大的其它值傳送到后級；第二存儲組件；以及第二比較組件，用于將從所述第一比較組件傳送的值與所述第二存儲組件的存儲值相比較，并將所比較的信號值之中似然較小的信號值存儲在所述第二存儲組件中。
7.如權利要求6所述的解碼單元，還包括位置信息存儲組件，用于存儲指示存儲在所述第一存儲組件中的信號值在所述一個塊單元中的信號序列中的位置的信息。
8.如權利要求1所述的解碼單元，還包括提取組件，用于從所述一個塊單元中的信號序列中提取對應于與在奇偶校驗矩陣的第一方向上帶有“1”的位置相對應的位置的信號，并將提取的信號傳送到所述似然存儲組件。
9.一種用于執(zhí)行通過使用在奇偶校驗矩陣中沿第一方向對齊的元素來計算輸入信號的估計值的處理的預處理的預處理裝置，包括存儲組件，用于接收輸入信號之中包括在一個處理單元中的信號，并從該輸入信號的最小絕對值開始，提取出兩個絕對值最小的信號，并存儲所述兩個信號；以及最小值檢測組件，用于為該處理單元中的每個輸入信號分別選擇存儲在所述存儲組件中的該兩個信號中的一個，以便選擇除了該處理單元中的所述每個輸入信號之外的絕對值最小的信號，并輸出所選的一個信號，所述處理是根據來自該最小值檢測組件的輸出信號，基于沿該奇偶校驗矩陣的第一方向對齊的元素對該處理單元中的該輸入信號執(zhí)行的。
全文摘要
在通過行處理單元對奇偶校驗矩陣的行執(zhí)行操作來計算外部值對數比αmn的處理中，存儲用于行處理的數據中的最小絕對值和第二最小絕對值。當要被處理的數據與最小值相符時，輸出第二最小值。當要被處理的數據與最小值不相符時，輸出最小值。因此，有可能簡化用于在根據最小和解碼算法進行解碼操作的處理中執(zhí)行得到最小值的Min操作的部分的構造。有可能減小用于對低密度奇偶校驗碼進行解碼的電路的規(guī)模。
文檔編號H03M13/03GK1674446SQ20051005489
公開日2005年9月28日 申請日期2005年3月22日 優(yōu)先權日2004年3月22日
發(fā)明者前畠貴 申請人:住友電氣工業(yè)株式會社