專利名稱：高頻開關(guān)電路及使用了它的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種進行高頻信號切換的高頻開關(guān)電路及使用了它的半導(dǎo)體裝置。
背景技術(shù)：
近年來，在以手機為代表的移動通信系統(tǒng)中，對使用了場效應(yīng)晶體管(FET)的高性能高頻開關(guān)的期望越來越大。
但是，這種使用了FET的高頻開關(guān)具有輸入大功率時高頻特性惡化的短處。
為了改善這種使用了FET的高頻開關(guān)的短處，曾經(jīng)提案過使多個FET串聯(lián)的方法(參照專利文獻1)。
下面，參照圖20，說明現(xiàn)有例所涉及的高頻開關(guān)電路。
圖20顯示現(xiàn)有的使多個FET串聯(lián)了的高頻開關(guān)的電路結(jié)構(gòu)。圖20所示的高頻開關(guān)電路是被稱為單刀雙擲(Single Pole Double ThrowSPDT)的2輸入1輸出結(jié)構(gòu)，包括第一輸出入端901到第三輸出入端903的三個輸出入端、設(shè)在各輸出入端之間的第一基本開關(guān)部801以及第二基本開關(guān)部802。
第一基本開關(guān)部801由4個耗盡型FET構(gòu)成，使第一FET811到第四FET814的漏極和源極串聯(lián)，第一FET811的源極與第一輸出入端901連接；第四FET814的漏極與第三輸出入端903連接。第一FET811到第四FET814的各柵極分別通過電阻851與控制端911連接。
第二基本開關(guān)部802是與第一基本開關(guān)部801相同的結(jié)構(gòu)，使第五FET815到第八FET818的漏極和源極串聯(lián)，第五FET815的源極與第二輸出入端902連接；第八FET818的漏極與第三輸出入端903連接。第五FET815到第八FET818的各柵極分別通過電阻851與控制端912連接。
構(gòu)成第一基本開關(guān)部801、第二基本開關(guān)部802的第一FET811到第四FET814、第五FET815到第八FET818的閾值電壓、柵極寬及柵極長都相等。
接著，用圖20說明現(xiàn)有電路的工作情況。在從第一輸出入端901輸入高頻信號，再從第三輸出入端903輸出的情況下，在控制端911上施加3V的電壓，在控制端912上施加0V的電壓，使第一FET811到第四FET814成為導(dǎo)通狀態(tài)；使第五FET815到第八FET818成為截止狀態(tài)。這時，第五FET815到第八FET818的漏極、源極的電位為3V，第五FET815到第八FET818的柵極電壓為0V。因此，-3V的逆向偏壓施加在各FET的柵極和源極間。
在這種情況下，在處于截止狀態(tài)的第五FET815到第八FET818的柵極和源極間存在寄生電容C1、寄生電容C3、寄生電容C5以及寄生電容C7；柵極和漏極間存在寄生電容C2、寄生電容C4、寄生電容C6以及寄生電容C8；源極和漏極間存在寄生電容C9、寄生電容C10、寄生電容C11以及寄生電容C12。在本現(xiàn)有例中，因為第五FET815到第八FET818的各柵極寬和柵極長相等，所以寄生電容C1到寄生電容C8的值相等，寄生電容C9到寄生電容C12的值也相等。
從高頻輸入端901輸入的高頻信號，也施加在處于截止狀態(tài)的第五FET815到第八FET818上，由寄生電容C1到寄生電容C8八等分的高頻信號電壓，疊加在第五FET815到第八FET818的各柵極上。相當于由寄生電容C9到寄生電容C12四等分的高頻信號電壓和控制電壓即3V之和的電壓施加在第五FET815到第八FET818的各漏極和源極間。
為了使第五FET815到第八FET818維持截止狀態(tài)，施加在第五FET815到第八FET818的各源極和漏極間、各柵極和源極間的電壓必須低于等于各FET的閾值電壓。
在第五FET815到第八FET818的任一柵極和漏極間或柵極和源極間的電壓要超過閾值電壓的情況下，相鄰的其他FET的柵極和漏極間或柵極和源極間的電壓上升，不讓該第五FET815到第八FET818的柵極和漏極間或柵極和源極間的電壓超過閾值電壓。但是，即使第五FET815臨近導(dǎo)通狀態(tài)，連接了第二輸出入端902的第五FET815的源極的電位也不能上升；同樣，即使第八FET818臨近導(dǎo)通狀態(tài)，連接了第三輸出入端903的第八FET818的漏極的電位也不能上升。因而，第五FET815和第八FET818與第六FET816和第七FET817相比，更容易成為導(dǎo)通狀態(tài)。
要是構(gòu)成基本開關(guān)部的一部分FET成為導(dǎo)通狀態(tài)，串聯(lián)的其他FET也就趁這個機會成為導(dǎo)通狀態(tài)，整個基本開關(guān)部成為導(dǎo)通狀態(tài)。因此，為了使基本開關(guān)部保持截止狀態(tài)，使與中間的FET相比更容易成為導(dǎo)通狀態(tài)的兩端的FET一直保持截止狀態(tài)是很重要的。
在本來應(yīng)該處于截止狀態(tài)的FET成為導(dǎo)通狀態(tài)的情況下，因為高頻信號的波形失去原形，所以發(fā)生失真特性的惡化。失真特性的規(guī)格值由每個使用開關(guān)電路的機器決定，要求開關(guān)電路要邊把失真特性的值控制得低于等于規(guī)格值，邊使開關(guān)電路能處理的最大信號振幅變大。
使n個FET串聯(lián)構(gòu)成的開關(guān)電路能處理的最大信號振幅(VRFmax)，一般根據(jù)控制電壓值Vc、串聯(lián)的FET的級數(shù)n以及FET的閾值電壓Vth決定，用算式(1)表示。
VRFmax＝2n(Vc+Vth)…算式(1)例如在圖20所示的開關(guān)電路中，控制電壓Vc為3V、閾值電壓Vth為-1.0V的情況下，F(xiàn)ET的段數(shù)n為4，從而根據(jù)算式(1)，VRFmax為16V。
如上所述，要想使開關(guān)電路能處理的最大信號振幅VRFmax變大，就要使閾值電壓Vth上升或使FET的級數(shù)n變大。
《專利文獻1》日本公開專利公報2002-232278號公報。
然而，若為了使開關(guān)電路能處理的最大信號振幅變大，而使FET的閾值電壓變大，則因為FET的通態(tài)電阻上升，所以便具有造成插入損耗的增大的問題。在使串聯(lián)的FET的級數(shù)變大的情況下，具有插入損耗增大、芯片尺寸增大而導(dǎo)致成本的上升的問題。

發(fā)明內(nèi)容
本發(fā)明正是為解決這些問題而研究開發(fā)出來的。其目的在于解決上述現(xiàn)有問題，實現(xiàn)一種既能不造成插入損耗、芯片尺寸的增大，又能輸入更大的功率的高頻開關(guān)電路。
為了達成上述目的，本發(fā)明的結(jié)構(gòu)如下在設(shè)有使多個場效應(yīng)晶體管(FET)串聯(lián)了的基本開關(guān)部的高頻開關(guān)電路中，位于基本開關(guān)部的兩端的兩個FET，與其他FET相比難以成為導(dǎo)通狀態(tài)。
具體地說，本發(fā)明所涉及的第一高頻開關(guān)電路以具有輸出入高頻信號的多個輸出入端、設(shè)在各輸出入端間的多個基本開關(guān)部的高頻開關(guān)電路為對象，各基本開關(guān)部由串聯(lián)的3個或3個以上的場效應(yīng)晶體管構(gòu)成，位于串聯(lián)的場效應(yīng)晶體管中的兩端的2個場效應(yīng)晶體管，與位于兩端的2個場效應(yīng)晶體管以外的場效應(yīng)晶體管相比，閾值電壓更高。
根據(jù)第一高頻開關(guān)電路，因為形成基本開關(guān)部的串聯(lián)的多個場效應(yīng)晶體管中，容易成為導(dǎo)通狀態(tài)、位于兩端的2個晶體管上的閾值電壓，與其他場效應(yīng)晶體管上的閾值電壓相比更高，所以在輸入大功率高頻信號的情況下，位于兩端的2個場效應(yīng)晶體管也難以成為導(dǎo)通狀態(tài)。因此能使開關(guān)電路能處理的最大信號振幅變大。另一方面，因為中間的場效應(yīng)晶體管的閾值電壓與兩端的2個場效應(yīng)晶體管相比更低，所以能夠控制作為整個基本開關(guān)部的插入損耗的增加。結(jié)果是，能夠?qū)崿F(xiàn)最大輸入功率大且高頻失真特性良好的高頻開關(guān)電路。
第二高頻開關(guān)電路以具有輸出入高頻信號的多個輸出入端、設(shè)在各輸出入端間的多個基本開關(guān)部的高頻開關(guān)電路為對象，各基本開關(guān)部由串聯(lián)的3個或3個以上的場效應(yīng)晶體管構(gòu)成，位于串聯(lián)的場效應(yīng)晶體管中的兩端的2個場效應(yīng)晶體管，與位于兩端的2個場效應(yīng)晶體管以外的場效應(yīng)晶體管相比，柵極寬更寬。
根據(jù)第二高頻開關(guān)電路，因為形成基本開關(guān)部、串聯(lián)的多個場效應(yīng)晶體管中，容易成為導(dǎo)通狀態(tài)、位于兩端的2個晶體管，與其他場效應(yīng)晶體管相比，柵極寬更寬，所以位于兩端的2個場效應(yīng)晶體管，與其他場效應(yīng)晶體管相比，柵極和源極間或柵極和漏極間的寄生電容更大。于是，因為位于兩端的2個場效應(yīng)晶體管與其他場效應(yīng)晶體管相比，截止狀態(tài)時施加在柵極和源極間或柵極和漏極間的高頻電壓更低，所以在輸入大功率高頻信號的情況下，位于兩端的2個場效應(yīng)晶體管也難以成為導(dǎo)通狀態(tài)。結(jié)果是，能使高頻開關(guān)電路能處理的最大信號振幅變大。另一方面，因為只使位于兩端的場效應(yīng)晶體管的柵極寬變寬，所以能夠控制作為整個基本開關(guān)部的芯片面積的增大。
第三高頻開關(guān)電路以具有輸出入高頻信號的多個輸出入端、設(shè)在各輸出入端間的多個基本開關(guān)部的高頻開關(guān)電路為對象，各基本開關(guān)部由串聯(lián)的3個或3個以上的場效應(yīng)晶體管構(gòu)成，位于串聯(lián)的場效應(yīng)晶體管中的兩端的2個場效應(yīng)晶體管，與位于兩端的2個場效應(yīng)晶體管以外的場效應(yīng)晶體管，其柵極長不同。
根據(jù)第三高頻開關(guān)電路，因為形成基本開關(guān)部、串聯(lián)的多個場效應(yīng)晶體管中容易成為導(dǎo)通狀態(tài)、位于兩端的2個晶體管，與其他場效應(yīng)晶體管，其柵極長不同，所以位于兩端的2個場效應(yīng)晶體管，與其他場效應(yīng)晶體管相比，柵極和源極間、柵極和漏極間或源極和漏極間的寄生電容更大。于是，因為位于兩端的2個場效應(yīng)晶體管與其他場效應(yīng)晶體管相比，截止狀態(tài)時施加在柵極和源極間或柵極和漏極間的高頻電壓更低，所以在輸入大功率高頻信號的情況下，位于兩端的2個場效應(yīng)晶體管也難以成為導(dǎo)通狀態(tài)。結(jié)果是，能使高頻開關(guān)電路能處理的最大信號振幅變大。另一方面，因為只使位于兩端的場效應(yīng)晶體管的柵極長變長，所以能夠控制作為整個基本開關(guān)部的芯片面積的增大。
第四高頻開關(guān)電路以具有輸出入高頻信號的多個輸出入端、設(shè)在各輸出入端間的多個基本開關(guān)部的高頻開關(guān)電路為對象，各基本開關(guān)部由串聯(lián)的2個或2個以上的場效應(yīng)晶體管構(gòu)成，其中的至少1個場效應(yīng)晶體管是在源極和漏極間設(shè)有2個或2個以上的柵極的多柵極場效應(yīng)晶體管，設(shè)在包括多柵極場效應(yīng)晶體管在內(nèi)，串聯(lián)的場效應(yīng)晶體管中的多個柵極中位于兩端的柵極，與多個柵極中位于兩端的柵極以外的柵極相比，閾值電壓更高。
根據(jù)第四高頻開關(guān)電路，因為基本開關(guān)部由至少包括1個多柵極場效應(yīng)晶體管在內(nèi)、串聯(lián)的2個或2個以上的場效應(yīng)晶體管構(gòu)成，設(shè)在包括多柵極場效應(yīng)晶體管的多個場效應(yīng)晶體管中的多個柵極中，容易成為導(dǎo)通狀態(tài)、位于兩端的柵極，與其他柵極相比閾值電壓更高，所以在輸入大功率高頻信號的情況下，位于兩端的柵極也難以成為導(dǎo)通狀態(tài)。因此，能使高頻開關(guān)電路能處理的最大信號振幅變大。因為只使位于兩端的柵極的閾值電壓上升，所以能夠控制作為整個基本開關(guān)部的插入損耗的增大。而且，因為使用多柵極場效應(yīng)晶體管，所以還能夠控制芯片面積的增大。
第五高頻開關(guān)電路以具有輸出入高頻信號的多個輸出入端、設(shè)在各輸出入端間的多個基本開關(guān)部的高頻開關(guān)電路為對象，各基本開關(guān)部由串聯(lián)的2個或2個以上的場效應(yīng)晶體管構(gòu)成，其中的至少1個場效應(yīng)晶體管是在源極和漏極間設(shè)有2個或2個以上的柵極的多柵極場效應(yīng)晶體管，設(shè)在包括多柵極場效應(yīng)晶體管，串聯(lián)的場效應(yīng)晶體管中的多個柵極中位于兩端的柵極，與多個柵極中位于兩端的柵極以外的柵極相比，柵極寬更寬。
根據(jù)第五高頻開關(guān)電路，因為基本開關(guān)部由至少包括1個多柵極場效應(yīng)晶體管、串聯(lián)的2個或2個以上的場效應(yīng)晶體管構(gòu)成，設(shè)在包括多柵極場效應(yīng)晶體管的多個場效應(yīng)晶體管中的多個柵極中，容易成為導(dǎo)通狀態(tài)、位于兩端的柵極，與其他柵極相比柵極寬更寬，所以位于兩端的柵極與其他柵極相比截止狀態(tài)時施加的高頻電壓更低。于是，在輸入大功率高頻信號的情況下，位于兩端的柵極也難以成為導(dǎo)通狀態(tài)。結(jié)果是，能使高頻開關(guān)電路能處理的最大信號振幅變大。因為使用多柵極場效應(yīng)晶體管，所以還能夠控制芯片面積的增大。
第六高頻開關(guān)電路以具有輸出入高頻信號的多個輸出入端、設(shè)在各輸出入端間的多個基本開關(guān)部的高頻開關(guān)電路為對象，各基本開關(guān)部由串聯(lián)的2個或2個以上的場效應(yīng)晶體管構(gòu)成，其中的至少1個場效應(yīng)晶體管是在源極和漏極間設(shè)有2個或2個以上的柵極的多柵極場效應(yīng)晶體管，設(shè)在包括多柵極場效應(yīng)晶體管，串聯(lián)的場效應(yīng)晶體管中的多個柵極中位于兩端的柵極，與多個柵極中位于兩端的柵極以外的柵極，其柵極長不同。
根據(jù)第六高頻開關(guān)電路，因為基本開關(guān)部由至少包括1個多柵極場效應(yīng)晶體管、串聯(lián)的2個或2個以上的場效應(yīng)晶體管構(gòu)成，設(shè)在包括多柵極場效應(yīng)晶體管的多個場效應(yīng)晶體管中的多個柵極中，容易成為導(dǎo)通狀態(tài)、位于兩端的柵極，其柵極長與其他柵極不同，所以位于兩端的柵極與其他柵極相比，截止狀態(tài)時施加的高頻電壓更低。于是，在輸入大功率高頻信號的情況下，位于兩端的柵極也難以成為導(dǎo)通狀態(tài)。結(jié)果是，能使高頻開關(guān)電路能處理的最大信號振幅變大。因為使用多柵極場效應(yīng)晶體管，所以還能夠控制芯片面積的增大。
第七高頻開關(guān)電路以具有輸出入高頻信號的多個輸出入端、設(shè)在各輸出入端間的多個基本開關(guān)部的高頻開關(guān)電路為對象，各基本開關(guān)部是在漏極和源極間設(shè)有3個或3個以上的柵極的多柵極場效應(yīng)晶體管，其柵極中設(shè)在離源極或漏極最近的地方的2個柵極，與設(shè)在離源極或漏極最近的地方的柵極以外的柵極相比，閾值電壓更高。
根據(jù)第七高頻開關(guān)電路，基本開關(guān)部由設(shè)有3個或3個以上的柵極的多柵極場效應(yīng)晶體管構(gòu)成，因為多個柵極中容易成為導(dǎo)通狀態(tài)、位于兩端的柵極，與其他柵極相比閾值電壓更高，所以在輸入大功率高頻信號的情況下，位于兩端的柵極也難以成為導(dǎo)通狀態(tài)。因此，能使高頻開關(guān)電路能處理的最大信號振幅變大。因為只使位于兩端的柵極的閾值電壓上升，所以能夠控制作為整個基本開關(guān)部的插入損耗的增大。而且，因為基本開關(guān)部由1個多柵極場效應(yīng)晶體管形成，所以還能夠控制芯片面積的增大。
第八高頻開關(guān)電路以具有輸出入高頻信號的多個輸出入端、設(shè)在各輸出入端間的多個基本開關(guān)部的高頻開關(guān)電路為對象，各基本開關(guān)部是在漏極和源極間設(shè)有3個或3個以上的柵極的多柵極場效應(yīng)晶體管，其柵極中設(shè)在離源極或漏極最近的地方的2個柵極，與設(shè)在離源極或漏極最近的地方的柵極以外的柵極相比，柵極寬更寬。
根據(jù)第八高頻開關(guān)電路，基本開關(guān)部由設(shè)有3個或3個以上的柵極的多柵極場效應(yīng)晶體管構(gòu)成，因為多個柵極中容易成為導(dǎo)通狀態(tài)、位于兩端的柵極，與其他柵極相比柵極寬更寬，所以位于兩端的柵極與其他柵極相比截止狀態(tài)時施加的高頻電壓更低。于是，在輸入大功率高頻信號的情況下，位于兩端的柵極也難以成為導(dǎo)通狀態(tài)。結(jié)果是，能使高頻開關(guān)電路能處理的最大信號振幅變大。因為基本開關(guān)部由1個多柵極場效應(yīng)晶體管形成，所以還能夠控制芯片面積的增大。
第九高頻開關(guān)電路以具有輸出入高頻信號的多個輸出入端、設(shè)在各輸出入端間的多個基本開關(guān)部的高頻開關(guān)電路為對象，各基本開關(guān)部是在漏極和源極間設(shè)有3個或3個以上的柵極的多柵極場效應(yīng)晶體管，其柵極中設(shè)在離源極或漏極最近的地方的2個柵極，與設(shè)在離源極或漏極最近的地方的柵極以外的柵極，其柵極長不同。
根據(jù)第九高頻開關(guān)電路，基本開關(guān)部由設(shè)有3個或3個以上的柵極的多柵極場效應(yīng)晶體管構(gòu)成，因為多個柵極中容易成為導(dǎo)通狀態(tài)、位于兩端的柵極，柵極長與其他柵極不同，所以位于兩端的柵極與其他柵極相比截止狀態(tài)時施加的高頻電壓更低。于是，在輸入大功率高頻信號的情況下，位于兩端的柵極也難以成為導(dǎo)通狀態(tài)。結(jié)果是，能使高頻開關(guān)電路能處理的最大信號振幅變大。因為基本開關(guān)部由1個多柵極場效應(yīng)晶體管形成，所以還能夠控制芯片面積的增大。
最好是這樣的，本發(fā)明的高頻開關(guān)電路，在其中的至少一個輸出入端和接地之間還設(shè)有基本開關(guān)部。使其為這樣的構(gòu)成，因為能使輸出入端高頻地接地，所以能將輸出入端之間更確實地切斷。
在這種情況下，也可以是這樣的，作為設(shè)在各輸出入端間的基本開關(guān)部及設(shè)在輸出入端和接地之間的基本開關(guān)部，使用結(jié)構(gòu)相互不同的基本開關(guān)部。例如，最好是這樣的，在本發(fā)明的第一到第九高頻開關(guān)電路中的任一個高頻開關(guān)電路中，在其中的至少一個輸出入端和接地之間還設(shè)有與構(gòu)成本發(fā)明的第一到第九高頻開關(guān)電路中任一個高頻開關(guān)電路的基本開關(guān)部一樣的基本開關(guān)部。
本發(fā)明的半導(dǎo)體裝置，使本發(fā)明的高頻開關(guān)電路集成在半導(dǎo)體襯底上。
根據(jù)本發(fā)明的半導(dǎo)體裝置，因為插入損耗、芯片面積小，且顯示出色的失真特性的高頻開關(guān)電路集成化在襯底上，所以能夠處理大功率，能夠?qū)崿F(xiàn)尺寸小的半導(dǎo)體裝置。
-發(fā)明的效果-根據(jù)本發(fā)明所涉及的高頻開關(guān)電路和使用了它的半導(dǎo)體裝置，因為能不使插入損耗和芯片尺寸增大，又能使高頻開關(guān)電路能處理的最大信號振幅變大，所以能夠?qū)崿F(xiàn)在輸入大功率的情況下也顯示出色的失真特性的高頻開關(guān)電路及半導(dǎo)體裝置。


圖1是顯示本發(fā)明的第一實施形態(tài)所涉及的高頻開關(guān)電路的電路圖。
圖2是顯示已集成化了本發(fā)明的第一實施形態(tài)所涉及的高頻開關(guān)電路的半導(dǎo)體襯底的俯視圖。
圖3顯示已集成化了本發(fā)明的第一實施形態(tài)所涉及的高頻開關(guān)電路的半導(dǎo)體襯底，圖3(a)是沿圖2中的IIIa-IIIa線的剖面圖；圖3(b)是沿圖2中的IIIb-IIIb線的剖面圖；圖3(c)是沿圖2中的IIIc-IIIc線的剖面圖；圖3(d)是沿圖2中的IIId-IIId線的剖面圖。
圖4是顯示本發(fā)明的第一實施形態(tài)所涉及的高頻開關(guān)電路的輸入電壓和諧波失真的關(guān)系的曲線圖。
圖5是顯示本發(fā)明的第二實施形態(tài)所涉及的高頻開關(guān)電路的電路圖。
圖6是顯示已集成化了本發(fā)明的第二實施形態(tài)所涉及的高頻開關(guān)電路的半導(dǎo)體襯底的俯視圖。
圖7是顯示本發(fā)明的第三實施形態(tài)所涉及的高頻開關(guān)電路的電路圖。
圖8是顯示已集成化了本發(fā)明的第三實施形態(tài)所涉及的高頻開關(guān)電路的半導(dǎo)體襯底的俯視圖。
圖9顯示已集成化了本發(fā)明的第三實施形態(tài)所涉及的高頻開關(guān)電路的半導(dǎo)體襯底，圖9(a)是沿圖8中的IXa-IXa線的剖面圖；圖9(b)是沿圖8中的IXb-IXb線的剖面圖；圖9(c)是沿圖8中的IXc-IXc線的剖面圖；圖9(d)是沿圖8中的IXd-IXd線的剖面圖。
圖10是顯示本發(fā)明的第四實施形態(tài)所涉及的高頻開關(guān)電路的電路圖。
圖11是顯示已集成化了本發(fā)明的第四實施形態(tài)所涉及的高頻開關(guān)電路的半導(dǎo)體襯底的俯視圖。
圖12顯示已集成化了本發(fā)明的第四實施形態(tài)所涉及的高頻開關(guān)電路的半導(dǎo)體襯底，圖12(a)是沿11中的XIIa-XIIa線的剖面圖；圖12(b)是沿圖11中的XIIb-XIIb線的剖面圖；圖12(c)是沿圖11中的XIIc-XIIc線的剖面圖；圖12(d)是沿圖11中的XIId-XIId線的剖面圖。
圖13是顯示本發(fā)明的第五實施形態(tài)所涉及的高頻開關(guān)電路的電路圖。
圖14是顯示已集成化了本發(fā)明的第五實施形態(tài)所涉及的高頻開關(guān)電路的半導(dǎo)體襯底的俯視圖。
圖15顯示已集成化了本發(fā)明的第五實施形態(tài)所涉及的高頻開關(guān)電路的半導(dǎo)體襯底，圖15(a)是沿14中的XVa-XVa線的剖面圖；圖15(b)是沿圖14中的XVb-XVb線的剖面圖。
圖16是顯示本發(fā)明的第六實施形態(tài)所涉及的高頻開關(guān)電路的電路圖。
圖17是顯示已集成化了本發(fā)明的第六實施形態(tài)所涉及的高頻開關(guān)電路的半導(dǎo)體襯底的俯視圖。
圖18顯示已集成化了本發(fā)明的第六實施形態(tài)所涉及的高頻開關(guān)電路的半導(dǎo)體襯底，是沿17中的XVIII-XVIII線的剖面圖。
圖19是顯示本發(fā)明的第七實施形態(tài)所涉及的高頻開關(guān)電路的電路圖。
圖20是顯示現(xiàn)有例所涉及的高頻開關(guān)電路的電路圖。
符號說明11-第一活性層；12-第二活性層；13-第三活性層；14-第四活性層；15-第五活性層；16-第六活性層；17-第七活性層；18-第八活性層；21-半導(dǎo)體襯底；22-介電膜形成區(qū)域；25-蓋層；26A-金屬布線；26B-金屬布線；26C-金屬布線；31-第一FET的源極；32-第二FET的源極；33-第三FET的源極；34-第四FET的源極；35-第五FET的源極；36-第六FET的源極；37-第七FET的源極；38-第八FET的源極；41-第一FET的漏極；42-第二FET的漏極；43-第三FET的漏極；44-第四FET的漏極；45-第五FET的漏極；46-第六FET的漏極；47-第七FET的漏極；48-第八FET的漏極；51-第一FET的柵極；52-第二FET的柵極；53-第三FET的柵極；54-第四FET的柵極；55-第五FET的柵極；56-第六FET的柵極；57-第七FET的柵極；58-第八FET的柵極；61A-第一多柵極FET的第一柵極；61B-第一多柵極FET的第二柵極；61C-第一多柵極FET的第三柵極；61D-第二多柵極FET的第一柵極；61E-第二多柵極FET的第二柵極；62A-第三多柵極FET的第一柵極；62B-第三多柵極FET的第二柵極；62C-第三多柵極FET的第三柵極；62D-第四多柵極FET的第一柵極；62E-第四多柵極FET的第二柵極；71A-第一4柵極FET的第一柵極；71B-第一4柵極FET的第二柵極；71C-第一4柵極FET的第三柵極；71D-第一4柵極FET的第四柵極；72A-第二4柵極FET的第一柵極；72B-第二4柵極FET的第二柵極；72C-第二4柵極FET的第三柵極；72D-第二4柵極FET的第四柵極；81-第一柵極下側(cè)區(qū)域；82-第二柵極下側(cè)區(qū)域；83-第一柵極和第四柵極下側(cè)區(qū)域；101-第一FET；102-第二FET；103-第三FET；104-第四FET；105-第五FET；106-第六FET；107-第七FET；108-第八FET；109-第九FET；110-第十FET；111-第十一FET；112-第十二FET；113-第十三FET；114-第十四FET；115-第十五FET；116-第十六FET；161-第一多柵極FET；162-第二多柵極FET；163-第三多柵極FET；164-第四多柵極FET；171-第一4柵極FET；172-第二4柵極FET；201-電阻；301-電容器；401-第一輸出入端；402-第二輸出入端；403-第三輸出入端；501-第一控制端；502-第二控制端；601-第一基本開關(guān)部；602-第二基本開關(guān)部；603-第三基本開關(guān)部；604-第四基本開關(guān)部；C1-寄生電容；C2-寄生電容；C3-寄生電容；C4-寄生電容；C5-寄生電容；C6-寄生電容；C7-寄生電容；C8-寄生電容；C9-寄生電容；C10-寄生電容；C11-寄生電容；C12-寄生電容。
具體實施例方式
(第一實施形態(tài))參照圖1到圖4說明本發(fā)明所涉及的第一實施形態(tài)。圖1顯示本發(fā)明的第一實施形態(tài)所涉及的高頻開關(guān)電路的等效電路。如圖1所示，形成有SPDT，包括第一輸出入端401、第二輸出入端402及第三輸出入端403的3個輸出入端和設(shè)在各輸出入端間的第一基本開關(guān)部601、第二基本開關(guān)部602的2個基本開關(guān)部。
第一基本開關(guān)部601由在第一輸出入端401和第三輸出入端403之間串聯(lián)的4個耗盡型FET構(gòu)成，使第一FET101到第四FET104的漏極和源極串聯(lián)，第一FET101的源極與第一輸出入端401連接；第四FET104的漏極與第三輸出入端403連接。第一FET101到第四FET104的各柵極，分別通過電阻201與控制端501連接。
第二基本開關(guān)部602的結(jié)構(gòu)與第一基本開關(guān)部601相同，使第五FET105到第八FET108的漏極和源極串聯(lián)，第五FET105的源極與第二輸出入端402連接；第八FET108的漏極與第三輸出入端403連接。第五FET105到第八FET108的各柵極，分別通過電阻201與控制端502連接。
下面，用圖2和圖3更詳細說明高頻開關(guān)電路的實際結(jié)構(gòu)。圖2顯示集成化了圖1所示的電路的半導(dǎo)體襯底的平面結(jié)構(gòu)，圖3(a)到圖3(d)分別顯示沿圖2中的IIIa-IIIa線、IIIb-IIIb線、IIIc-IIIc線及IIId-IIId線的剖面結(jié)構(gòu)。
如圖2、圖3(a)到圖3(d)所示，在半導(dǎo)體襯底22中被介電材料覆蓋的區(qū)域21表面形成有第一輸出入端401、第二輸出入端402、第三輸出入端403、第一控制端501以及第二控制端502。
在第一輸出入端401和第三輸出入端403之間的半導(dǎo)體襯底22上，形成有從輸出入端401側(cè)開始排下去的第一FET101到第四FET104。
第一FET101由形成在半導(dǎo)體襯底22表面上的活性層11、形成在活性層11上的源極31、漏極41以及柵極51構(gòu)成。如圖3(a)所示，源極31和漏極41由設(shè)在活性層11上的蓋層25和設(shè)在蓋層25上的電極27構(gòu)成，在活性層11上，漏極41具有由4根齒構(gòu)成的梳子狀結(jié)構(gòu)，該4根齒在橫向上等間隔地排列，沿著垂直于橫向的方向從該活性層11的一端延伸到另一端；源極31具有由3根齒構(gòu)成的梳子狀結(jié)構(gòu)，該3根齒設(shè)在漏極41的4根齒之間，跟漏極41相對；柵極51具有由6根齒構(gòu)成的梳子狀結(jié)構(gòu)，該6根齒形成在源極31的3根齒和漏極41的4根齒之間。
同樣，在第二活性層12到第四活性層14上分別形成有第二FET102到第四FET104，第一FET101的源極31通過金屬布線26A與第一輸出入端401電連接；第四FET104的漏極44通過金屬布線26B與第三輸出入端403連接。第一FET101的漏極41和第二FET102的源極32、第二FET102的漏極42和第三FET103的源極33以及第三FET103的漏極43和第四FET104的源極34分別連接，4個FET在輸出入端401和第三輸出入端403之間串聯(lián)。
第一FET101的柵極51、第二FET102的柵極52、第三FET103的柵極53以及第四FET104的柵極54，分別通過電阻201和金屬布線26C與第一控制端501連接，形成了第一基本開關(guān)部601。
與第一基本開關(guān)部601一樣，在第二輸出入端402和第三輸出入端403之間形成有由第五FET105到第八FET108形成的第二基本開關(guān)部602，從整體來看，是SPDT的高頻開關(guān)電路集成化在半導(dǎo)體襯底22上。
在本實施形態(tài)中，因為第一FET101中的柵極51的6根齒與第一活性層11接觸的長度各為100μm，所以第一FET101的柵極寬為600μm。因為第一FET101到第八FET108具有相同的電極結(jié)構(gòu)，所以第一FET101到第八FET108中的柵極寬度都為600μm。
形成有第一FET101、第四FET104、第五FET105以及第八FET108的第一活性層11、第四活性層14、第五活性層15以及第八活性層18，雜質(zhì)濃度設(shè)定得與形成有第二FET102、第三FET103、第六FET106以及第七FET107的第二活性層12、第三活性層13、第六活性層16以及第七活性層17相比更低，第一FET101、第四FET104、第五FET105以及第八FET108的閾值電壓為-0.5V，與第二FET102、第三FET103、第六FET106以及第七FET107的閾值電壓-1.0V相比更高。
接著，說明本實施形態(tài)的高頻開關(guān)電路的工作情況。在從輸出入端401輸入的高頻信號再從輸出入端403輸出的情況下，第一基本開關(guān)部601處于導(dǎo)通狀態(tài)，第二基本開關(guān)部602處于截止狀態(tài)，即第五FET105到第八FET108處于截止狀態(tài)。在這個狀態(tài)中，如果向第一輸出入端401輸入高頻信號，高頻信號也就施加在處于截止狀態(tài)的第五FET105到第八FET108上，按各個FET的寄生電容分配的高頻電壓疊加在各柵極上。
因此，在向第一輸出入端401輸入近似最大信號振幅的高頻信號的情況下，閾值電壓低的第六FET106或第七FET107中的一個FET第一個臨近導(dǎo)通狀態(tài)。但是，因為與此同時，與該FET相鄰的FET的端電壓上升，不讓該FET成為導(dǎo)通狀態(tài)，所以第六FET106和第七FET107保持截止狀態(tài)。在信號振幅進一步增大的情況下，最后第五FET105或第八FET108就成為導(dǎo)通狀態(tài)，高頻開關(guān)電路能處理的最大信號振幅按第五FET105和第八FET108的閾值電壓決定。另一方面，第二基本開關(guān)部602的插入損耗，能與使第五FET105到第八FET108的所有閾值電壓都高的情況相比控制得更低。
根據(jù)本實施形態(tài)的高頻開關(guān)電路，用算式(1)表示的最大信號振幅VRFmax與所有FET的閾值電壓為-1.0V的情況相比，大約提高4V，把這個換算成功率就為36.8dBm，最大容許功率與現(xiàn)有例相比提高了1.8dBm。
圖4是顯示輸入功率和諧波失真的關(guān)系的圖。在圖4中，橫軸顯示輸入功率值(dBm)，豎軸顯示諧波失真(dBm)。如圖4所示，在用實線表示的使用了本實施形態(tài)的高頻開關(guān)的情況下，與用虛線顯示的使用了現(xiàn)有例高頻開關(guān)的情況相比，達成諧波失真的規(guī)格值-30dBm的輸入功率值提高了約2dBm。這時，插入損耗的增大低于等于0.1dBm，是可以不顧的值。
如上說明，本實施形態(tài)的高頻開關(guān)電路，在多個FET串聯(lián)的基本開關(guān)部中，使兩端的2個FET的閾值電壓與中間的FET的閾值電壓相比更高，既能使最大輸入功率增大，又能將插入損耗控制得很低，結(jié)果能夠改善諧波失真特性。
補充說明一下，在本實施形態(tài)中，兩端的FET的閾值電壓與其他FET的閾值電壓相比高50％。高20％或大于20％，最好高30％或大于30％也都能得到同樣的效果。不過，若考慮到插入損耗的增大，最好閾值電壓便為0V或低于0V。
補充說明一下，在本實施形態(tài)中說明的是，從輸出入端401輸入的高頻信號向輸出入端403輸出的情況，從輸出入端402輸入的高頻信號向輸出入端403輸出的情況也一樣。
在本實施形態(tài)中，基本開關(guān)部是使4個FET串聯(lián)的，使3個或3個以上的FET串聯(lián)就能得到同樣的效果。
(第二實施形態(tài))參照圖5和圖6說明本發(fā)明所涉及的第二實施形態(tài)。圖5顯示本發(fā)明的第二實施形態(tài)所涉及的高頻開關(guān)電路的等效電路。如圖5所示，形成有具有第一基本開關(guān)部601和第二基本開關(guān)部602的SPDT，與第一實施形態(tài)一樣。
圖6顯示把本實施形態(tài)的高頻開關(guān)電路集成化在半導(dǎo)體襯底上的狀態(tài)。補充說明一下，在圖6中，用同一個符號表示與圖2所示的結(jié)構(gòu)因素相同的結(jié)構(gòu)因素，省略說明。
如圖6所示，在本實施形態(tài)中，形成在半導(dǎo)體襯底22上的第一活性層11、第四活性層14、第五活性層15以及第八活性層18，在柵極延伸方向上的寬度(柵極寬方向上的寬度)設(shè)定得與第二活性層12、第三活性層13、第六活性層16以及第七活性層17相比較寬。因此，第一FET101、第四FET104、第五FET105以及第八FET108，與第二FET102、第三FET103、第六FET106以及第七FET107相比，柵極在活性層上延伸的長度更長，從而柵極寬較寬。
在本實施形態(tài)中，第一FET101、第四FET104、第五FET105以及第八FET108的柵極寬設(shè)定為3mm；第二FET102、第三FET103、第六FET106以及第七FET107的柵極寬設(shè)定為2mm。
在本實施形態(tài)中，第一活性層11到第八活性層18中的雜質(zhì)濃度設(shè)定為一定程度，第一FET101到第八FET108的閾值電壓都設(shè)定為-1.0V。
接著，說明下述情況下的本實施形態(tài)的高頻開關(guān)電路的工作情況使第一基本開關(guān)部601處于導(dǎo)通狀態(tài)，使第二基本開關(guān)部602處于截止狀態(tài)，把從輸出入端401輸入的高頻信號再從輸出入端403輸出。
在處于截止狀態(tài)的第五FET105到第八FET108的柵極和源極間分別有寄生電容C1、寄生電容C3、寄生電容C5以及寄生電容C7；柵極和漏極間分別有寄生電容C2、寄生電容C4、寄生電容C6以及寄生電容C8；源極和漏極間分別有寄生電容C9、寄生電容C10、寄生電容C11以及寄生電容C12。
在本實施形態(tài)中，在第五FET105和第八FET108中，因為柵極寬與第六FET106和第七FET107相比寬為1.5倍，所以寄生電容C1、寄生電容C2、寄生電容C7以及寄生電容C8的值，與寄生電容C3、寄生電容C4、寄生電容C5以及寄生電容C6相比大為1.5倍。
從輸出入端401輸入的高頻信號，也施加在處于截止狀態(tài)的第五FET105到第八FET108的各FET上，按各FET的寄生電容分配的高頻電壓疊加在第五FET105到第八FET108的各柵極上。
因此，在本實施形態(tài)中，施加在第五FET105和第八FET108的各柵極和源極間、柵極和漏極間的電壓，成為輸入的信號振幅的十分之一，能減少到在寄生電容C1到寄生電容C8都相等的情況下施加的電壓的五分之四。于是，采用本實施形態(tài)的結(jié)構(gòu)，就能使高頻開關(guān)電路能處理的最大信號振幅提高為現(xiàn)有例的1.25倍。例如，在控制電壓為3V的情況下，柵極寬都相等的結(jié)構(gòu)的現(xiàn)有高頻開關(guān)電路能處理的最大信號振幅為16.0V，而本實施形態(tài)的高頻開關(guān)電路能處理的最大信號振幅成為22.3V。使第五FET105和第八FET108的柵極寬變寬，還有能減少插入損耗的好處。
因為只使第五FET105和第八FET108的柵極寬變寬，與現(xiàn)有例相比芯片面積只增加約10％，能夠控制芯片尺寸的增大和伴隨于此的成本的增大。
補充說明一下，在本實施形態(tài)中，使兩端的FET的柵極寬是其他FET的柵極寬的1.5倍。是1.2倍或大于1.2倍，最好是1.3倍或大于1.3倍也都能得到同樣的效果。不過，若考慮到芯片尺寸等，最好柵極寬便小于等于6mm。
補充說明一下，在本實施形態(tài)中說明的是，從輸出入端401輸入的高頻信號再從輸出入端403輸出的情況，從輸出入端402輸入的高頻信號再從輸出入端403輸出的情況也一樣。
(第三實施形態(tài))參照圖7到圖9說明本發(fā)明所涉及的第三實施形態(tài)。圖7顯示本發(fā)明的第三實施形態(tài)所涉及的高頻開關(guān)電路的等效電路。如圖7所示，形成有具有第一基本開關(guān)部601和第二基本開關(guān)部602的SPDT，與第一實施形態(tài)一樣。
圖8顯示集成化了本實施形態(tài)的高頻開關(guān)電路的半導(dǎo)體襯底的平面結(jié)構(gòu)，圖9(a)到圖9(d)顯示沿圖8中的IXa-IXa線、IXb-IXb線、IXc-IXc線以及IXd-IXd線的剖面結(jié)構(gòu)。補充說明一下，在圖8中，用同一個符號表示與圖2所示的結(jié)構(gòu)因素相同的結(jié)構(gòu)因素，省略說明。
如圖8所示，在本實施形態(tài)中，形成在半導(dǎo)體襯底22上的第一活性層11、第四活性層14、第五活性層15以及第八活性層18，垂直于柵極延伸方向的方向上的寬度(柵極長方向上的寬度)設(shè)定得與第二活性層12、第三活性層13、第六活性層16以及第七活性層17相比較寬。
柵極51、柵極54、柵極55以及柵極58中的各齒的寬度與柵極52、柵極53、柵極56以及柵極57中的各齒的寬度相比更寬，第一FET101、第四FET104、第五FET105以及第八FET108的柵極長設(shè)定為1.0μm；第二FET102、第三FET103、第六FET106以及第七FET107的柵極長設(shè)定為0.5μm。在本實施形態(tài)中，第一活性層11到第八活性層18中的雜質(zhì)濃度設(shè)定為一定，第一FET101到第八FET108的閾值電壓都設(shè)定為-1.0V。
接著，說明下述情況下的高頻開關(guān)電路的工作情況使第一基本開關(guān)部601處于導(dǎo)通狀態(tài)，使第二基本開關(guān)部602處于截止狀態(tài)，把從輸出入端401輸入的高頻信號再從輸出入端403輸出。
處于截止狀態(tài)的第五FET105到第八FET108的柵極和源極間分別有寄生電容C1、寄生電容C3、寄生電容C5以及寄生電容C7；柵極和漏極間分別有寄生電容C2、寄生電容C4、寄生電容C6以及寄生電容C8；源極和漏極間分別有寄生電容C9、寄生電容C10、寄生電容C11以及寄生電容C12。
在本實施形態(tài)中，因為第五FET105和第八FET108的柵極長與第六FET106和第七FET107的柵極長相比更長，所以寄生電容C1、寄生電容C2、寄生電容C7以及寄生電容C8的值與寄生電容C3、寄生電容C4、寄生電容C5以及寄生電容C6相比更大。
從輸出入端401輸入的高頻信號，也施加在處于截止狀態(tài)的第五FET105到第八FET108的各FET上，按各FET的寄生電容分配的高頻電壓疊加在第五FET105到第八FET108的各柵極上。
因此，施加在第五FET105和第八FET108的柵極和源極間、柵極和漏極間的電壓與施加在第六FET106和第七FET107的柵極和源極間、柵極和漏極間的電壓相比更低，而能使高頻開關(guān)電路能處理的最大信號振幅與現(xiàn)有裝置相比更大。使第五FET105和第八FET108的柵極長變長，還有能減少插入損耗的好處。
因為只使第五FET105和第八FET108的柵極長變長，芯片面積與現(xiàn)有例相比只增加約5％，能夠控制芯片尺寸的增大和伴隨于此的成本的增大。
補充說明一下，在本實施形態(tài)中，使兩端的FET的柵極長是1.0μm，使其他FET的柵極長是0.5μm。使兩端的FET的柵極長是其他FET的1.2倍或大于1.2倍，最好是1.3倍或大于1.3倍也都能得到同樣的效果。不過，若考慮到芯片尺寸等，最好柵極長便小于等于2μm。
補充說明一下，在本實施形態(tài)中說明的是，把從輸出入端401輸入的高頻信號再從輸出入端403輸出的情況，從輸出入端402輸入的高頻信號再從輸出入端403輸出的情況也一樣。
(第四實施形態(tài))參照圖10到圖12說明本發(fā)明所涉及的第四實施形態(tài)。圖10顯示本發(fā)明的第四實施形態(tài)所涉及的高頻開關(guān)電路的等效電路。如圖10所示，形成有具有第一基本開關(guān)部601和第二基本開關(guān)部602的SPDT，與第一實施形態(tài)一樣。
圖11顯示集成化了本實施形態(tài)的高頻開關(guān)電路的半導(dǎo)體襯底的平面結(jié)構(gòu)，圖12(a)到圖12(d)顯示沿圖11中的XIIa-XIIa線、XIIb-XIIb線、XIIc-XIIc線以及XIId-XIId線的剖面結(jié)構(gòu)。補充說明一下，在圖11中，用同一個符號表示與圖2所示的結(jié)構(gòu)因素相同的結(jié)構(gòu)因素，省略說明。
如圖11所示，在本實施形態(tài)中，形成在半導(dǎo)體襯底22上的第一活性層11、第四活性層14、第五活性層15以及第八活性層18，在柵極長方向上的寬度設(shè)定得與第二活性層12、第三活性層13、第六活性層16以及第七活性層17相比較窄。
柵極51、柵極54、柵極55以及柵極58中的各齒的寬度與柵極52、柵極53、柵極56以及柵極57中的各齒的寬度相比更窄，第一FET101、第四FET104、第五FET105以及第八FET108的柵極長設(shè)定為0.2μm；第二FET102、第三FET103、第六FET106以及第七FET107的柵極長設(shè)定為0.5μm。在本實施形態(tài)中，第一活性層11到第八活性層18中的雜質(zhì)濃度設(shè)定為一定，第一FET101到第八FET108的閾值電壓都設(shè)定為-1.0V。
接著，說明下述情況下的高頻開關(guān)電路的工作情況使第一基本開關(guān)部601處于導(dǎo)通狀態(tài)，使第二基本開關(guān)部602處于截止狀態(tài)，從輸出入端401輸入的高頻信號再從輸出入端403輸出。
在處于截止狀態(tài)的第五FET105到第八FET108的柵極和源極間分別有寄生電容C1、寄生電容C3、寄生電容C5以及寄生電容C7；柵極和漏極間分別有寄生電容C2、寄生電容C4、寄生電容C6以及寄生電容C8；源極和漏極間分別有寄生電容C9、寄生電容C10、寄生電容C11以及寄生電容C12。
在本實施形態(tài)中，因為第五FET105和第八FET108的柵極長與第六FET106和第七FET107的柵極長相比更短，所以寄生電容C9和寄生電容C12的值與寄生電容C10和寄生電容C11的值相比更大。
從輸出入端401輸入的高頻信號，也施加在處于截止狀態(tài)的第五FET105到第八FET108的各FET上，相當于按各FET的寄生電容分配的高頻電壓、控制電壓之和的電壓施加在第五FET105到第八FET108的各源極和漏極上。
因此，施加在第五FET105和第八FET108的漏極和源極間的電壓與施加在第六FET106和第七FET107的漏極和源極間的電壓相比更低。結(jié)果是，能使高頻開關(guān)電路能處理的最大信號振幅與現(xiàn)有裝置相比更大。
因為使第五FET105和第八FET108的柵極長變短，所以與現(xiàn)有例相比芯片面積不增加，能夠控制芯片尺寸的增大和伴隨于此的成本的增大。
補充說明一下，在本實施形態(tài)中，使兩端的FET的柵極長為0.2μm，使其他FET的柵極長為0.5μm。使兩端的FET的柵極長為其他FET的柵極長的80％或小于80％，最好70％或小于70％都能得到同樣的效果。不過，若考慮到形成柵極的工序的能力等，最好柵極長大于等于0.1μm。
補充說明一下，在本實施形態(tài)中說明的是，從輸出入端401輸入的高頻信號再從輸出入端403輸出的情況，從輸出入端402輸入的高頻信號再從輸出入端403輸出的情況也一樣。
(第五實施形態(tài))參照圖13到圖15說明本發(fā)明所涉及的第五實施形態(tài)。圖13顯示本發(fā)明的第五實施形態(tài)所涉及的高頻開關(guān)電路的等效電路。如圖13所示，形成有SPDT，包括第一輸出入端401、第二輸出入端402及第三輸出入端403的3個輸出入端和設(shè)在各輸出入端間的第一基本開關(guān)部601、第二基本開關(guān)部602的2個基本開關(guān)部。
第一基本開關(guān)部601是使在漏極和源極間具有多個柵極的2個多柵極FET在第一輸出入端401和第二輸出入端402之間串聯(lián)而構(gòu)成的，第一多柵極FET161的源極與第一輸出入端401連接，第一多柵極FET161的漏極與第二多柵極FET162的源極連接，第二多柵極FET162的漏極與第三輸出入端403連接。
第一多柵極FET161是擁有從源極側(cè)開始排下去的第一柵極61A、第二柵極61B及第三柵極61C的3柵極FET，第二多柵極FET162是擁有第一柵極61D和第二柵極61E的2柵極FET。
第一多柵極FET161的第一柵極61A到第三柵極61C、第二多柵極FET162的第一柵極61D和第二柵極61E，分別通過電阻201與控制端501連接。
如上所述，在第一基本開關(guān)部601中，從第一輸出入端401一側(cè)排著設(shè)有5個柵極第一多柵極FET161的第一柵極61A、第二柵極61B及第三柵極61C和第二多柵極FET162的第一柵極61D、第二柵極61E。
第二基本開關(guān)部602是與第一基本開關(guān)部601一樣的結(jié)構(gòu)，使3柵極FET即第三FET163和2柵極FET即第四FET164的漏極、源極串聯(lián)，第三FET163的源極與第二輸出入端402連接；第四FET164的漏極與第三輸出入端403連接。第三FET163和第四FET164的各柵極，分別通過電阻201與控制端502連接。
圖14顯示集成化了本實施形態(tài)的高頻開關(guān)電路的半導(dǎo)體襯底的平面結(jié)構(gòu)，圖15(a)和圖15(b)顯示沿圖14中的XVa-XVa線和XVb-XVb線的剖面結(jié)構(gòu)。
如圖14所示，在半導(dǎo)體襯底22中被介電材料覆蓋的區(qū)域21表面形成有第一輸出入端401、第二輸出入端402、第三輸出入端403、第一控制端501以及第二控制端502。
在第一輸出入端401和第三輸出入端403之間的半導(dǎo)體襯底22上，從輸出入端401一側(cè)排著形成有第一多柵極FET161和第二多柵極FET162。
第一多柵極FET161由形成在半導(dǎo)體襯底22表面的活性層11、形成在活性層11上的源極31、漏極41以及第一柵極61A到第三柵極61C構(gòu)成。如圖15(a)所示，源極31和漏極41由設(shè)在活性層11上的蓋層25和設(shè)在蓋層25上的電極27構(gòu)成，在活性層11上，漏極41具有3根齒在橫向上等間隔地排列的梳子狀結(jié)構(gòu)，該3根齒在垂直于橫向的方向上從一端延伸到另一端；源極31具有由2根齒構(gòu)成的梳子狀結(jié)構(gòu)，該2根齒設(shè)在漏極41的3根齒之間，跟漏極41相對；第一柵極61A到第三柵極61C分別具有由4根齒構(gòu)成的梳子狀結(jié)構(gòu)，該4根齒形成在源電極31的2根齒和漏電極41的3根齒之間。
在第二活性層12上形成有由源極32、漏極42以及第一柵極61D和第二柵極61E構(gòu)成的2柵極FET即第二多柵極FET162。
第一多柵極FET161的源電極31，通過金屬布線26A與第一輸出入端401連接；第二多柵極FET162的漏極42，通過金屬布線26B與第三輸出入端403連接。第一多柵極FET161的漏電極41與第二多柵極FET162的源極32連接，2個多柵極FET在第一輸出入端401和第三輸出入端403之間串聯(lián)。
第一多柵極FET161的第一柵極61A、第二柵極61B及第三柵極61C和第二多柵極FET162的第一柵極61D、第二柵極61E，分別通過電阻201和金屬布線26C與第一控制端501連接，形成了第一基本開關(guān)部601。
在第一基本開關(guān)部601中，位于活性層11和活性層12中的第一基本開關(guān)部601的兩端的第一多柵極FET161的第一柵極61A下側(cè)區(qū)域81和第二多柵極FET162的第二柵極61E下側(cè)區(qū)域82，柵極寬方向上的寬度與其他區(qū)域相比更寬。于是，位于第一基本開關(guān)部601兩端的柵極61A和柵極61E，與其他柵極相比柵極寬更寬，第一多柵極FET161的第一柵極61A和第二多柵極FET162的第二柵極61E的柵極寬為4mm；第一多柵極FET161的第二柵極61B、第三柵極61C以及第二多柵極FET162的第一柵極61D的柵極寬為3mm。
位于第一基本開關(guān)部601的兩端的柵極61A和柵極61E中的各齒的寬度與其他柵極中的各齒的寬度相比更窄。于是，第一多柵極FET161的第一柵極61A和第二多柵極FET162的第二柵極61E的柵極長為0.2μm，設(shè)定得與第一多柵極FET161的第二柵極61B、第三柵極61C以及第二多柵極FET162的第一柵極61D的柵極長0.5μm相比更短。
還設(shè)定為這樣的，位于第一活性層11和第二活性層12中的第一基本開關(guān)部601的兩端的柵極61A下側(cè)區(qū)域81和柵極61E下側(cè)區(qū)域82，與其他區(qū)域相比雜質(zhì)濃度更低，第一多柵極FET161的第一柵極61A和第二多柵極FET162的第二柵極61E的閾值電壓為-0.5V，設(shè)定得與第一多柵極FET161的第二柵極61B、第三柵極61C以及第二多柵極FET162的第一柵極61D的閾值電壓-1.0V相比更高。
在第二輸出入端402和第三輸出入端403之間，與第一基本開關(guān)部601一樣，形成有由第三FET163和第四FET164構(gòu)成的第二基本開關(guān)部602，從整體來看，SPDT即高頻開關(guān)電路集成化在半導(dǎo)體襯底22上。
接著，以下述情況為例，說明本實施形態(tài)的高頻開關(guān)電路的工作情況使第一基本開關(guān)部601處于導(dǎo)通狀態(tài)，使第二基本開關(guān)部602處于截止狀態(tài)，從輸出入端401輸入的高頻信號再從輸出入端403輸出。
在本實施形態(tài)的高頻開關(guān)電路中，位于第二基本開關(guān)部602兩端的第三多柵極FET163的第一柵極62A和第四多柵極FET164的第二柵極62E，與第三多柵極FET163的第二柵極62B、第三柵極62C以及第四多柵極FET164的第一柵極62D相比，閾值電壓更高、柵極寬更寬且柵極長更短。
于是，第三多柵極FET163的第一柵極62A和第四多柵極FET164的第二柵極62E，與第三多柵極FET163的第二柵極62B、第三柵極62C以及第四多柵極FET164的第一柵極62D相比，更難以成為導(dǎo)通狀態(tài)。
施加在第三多柵極FET163的第一柵極62A和第四多柵極FET164的第二柵極62E上的高頻電壓，與第三多柵極FET163的第二柵極62B、第三柵極62C以及第四多柵極FET164的第一柵極62D相比更小。
于是，本實施形態(tài)的高頻開關(guān)電路能處理的最大輸入信號振幅，與第三多柵極FET163和第四多柵極FET164的各柵極的閾值電壓、柵極寬及柵極長都相等的情況相比更大。
因為使用多柵極FET以后，便能與使多個1柵極FET串聯(lián)、形成同樣的柵極長和柵極寬的結(jié)構(gòu)的情況相比，減少半導(dǎo)體襯底上的占有面積，所以能使高頻開關(guān)電路小型化。
補充說明一下，在本實施形態(tài)中說明的是，從輸出入端401輸入的高頻信號再從輸出入端403輸出的情況，從輸出入端402輸入的高頻信號再從輸出入端403輸出的情況也一樣。
在本實施形態(tài)中，使第一多柵極FET161的第一柵極61A、第二多柵極FET162的第二柵極61E、第三多柵極FET163的第一柵極62A以及第四多柵極FET164的第二柵極62E的柵極長與其他柵極的柵極長相比更短，在使其為更長的情況下，也能得到同樣的效果。
在本實施形態(tài)中，使2個多柵極FET串聯(lián)，也可以使2個或2個以上的多柵極FET串聯(lián)；也可以使多柵極FET和1柵極FET串聯(lián)。
(第六實施形態(tài))參照圖16到圖18說明本發(fā)明所涉及的第六實施形態(tài)。圖16顯示本發(fā)明的第六實施形態(tài)所涉及的高頻開關(guān)電路的等效電路。如圖16所示，形成有SPDT，包括第一輸出入端401、第二輸出入端402及第三輸出入端403的3個輸出入端和設(shè)在各輸出入端間的第一基本開關(guān)部601、第二基本開關(guān)部602的2個基本開關(guān)部。
第一基本開關(guān)部601由4個柵極設(shè)在漏極和源極間的4柵極FET構(gòu)成，第一4柵極FET171的源電極31與第一輸出入端401連接，漏電極41與第三輸出入端403連接。
在源電極31和漏電極41之間形成有從源極側(cè)開始排下去的第一柵極71A、第二柵極71B、第三柵極71C以及第四柵極71D，第一柵極71A到第四柵極71D分別通過電阻201與控制端501連接。
第二基本開關(guān)部602是與第一基本開關(guān)部601一樣的結(jié)構(gòu)，第二4柵極FET172的源極32與第二輸出入端402連接；漏極42與第三輸出入端403連接。
在源極32和漏極42之間，從源極一側(cè)排著形成有第一柵極72A、第二柵極72B、第三柵極72C以及第四柵極72D，第一柵極72A到第四柵極72D分別通過電阻201與控制端502連接。
圖17顯示集成化了本實施形態(tài)的高頻開關(guān)電路的半導(dǎo)體襯底的平面結(jié)構(gòu)，圖18顯示沿圖17中的XVIII-XVIII線的剖面結(jié)構(gòu)。如圖17所示，在半導(dǎo)體襯底22中被介電材料覆蓋的區(qū)域21表面上形成有第一輸出入端401、第二輸出入端402、第三輸出入端403、第一控制端501以及第二控制端502。
在第一輸出入端401和第三輸出入端403之間的半導(dǎo)體襯底22上形成有第一4柵極FET171，第一4柵極FET171由形成在半導(dǎo)體襯底22表面上的活性層11、形成在活性層11上的源極31、漏極41以及第一柵極71A到第四柵極71D構(gòu)成。如圖18(a)所示，源極31和漏極41由設(shè)在活性層11上的蓋層25和設(shè)在蓋層25上的電極27構(gòu)成。
漏極41由2根齒構(gòu)成，在活性層11上，該2根齒沿縱向從一端延伸到另一端；源極設(shè)在漏極41的2根齒之間，跟漏極41相對；第一柵極71A到第四柵極71D分別由2根齒構(gòu)成，該2根齒形成在源極31和漏極41的2根齒之間。
第一4柵極FET171的源極31，通過金屬布線26A與第一輸出入端401連接；漏極41，通過金屬布線26B與第三輸出入端403連接。
第一4柵極FET171的第一柵極71A、第二柵極71B、第三柵極71C以及第四柵極71D，分別通過電阻201和金屬布線26C與第一控制端501連接，形成了第一基本開關(guān)部601。
第一活性層11中的第一4柵極FET171的第一柵極71A和第四柵極71D的各齒下側(cè)區(qū)域83，柵極寬方向上的寬度與其他區(qū)域相比更寬，第一柵極71A和第四柵極71D的柵極寬為2mm，設(shè)定得與第二柵極71B和第三柵極71C的1.5mm相比更寬。
第一4柵極FET171的第一柵極71A和第四柵極71D的各齒的寬度與第二柵極71B和第三柵極71C相比更窄，第一柵極71A和第四柵極71D的柵極長為0.2μm，設(shè)定得與第二柵極71B和第三柵極71C的柵極長0.5μm相比更短。
還設(shè)定為這樣，第一活性層11中的第一柵極71A和第四柵極71D下側(cè)區(qū)域83，雜質(zhì)濃度設(shè)定得與其他區(qū)域相比更低，第一柵極71A和第四柵極71D的閾值電壓為-0.5V，設(shè)定得與第二柵極71B和第三柵極71C的閾值電壓一1.0V相比更高。
在第二輸出入端402和第三輸出入端403之間，與第一基本開關(guān)部601一樣，形成有由第二4柵極FET172形成的第二基本開關(guān)部602，從整體來看，SPDT即高頻開關(guān)電路集成化在半導(dǎo)體襯底22上。
接著，以下述情況為例，說明本實施形態(tài)的高頻開關(guān)電路的工作情況使第一基本開關(guān)部601處于導(dǎo)通狀態(tài)，使第二基本開關(guān)部602處于截止狀態(tài)，從輸出入端401輸入的高頻信號再從輸出入端403輸出。
在處于截止狀態(tài)的第二4柵極FET172中，設(shè)在離源極最近的地方的第一柵極72A和設(shè)在離漏極最近的地方的第四柵極72D，與第二柵極72B和第三柵極72C相比閾值電壓更高、柵極寬更寬且柵極長更短。因此，第一柵極72A和第四柵極72D，與第二柵極72B和第三柵極72C相比難以成為導(dǎo)通狀態(tài)，并且施加在第一柵極72A和第四柵極72D上的高頻電壓與第二柵極72B和第三柵極72C相比更低。
于是，本實施形態(tài)的高頻開關(guān)電路能處理的最大輸入信號振幅，與4柵極FET的各柵極的閾值電壓、柵極寬及柵極長都相等的情況相比更大。
因為使用多柵極FET以后，便能與使多個1柵極FET串聯(lián)，形成同樣的結(jié)構(gòu)的情況相比減少半導(dǎo)體襯底上的占有面積，所以能使高頻開關(guān)電路小型化。
補充說明一下，在本實施形態(tài)中說明的是，從輸出入端401輸入的高頻信號再從輸出入端403輸出的情況，從輸出入端402輸入的高頻信號再從輸出入端403輸出的情況也一樣。
在本實施形態(tài)中，使第一4柵極FET171的第一柵極71A、第四柵極71D和第二4柵極FET172的第一柵極72A、第四柵極72D的柵極長與其他柵極的柵極長相比更短，在使其為更長的情況下，也能得到同樣的效果。
在本實施形態(tài)中，使用了具有4個柵極的4柵極FET作為多柵極FET，只要是具有3個或3個以上的柵極的多柵極FET就能得到同樣的效果。
(第七實施形態(tài))參照圖19說明本發(fā)明的第七實施形態(tài)。補充說明一下，在圖19中，用同一個符號表示與圖1相同的結(jié)構(gòu)因素，省略說明。
在本實施形態(tài)中，如圖19所示，在輸出入端401和接地間、輸出入端402和接地間分別設(shè)有第三基本開關(guān)部603和第四基本開關(guān)部604作為分路。構(gòu)成第三基本開關(guān)部603的第九FET109到第十二FET112的各柵極，通過電阻201與第二控制端502連接；構(gòu)成第四基本開關(guān)部604的第十三FET113到第十六FET116的各柵極，通過電阻201與第一控制端501連接。
補充說明一下，在本實施形態(tài)中，設(shè)第一FET101、第四FET104、第五FET105、第八FET108、第九FET109、第十二FET112、第十三FET113以及第十六FET116的閾值電壓為-0.5V；設(shè)其他各FET的閾值電壓為-1.0V。
在本實施形態(tài)中，第一基本開關(guān)部601、第三基本開關(guān)部603和第一輸出入端401之間，第二基本開關(guān)部602、第四基本開關(guān)部604和第二輸出入端402之間，第三基本開關(guān)部603和接地之間以及第四基本開關(guān)部604和接地之間分別插入有電容器301，直流時，使整個高頻開關(guān)電路獨立。
接著，說明本實施形態(tài)的高頻開關(guān)的工作情況。在先從輸出入端401輸入高頻信號，再從輸出入端403輸出的情況下，在控制端501上施加3V的電壓，使構(gòu)成第一基本開關(guān)部601的第一FET101到第四FET104和構(gòu)成第四基本開關(guān)部604的第十三FET113到第十六FET116成為導(dǎo)通狀態(tài)；在控制端502上施加0V的電壓，使構(gòu)成第二基本開關(guān)部602的第五FET105到第八FET108和構(gòu)成第三基本開關(guān)部603的第九FET109到第十二FET112成為截止狀態(tài)。
由此，第一輸出入端401和第三輸出入端403之間成為高頻導(dǎo)通狀態(tài)；第二輸出入端402和第三輸出入端403之間成為高頻截止狀態(tài)。因為第二輸出入端402由第四基本開關(guān)部604高頻地接地，所以能使第二輸出入端402和第三輸出入端403之間的切斷更為確實。
在本實施形態(tài)中，從輸出入端401輸入的高頻信號，按寄生電容分配到構(gòu)成處于截止狀態(tài)的第二基本開關(guān)部602的第五FET105、第六FET106、第七FET107以及第八FET108上；也按寄生電容分配到構(gòu)成分路即第三基本開關(guān)部的第九FET109、第十FET110、第十一FET111以及第十二FET112上。
因此，本實施形態(tài)的高頻開關(guān)電路的最大信號振幅，按構(gòu)成第二基本開關(guān)部602的第五FET105、第八FET108和構(gòu)成分路即第三基本開關(guān)部603的第九FET109、第十二FET112的各閾值電壓決定。在本實施形態(tài)中，使第五FET105、第八FET108、第九FET109以及第十二FET112的閾值電壓高于其他FET的閾值電壓，便能把最大輸入振幅弄大一些，把插入損耗控制得很低。
補充說明一下，在本實施形態(tài)中說明的是，從輸出入端401輸入的高頻信號再從輸出入端403輸出的情況，從輸出入端402輸入的高頻信號再從輸出入端403輸出的情況也一樣。
在本實施形態(tài)中，示出了使用第一實施形態(tài)中示出的基本開關(guān)部作為第一基本開關(guān)部601到第四基本開關(guān)部604的例子。不限于此，可以使用本發(fā)明的第一到第六實施形態(tài)中示出的各基本開關(guān)部。
示出的是，使用同一個基本開關(guān)部作為第一基本開關(guān)部601、第二基本開關(guān)部602和分路即第三基本開關(guān)部603、第四基本開關(guān)部604。也可以使用不同的基本開關(guān)部作為第一基本開關(guān)部601、第二基本開關(guān)部602和分路即第三基本開關(guān)部603、第四基本開關(guān)部604。
例如，若使用第一實施形態(tài)中示出的基本開關(guān)部作為第一基本開關(guān)部601和第二基本開關(guān)部602，使用第六實施形態(tài)中示出的使用了多柵極FET的基本開關(guān)部作為分路即第三基本開關(guān)部603、第四基本開關(guān)部604，便能夠?qū)崿F(xiàn)失真更小且損耗更小的高頻開關(guān)電路。
在第一實施形態(tài)到第七實施形態(tài)中說明的是，2輸入1輸出型開關(guān)電路。只由一個基本開關(guān)部構(gòu)成的單刀單擲開關(guān)中也能得到同樣的效果?？梢酝ㄟ^組合搭配基本開關(guān)部，構(gòu)成多輸入多輸出型開關(guān)電路或多輸入一輸出型開關(guān)電路。
-實用性-本發(fā)明所涉及的高頻開關(guān)電路及使用了它的半導(dǎo)體裝置，因為能不使插入損耗和芯片尺寸增大，又把高頻開關(guān)電路能處理的最大信號振幅弄大，所以能夠?qū)崿F(xiàn)在輸入大功率的情況下也具有出色的失真特性的高頻開關(guān)電路及半導(dǎo)體裝置。因此，對切換高頻信號的高頻開關(guān)電路及使用了它的半導(dǎo)體裝置很有用。
權(quán)利要求
1.一種高頻開關(guān)電路，包括輸出入高頻信號的多個輸出入端，和設(shè)在所述各輸出入端間的多個基本開關(guān)部，所述各基本開關(guān)部由串聯(lián)的3個或3個以上的場效應(yīng)晶體管構(gòu)成，其特征在于位于所述串聯(lián)的場效應(yīng)晶體管中的兩端的2個場效應(yīng)晶體管，與除了所述位于兩端的2個場效應(yīng)晶體管以外的所述場效應(yīng)晶體管相比，閾值電壓更高。
2.一種高頻開關(guān)電路，包括輸出入高頻信號的多個輸出入端，和設(shè)在所述各輸出入端間的多個基本開關(guān)部，所述各基本開關(guān)部由串聯(lián)的3個或3個以上的場效應(yīng)晶體管構(gòu)成，其特征在于位于所述串聯(lián)的場效應(yīng)晶體管中的兩端的2個場效應(yīng)晶體管，與除了所述位于兩端的2個場效應(yīng)晶體管以外的所述場效應(yīng)晶體管相比，柵極寬更寬。
3.一種高頻開關(guān)電路，包括輸出入高頻信號的多個輸出入端，和設(shè)在所述各輸出入端間的多個基本開關(guān)部，所述各基本開關(guān)部由串聯(lián)的3個或3個以上的場效應(yīng)晶體管構(gòu)成，其特征在于位于所述串聯(lián)的場效應(yīng)晶體管中的兩端的2個場效應(yīng)晶體管，與除了所述位于兩端的2個場效應(yīng)晶體管以外的所述場效應(yīng)晶體管，其柵極長不同。
4.一種高頻開關(guān)電路，包括輸出入高頻信號的多個輸出入端，和設(shè)在所述各輸出入端間的多個基本開關(guān)部，所述各基本開關(guān)部由串聯(lián)的2個或2個以上的場效應(yīng)晶體管構(gòu)成，所述場效應(yīng)晶體管中至少1個場效應(yīng)晶體管是在源極和漏極間設(shè)有2個或2個以上的柵極的多柵極場效應(yīng)晶體管，其特征在于設(shè)在包括所述多柵極場效應(yīng)晶體管在內(nèi)的所述串聯(lián)場效應(yīng)晶體管中的多個柵極中位于兩端的柵極，與所述多個柵極中所述位于兩端的柵極以外的柵極相比，閾值電壓更高。
5.一種高頻開關(guān)電路，包括輸出入高頻信號的多個輸出入端，和設(shè)在所述各輸出入端間的多個基本開關(guān)部，所述各基本開關(guān)部由串聯(lián)的2個或2個以上的場效應(yīng)晶體管構(gòu)成，所述場效應(yīng)晶體管中至少1個場效應(yīng)晶體管是在源極和漏極間設(shè)有2個或2個以上的柵極的多柵極場效應(yīng)晶體管，其特征在于設(shè)在包括所述多柵極場效應(yīng)晶體管在內(nèi)的所述串聯(lián)場效應(yīng)晶體管中的多個柵極中位于兩端的柵極，與所述多個柵極中所述位于兩端的柵極以外的柵極相比，柵極寬更寬。
6.一種高頻開關(guān)電路，包括輸出入高頻信號的多個輸出入端，和設(shè)在所述各輸出入端間的多個基本開關(guān)部，所述各基本開關(guān)部由串聯(lián)的2個或2個以上的場效應(yīng)晶體管構(gòu)成，所述場效應(yīng)晶體管中至少1個場效應(yīng)晶體管是在源極和漏極間設(shè)有2個或2個以上的柵極的多柵極場效應(yīng)晶體管，其特征在于設(shè)在包括所述多柵極場效應(yīng)晶體管在內(nèi)，所述串聯(lián)場效應(yīng)晶體管中的多個柵極中位于兩端的柵極，與所述多個柵極中所述位于兩端的柵極以外的柵極，其柵極長不同。
7.一種高頻開關(guān)電路，包括輸出入高頻信號的多個輸出入端，和設(shè)在所述各輸出入端間的多個基本開關(guān)部，所述各基本開關(guān)部是在源極和漏極間設(shè)有3個或3個以上的柵極的多柵極場效應(yīng)晶體管，其特征在于所述柵極中設(shè)在離源極或漏極最近的地方的2個柵極，與所述設(shè)在離源極或漏極最近的地方的柵極以外的所述柵極相比，閾值電壓更高。
8.一種高頻開關(guān)電路，包括輸出入高頻信號的多個輸出入端，和設(shè)在所述各輸出入端間的多個基本開關(guān)部，所述各基本開關(guān)部是在源極和漏極間設(shè)有3個或3個以上的柵極的多柵極場效應(yīng)晶體管，其特征在于所述柵極中設(shè)在離源極或漏極最近的地方的2個柵極，與所述設(shè)在離源極或漏極最近的地方的柵極以外的所述柵極相比，柵極寬更寬。
9.一種高頻開關(guān)電路，包括輸出入高頻信號的多個輸出入端，和設(shè)在所述各輸出入端間的多個基本開關(guān)部，所述各基本開關(guān)部是在源極和漏極間設(shè)有3個3個以上的柵極的多柵極場效應(yīng)晶體管，其特征在于所述柵極中設(shè)在離源極或漏極最近的地方的2個柵極，與所述設(shè)在離源極或漏極最近的地方的柵極以外的所述柵極，其柵極長不同。
10.根據(jù)權(quán)利要求1到9中任一權(quán)利要求所述的高頻開關(guān)電路，其特征在于在所述輸出入端中至少一個輸出入端和接地之間還設(shè)有所述基本開關(guān)部。
11.一種半導(dǎo)體裝置，其特征在于權(quán)利要求1到9中任一權(quán)利要求所述的所述高頻開關(guān)電路集成化在半導(dǎo)體襯底上。
全文摘要
本發(fā)明公開了一種高頻開關(guān)電路及使用了它的半導(dǎo)體裝置。在包括設(shè)在第一輸出入端(401)和第三輸出入端(403)之間的第一基本開關(guān)部(601)、設(shè)在第二輸出入端(402)和第三輸出入端(403)之間的第二基本開關(guān)部(602)的高頻開關(guān)電路中，基本開關(guān)部(601)和基本開關(guān)部(602)分別由串聯(lián)的4個FET構(gòu)成，位于各基本開關(guān)部兩端的FET(101)、FET(104)和FET(105)、FET(108)與中間的FET(102)、FET(103)和FET(106)、FET(107)相比，閾值電壓更高。因此，能夠?qū)崿F(xiàn)不使插入損耗和芯片尺寸增大，又能輸入更大的功率的高頻開關(guān)電路。
文檔編號H03F3/189GK1707950SQ20051007470
公開日2005年12月14日 申請日期2005年5月30日 優(yōu)先權(quán)日2004年6月4日
發(fā)明者中塚忠良, 片岡茂 申請人:松下電器產(chǎn)業(yè)株式會社