專利名稱：調(diào)整器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種調(diào)整器，尤指利用偵測裝置來偵測負(fù)載裝置與第一晶體管之間的電壓，以減少輸出電壓因插拔或啟動瞬間過高的現(xiàn)象的調(diào)整器。
背景技術(shù)：
電子科技的日新月異，電子產(chǎn)品已廣泛為大眾所使用，如計算機(jī)、移動電話、隨身碟、數(shù)字相機(jī)…等，而此類產(chǎn)品的功能也日漸增多，系統(tǒng)所需消耗功率勢必增加、故有待機(jī)(睡眠)模式減少功率消耗，而由待機(jī)模式切換到工作狀態(tài)，系統(tǒng)的開啟或是啟動回授裝置，必須要注意輸出電壓(VOUT)突然爬升的問題，以避免過高的輸出電壓傷害到其負(fù)載電路，而在待機(jī)電流的消耗，對于電池的應(yīng)用系統(tǒng)，更需注意如何將其減低至最小，因此，對于大多數(shù)的設(shè)計者與開發(fā)者而言，如何設(shè)計一個有效率的電源管理，即為目前重要的課題，請參閱圖1所示，為現(xiàn)有電子產(chǎn)品系統(tǒng)內(nèi)所設(shè)置的調(diào)整器的電路示意圖，此示意圖僅針對其必要元件作相關(guān)的說明，其余元件為熟悉此相關(guān)技術(shù)者所熟知，故省略其說明，并非因此而局限本發(fā)明；由圖中可清楚看出，現(xiàn)有的調(diào)整器具有一差動放大器A，且差動放大器A連接一PMOS晶體管B，而PMOS晶體管B的源極B1用于接收電源，且PMOS晶體管B的汲極B2連接有回授裝置C，并將回授裝置C的分壓節(jié)點D連接于差動放大器A的負(fù)載電壓輸入端A1，而差動放大器A的參考電壓輸入端A2會輸入一參考電壓。
而當(dāng)系統(tǒng)開始運(yùn)作時，其輸出電壓(VOUT)是由接地電位開始，此時，PMOS晶體管B因回授電路影響其柵極電位會急速拉往接地電位，以增加PMOS晶體管B推動能力，所以，回授裝置C會瞬間往電源電壓(VCCAH)爬升，而造成輸出電壓產(chǎn)生過高的現(xiàn)象，此現(xiàn)象常易造成輸出負(fù)載裝置(如FLASH)損毀的異常。
所以，要如何有效地解決上述現(xiàn)有的問題與缺陷，即為從事此行業(yè)的相關(guān)廠商所亟欲研究改善的方向所在。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于克服現(xiàn)有技術(shù)的不足與缺陷，提出一種調(diào)整器，利用差動放大器與第一晶體管之間所連接的第二晶體管以及第二晶體管所連接的電壓偵測器，來偵測輸出電壓(VOUT)，且當(dāng)此電壓低于預(yù)設(shè)的電壓值時，第二晶體管即會將第一晶體管的柵—源電壓(VGS)限制在一個二極管的壓差，以減低第一晶體管的推動能力，減少輸出電壓突然被拉高的現(xiàn)象，以確保負(fù)載系統(tǒng)的穩(wěn)定的運(yùn)作。
本發(fā)明的次要目的在于，利用輸出電壓與參考電壓之間所連接的第三晶體管，當(dāng)輸出負(fù)載突然加大造成輸出電壓突然下拉時，該第三晶體管的柵—源電壓(VGS)會立即加大提供負(fù)載裝置瞬間所需的推動電流，以防止差動放大器反應(yīng)延緩的現(xiàn)象，并當(dāng)系統(tǒng)進(jìn)入待機(jī)模式時，可關(guān)閉差動放大器與回授電路，只保留第三晶體管以大幅降低待機(jī)模式所需的電源。
為達(dá)上述目的，本發(fā)明提供一種調(diào)整器，該調(diào)整器設(shè)置有差動放大器、第一晶體管、第二晶體管、回授裝置；其中，該差動放大器連接于預(yù)設(shè)的電源，且差動放大器可供參考電壓及回授裝置所輸出的回授電壓輸入，而當(dāng)回授電壓低于參考電壓時，該差動放大器會輸出一低位準(zhǔn)信號，且于回授電壓高于參考電壓時，該差動放大器會輸出一高位準(zhǔn)信號；該第一晶體管連接于輸出電壓及預(yù)設(shè)的電源，并可接收由差動放大器所傳送的低位準(zhǔn)信號及高位準(zhǔn)信號，且當(dāng)接收到低位準(zhǔn)信號時，該第一晶體管會導(dǎo)通并將電源供應(yīng)至其所連接的負(fù)載裝置；該第二晶體管連接有電壓偵測器及二極管，且電壓偵測器連接于第一晶體管與回授裝置之間，而二極管連接于電源，且第二晶體管連接于差動放大器和第一晶體管之間，而電壓偵測器會持續(xù)偵測負(fù)載裝置與第一晶體管之間的輸出電壓，而當(dāng)此電壓低于預(yù)設(shè)的電壓值時，該電壓偵測器會發(fā)出一信號來致能第二晶體管，而將第一晶體管的柵一源電壓限制在一個二極管的壓差，以減小第一晶體管的推動能力，減少輸出電壓瞬間爬升過高的現(xiàn)象。


圖1為現(xiàn)有電子產(chǎn)品系統(tǒng)內(nèi)所設(shè)置的調(diào)整器的電路示意圖；圖2為本發(fā)明調(diào)整器的電路示意圖；圖3為本發(fā)明與現(xiàn)有的調(diào)整器于啟動時的電壓比較圖；圖4為本發(fā)明與現(xiàn)有的調(diào)整器于負(fù)載裝置瞬間需求較大電流時的電壓比較圖；圖5A為本發(fā)明于待機(jī)狀態(tài)無負(fù)載時的電壓圖(一)；圖5B為本發(fā)明于待機(jī)狀態(tài)有負(fù)載時的電壓圖(二)。
圖中符號說明1 差動放大器11參考電壓2 第一晶體管3 第二晶體管31電壓偵測器32極管4 第三晶體管41直流電壓5 回授裝置51回授電壓6 電源A 差動放大器A1負(fù)載電壓輸入端A2參考電壓輸入端
B PMOS晶體管B1源極B2汲極C 回授裝置D 分壓節(jié)點具體實施方式
為達(dá)成上述目的及功效，本發(fā)明所采用的技術(shù)手段及其構(gòu)造，結(jié)合附圖就本發(fā)明的較佳實施例詳加說明其特征與功能如下，以利完全了解。
請參閱圖2所示，為本發(fā)明調(diào)整器的電路示意圖，由圖中可清楚看出，本發(fā)明的調(diào)整器設(shè)置有一差動放大器1、第一晶體管2、第二晶體管3、第三晶體管4、回授裝置5及電源6；其中該差動放大器1連接于電源6，且差動放大器1輸入有參考電壓11及回授裝置5所輸出的回授電壓51，而當(dāng)回授電壓51低于參考電壓11，該差動放大器1會輸出一低位準(zhǔn)信號給第一晶體管2，且于回授電壓51高于參考電壓11時，該差動放大器1會輸出一高位準(zhǔn)信號給第一晶體管2。
該第一晶體管2連接于回授裝置5及電源6，并可接收由差動放大器1所傳送的低位準(zhǔn)信號及高位準(zhǔn)信號。
該第二晶體管3連接有電壓偵測器31及二極管32，且電壓偵測器31連接于輸出電壓(VOUT)，而二極管32連接于預(yù)設(shè)電源6，且第二晶體管3連接于差動放大器1和第一晶體管2之間。
該第三晶體管4連接有直流電壓41，且第三晶體管4連接于電源6以及回授裝置5之間。
該負(fù)載裝置5連接于第一晶體管2。
當(dāng)差動放大器1所接收的回授電壓51小于參考電壓11時，會輸出一低位準(zhǔn)信號給第一晶體管2，此時第一晶體管2為會致能，使電源6通過第一晶體管2供應(yīng)輸出電流，同時，電壓偵測器31會持續(xù)偵測輸出電壓，而當(dāng)此電壓低于預(yù)設(shè)電壓值時，該電壓偵測器31會發(fā)出一信號來致能第二晶體管3，而將第一晶體管2的柵—源電壓(VGS)限制在一個二極管32的壓差，由此，即可減小第一晶體管2的推動能力，以減少輸出電壓(VOUT)被拉抬過高的現(xiàn)象，以避免輸出負(fù)載損毀的現(xiàn)象。
而，該第三晶體管4所連接的直流電壓41的電壓比第一晶體管2與回授裝置5之間的輸出電壓值高，但使第三晶體管4的柵—源電壓(VGS)小于限定電壓(Threshold Voltage VTH)使調(diào)整器于正常運(yùn)作時，第三晶體管4不會供應(yīng)電流給負(fù)載裝置，而當(dāng)輸出電壓瞬間被拉下時，該第三晶體管4的柵—源電壓(VGS)會加大并直接提供負(fù)載裝置瞬間所需的電流，而不需再經(jīng)過回授裝置5與差動放大器1的回路反應(yīng)，以防止發(fā)生時間延緩的現(xiàn)象，讓系統(tǒng)可實時運(yùn)作，且當(dāng)系統(tǒng)進(jìn)入待機(jī)模式(睡眠模式)時，因系統(tǒng)只有保留簡易的邏輯電路在運(yùn)作，所以，調(diào)整器可接受輸出電壓有較大的誤差值，故，即可停止差動放大器1及回授裝置5所設(shè)置的電阻的運(yùn)作，只留下直流電壓41來維持第三晶體管4的正常運(yùn)作，而大幅降低待機(jī)模式所需的電源。
再者，上述電壓偵測器31所偵測的電壓為可設(shè)定一固定的比較值，使電壓偵測器31所偵測的電壓低于設(shè)定值時，使電壓偵測器31發(fā)出信號來致能第二晶體管3，以確保系統(tǒng)可穩(wěn)定的運(yùn)作。
又，第一晶體管2、第二晶體管3可為PMOS晶體管，且第三晶體管可為NMOS晶體管。
請同時參閱第圖1、2、3所示，為現(xiàn)有電子產(chǎn)品系統(tǒng)內(nèi)所設(shè)置的調(diào)整器電路示意圖、本發(fā)明調(diào)整器的電路示意圖及本發(fā)明與現(xiàn)有的調(diào)整器于啟動時的電壓比較圖，為使更加了解本發(fā)明，于回授裝置5使用1uF負(fù)載電容，來模擬實際運(yùn)作時的電壓與電流的曲線圖，由圖中可清楚看出，現(xiàn)有的調(diào)整器(如圖3所示)在無二極管32的保護(hù)下，其啟動時的輸出電壓峰值達(dá)到3.88V，而本發(fā)明在利用第二晶體管3，來將第一晶體管2的柵—源電壓(VGS)限制在一個二極管32的壓差的狀況下，其輸出電壓峰值可大幅降低為3.51V，使負(fù)載裝置不會因接收過高輸出電壓造成損毀的情形。
再請同時參閱第圖1、2、4所示，為現(xiàn)有電子產(chǎn)品系統(tǒng)內(nèi)所設(shè)置的調(diào)整器的電路示意圖、本發(fā)明調(diào)整器的電路示意圖及本發(fā)明與現(xiàn)有的調(diào)整器于負(fù)載裝置瞬間需求較大電流時的電壓比較圖，由圖中可清楚看出，現(xiàn)有的調(diào)整器并無設(shè)置該第三晶體管4及直流電壓41，所以當(dāng)回授裝置5瞬間抽取大量電流時，其最低電壓會下降到2.17V，而本發(fā)明于回授裝置5瞬間抽取大量電流時，其最低電壓只下降到2.43V，且由其下降的波形可清楚得知，第一晶體管2需經(jīng)由回路來反映，所以第三晶體管4的反應(yīng)速度會比第一晶體管2來的快。
請同時參閱第圖5A、5B所示，為本發(fā)明于待機(jī)狀態(tài)時的電壓圖(一)及電壓圖(二)，由圖中可清楚得知，當(dāng)系統(tǒng)進(jìn)入待機(jī)模式時，其第一晶體管2與回授裝置5之間的電壓在制程及溫度的變化下，即使有高達(dá)20mA的電流加載，其電壓仍可維持在2.21V～1.5V的可接受范圍內(nèi)，且整體的待機(jī)耗電也大幅降低到數(shù)uA，使系統(tǒng)的待機(jī)時間大為增長。
所以，本發(fā)明的調(diào)整器為可改善現(xiàn)有技術(shù)的關(guān)鍵在于；(一)本發(fā)明利用差動放大器與第一晶體管之間所連接的第二晶體管，且第二晶體管連接一電壓偵測器來偵測負(fù)載裝置與第一晶體管之間的輸出電壓，而當(dāng)此輸出電壓低于預(yù)設(shè)的電壓值時，該第二晶體管會將第一晶體管的柵—源電壓(VGS)限制在一個二極管的壓差，以減小第一晶體管的推動能力，減少輸出電壓過高的現(xiàn)象，以確保負(fù)載裝置不因承受過高電壓而損毀的現(xiàn)象。
(二)本發(fā)明利用負(fù)載裝置與第一晶體管之間所連接的第三晶體管，且第三晶體管連接有直流電壓，而當(dāng)?shù)谝痪w管與負(fù)載裝置之間的輸出電壓瞬間被拉下時，該第三晶體管的柵—源電壓(VGS)會直接提供負(fù)載裝置瞬間所需的電流，而不需在此經(jīng)過差動放大器與回授裝置的回路反應(yīng)，以防止發(fā)生時間延緩的現(xiàn)象，并當(dāng)系統(tǒng)進(jìn)入待機(jī)模式時，即可停止差動放大器及回授裝置所設(shè)置的電阻的運(yùn)作，只留下直流電壓來維持第三晶體管的正常運(yùn)作即可，以大幅降低待機(jī)模式所需的電源。
上述詳細(xì)說明僅為針對本發(fā)明一種較佳的可行實施例進(jìn)行說明，該實施例并非用以限定本發(fā)明的權(quán)利要求，凡其它未脫離本發(fā)明所揭示的技術(shù)精神下所完成的均等變化與修飾變更，均應(yīng)包含于本發(fā)明所涵蓋的專利范圍中。
權(quán)利要求
1.一種調(diào)整器，該調(diào)整器設(shè)置有差動放大器、第一晶體管、第二晶體管、回授裝置；其特征在于該差動放大器連接于預(yù)設(shè)的電源，且差動放大器可供參考電壓及回授裝置所輸出的回授電壓輸入，而當(dāng)回授電壓低于參考電壓時，該差動放大器會輸出一低位準(zhǔn)信號，且于回授電壓高于參考電壓時，該差動放大器會輸出一高位準(zhǔn)信號；該第一晶體管連接于輸出電壓及預(yù)設(shè)的電源，并可接收由差動放大器所傳送的低位準(zhǔn)信號及高位準(zhǔn)信號，且當(dāng)接收到低位準(zhǔn)信號時，該第一晶體管會導(dǎo)通并將電源供應(yīng)至其所連接的負(fù)載裝置；該第二晶體管連接有電壓偵測器及二極管，且電壓偵測器連接于第一晶體管與回授裝置之間，而二極管連接于電源，且第二晶體管連接于差動放大器和第一晶體管之間，而電壓偵測器會持續(xù)偵測負(fù)載裝置與第一晶體管之間的輸出電壓，而當(dāng)此電壓低于預(yù)設(shè)的電壓值時，該電壓偵測器會發(fā)出一信號來致能第二晶體管，而將第一晶體管的柵—源電壓限制在一個二極管的壓差，以減小第一晶體管的推動能力，減少輸出電壓瞬間爬升過高的現(xiàn)象。
2.如權(quán)利要求1所述的調(diào)整器，其中，該第一晶體管與第二晶體管為PMOS晶體管。
3.如權(quán)利要求1所述的調(diào)整器，其中，該預(yù)設(shè)的電源與負(fù)載裝置和第一晶體管之間進(jìn)一步連接有第三晶體管，且第三晶體管連接有直流電壓。
4.如權(quán)利要求3所述的調(diào)整器，其中，該第三晶體管為NMOS晶體管。
5.一種調(diào)整器，該調(diào)整器設(shè)置有差動放大器、第一晶體管、第三晶體管、回授裝置；其特征在于該差動放大器連接于預(yù)設(shè)的電源，且差動放大器可供參考電壓及回授裝置所輸出的回授電壓輸入，而當(dāng)回授電壓低于參考電壓時，該差動放大器會輸出一低位準(zhǔn)信號，且于回授電壓高于參考電壓時，該差動放大器會輸出一高位準(zhǔn)信號；該第一晶體管連接于差動放大器及預(yù)設(shè)的電源，并可接收由差動放大器所傳送的低位準(zhǔn)信號及高位準(zhǔn)信號，且當(dāng)接收到低位準(zhǔn)信號時，該第一晶體管會導(dǎo)通并推動其所連接的回授裝置；該第三晶體管連接有直流電壓，且第三晶體管連接于預(yù)設(shè)的電源以及第一晶體管和回授裝置之間，而當(dāng)?shù)谝痪w管與回授裝置之間的電壓瞬間因負(fù)載加大被拉下時，該第三晶體管的柵一源電壓會加大直接提供負(fù)載裝置瞬間所需的電流。
6.如權(quán)利要求5所述的調(diào)整器，其中，當(dāng)調(diào)整器進(jìn)入待機(jī)模式時，該直流電壓可供應(yīng)第三晶體管于待機(jī)模式所需的電源。
7.如權(quán)利要求5所述的調(diào)整器，其中，該第一晶體管為PMOS晶體管。
8.如權(quán)利要求5所述的調(diào)整器，其中，該第三晶體管為NMOS晶體管。
9.如權(quán)利要求5所述的調(diào)整器，其中，該差動放大器和第一晶體管之間進(jìn)一步連接有第二晶體管，且第二晶體管連接有電壓偵測器及二極管，而二極管連接于預(yù)設(shè)的電源。
10.如權(quán)利要求9所述的調(diào)整器，其中，該第二晶體管為PMOS晶體管。
全文摘要
本發(fā)明涉及一種調(diào)整器，該調(diào)整器設(shè)置有差動放大器，而該差動放大器連接于參考電壓與第一晶體管，而第一晶體管連接有回授裝置，且第一晶體管與差動放大器之間連接有第二晶體管，而第二晶體管連接有電壓偵測器及二極管，且二極管連接于預(yù)設(shè)的電源，而該電壓偵測器會持續(xù)偵測回授裝置與第一晶體管之間的輸出電壓，而當(dāng)此電壓低于預(yù)設(shè)電源的電壓值時，該電壓偵測器會發(fā)出一信號來致能第二晶體管，而將第一晶體管的柵－源電壓(VGS)限制在一個二極管的壓差，以減小第一晶體管的推動能力，減少輸出電壓(VOUT)突然爬升過高的現(xiàn)象。
文檔編號H03K17/08GK1881802SQ20051007812
公開日2006年12月20日 申請日期2005年6月13日 優(yōu)先權(quán)日2005年6月13日
發(fā)明者顏暐駩, 許智仁 申請人:群聯(lián)電子股份有限公司