專利名稱：一種超低電壓的cmos電感電容諧振腔壓控振蕩器的制作方法
技術領域：
一種超低電壓的CMOS電感電容諧振腔壓控振蕩器屬于鎖相環(huán)集成電路設計領域。
背景技術：
手持移動設備通常需要盡可能長的工作時間以避免充電或者更換電池。對于應用于在射頻無線接收機的鎖相環(huán)頻率合成器而言，其中有兩個模塊需要工作很高的頻率下面，一個是預分頻器，另外一個壓控振蕩器，它們也是最耗電的模塊。當保持相同的電路性能而不需要增加電路的偏置電流的時候，降低電路的工作電壓是節(jié)省功耗的好方法。但是，低電壓工作同時也會限制信號的幅度，這反過來會影響電路的信噪比從而會降低電路的性能。特別對于在各種無線或有線的通信系統(tǒng)中，為了得到更低的相位噪聲，壓控振蕩器往往需要增加功耗。作為一個需要較大功耗的模塊，壓控振蕩器需要獲得較小的相位噪聲而同時又希望它可以工作在最小的功耗?，F(xiàn)有的低電壓低功耗的壓控振蕩器通常會采用特殊的工藝或者外部的高品質因數(shù)的器件，在本發(fā)明中，我們應用中芯國際標準的射頻及混合信號工藝，僅僅通過將N型MOS晶體管的襯底連接到電源正電壓端從而降低晶體管的閾值來實現(xiàn)低電壓的壓控振蕩器的設計。

發(fā)明內容
本發(fā)明的目的在于提供一種超低電壓的CMOS電感電容壓控振蕩器。
本發(fā)明的特征在于該壓控振蕩器是通過把N型MOS管的襯底連接到電源的正電壓端從而降低晶體管的閾值來實現(xiàn)低電壓壓控振蕩器的，該壓控振蕩器含有電感L1和電感L2，兩者相互串接，串接后接電源正電壓；MOS管M3和MOS管M4，兩者反向串接，串接后接電壓控制信號輸入端，反向串接的后另外兩端是和所述串接后的電感L1、L2的兩端分別相連，同時所述串接后兩端分別由寄生的電容C1和電容C2，所述的MOS管M3和MOS管M4在這里作為壓控可變電容使用；NMOS管M1和NMOS管M2，各自得襯底接電源正電壓端，所述的M1管和M2管的漏極各自分別反向串接的后所述M3管和M4管的另外兩個端點相連，所述M1管的柵極和M2管的漏極相連，所述M2管的柵極和M1管的漏極相連；電容Cs和電感Ls，兩者相互并接，一個并接點同時與所述的M1管和M2管的漏極相連，而另外一個并接點接地。
實驗證明本發(fā)明的性能優(yōu)于圖2所示的傳統(tǒng)的噪聲性能較好的低電壓電感電容諧振腔壓控振蕩器，見表1表.1性能比較



圖1傳統(tǒng)的電感電容諧振腔壓控振蕩器。
圖2傳統(tǒng)的噪聲性能較好的低電壓壓控振蕩器。
圖3本發(fā)明推薦的低電壓電感電容諧振腔壓控振蕩器。
具體實施例方式
本發(fā)明是通過將N型MOS晶體管的襯底連接到電源正電壓端從而降低晶體管得閾值來實現(xiàn)低電壓的壓控振蕩器的，見圖3，即是在圖2所示的振蕩器上改進的。
所提及的電路結構基于用電感和電容并聯(lián)回路做諧振回路，用晶體管的負阻作為損耗補償?shù)膲嚎卣袷幤鹘Y構，如圖1。在文獻1(E.Hegazi，H.Sjoland，and A.A.Abidi，″A filteringtechnique to lower LC oscillator phase noise，″IEEE J.Solid-State Circuits，vol.36，no.12，pp.1921-1930，Dec.2001.)中，這種結構作了一些修改以獲得更好的噪聲性能，在文獻1中，作者說明了如圖2所示的電路比帶有電流源的電路有更好的相位噪聲性能，因為這種結構沒有用做電流偏置的晶體管M5，這種晶體管是這一類壓控振蕩器中的主要的噪聲來源。M3通常會將電路中高次諧波附近的噪聲折疊到我們關心的頻率范圍。另外在圖2所示的電路中引入的電感Ls和電容Cs，并且它們諧振在兩倍的工作頻率，這樣就可以減小輸出的共模效因帶來的二次諧波附近的噪聲。
由于電路的偏置電流由電源電壓決定，這一類的電路屬于“電壓偏置”的電路。由于沒有一個偏置電流控制，在電路參數(shù)發(fā)生偏差的時候可能會引起很大的電流，但是由于從電源的正端到地之間沒有級聯(lián)的晶體管，這樣的電路比較適合低電壓工作，在文獻2(N.Troedssonand H.Sjoland，″An ultra low voltage 2.4GHz CMOS VCO，″in Radio and WirelessConference，2002.RAWCON 2002.IEEE，2002，pp.205-208)等應用，這樣的結構仍然得到應用。
盡管將電源電壓降的越低，在晶體管保持同樣尺寸的前提下，電路流過的電流會越小。但是電壓是不可以無限制的降低，因為電源電壓必須保證晶體管能夠開啟，并且提供足夠大的跨到使得電路的有源器件能夠補償諧振回路的損耗，也就是說電路的跨導gm滿足如下條件gm·RL≥1(1)其中RL諧振回路的并聯(lián)等效電阻。我們需要在低電壓下用盡可能少的電流來達到更大的gm，根據晶體管的跨導公式gm=μ·COX·WL·(VGS-VTH)·(1+λ·VDS)...(2)]]>此處，μ為晶體管的溝道的載流子的遷移率，COX為晶體管柵極單位面積上的電容，λ是晶體管的溝道長度調制效應系數(shù)，W和L分別為晶體管的溝道的寬度和長度，VGS和VDS分別為柵源電壓和漏源電壓，VTH是晶體管得閾值電壓。我們可以通過增加晶體管的溝道寬度來增加晶體管的跨導，但是增加晶體管的尺寸會同時增加電路的寄生電容，為了達到特定的諧振頻率和頻率調節(jié)范圍，晶體管的尺寸的增加會有限制。在本發(fā)明中，我們通過將晶體管的襯底連接到電源的電壓正極，使得晶體管的閾值電壓降低來VTH來實現(xiàn)在特定電壓下增加晶體管的跨導，因為我們有如下的晶體管襯底偏置效應公式VTH=VTH0+γ(|2φF+(VS-VB)|-|2φF|)...(3)]]>在這里VTHO是晶體管襯底零偏置時的閾值電壓，φF是物理常數(shù)費米電動勢，γ是晶體管襯底調制效應系數(shù)。當襯底電壓VB提高時，晶體管的閾值電壓會降低，從而在相同的電源電壓下，晶體管的跨到提高了。為了達到補償諧振回路損耗的跨導值，電源電壓的值也就降低了。通常的電路襯底和源極相連接，我們建議在低電壓工作時，將襯底連接到電源電壓的可以降低電路的閾值電壓。低電壓工作的VCO如圖3所示。
為了驗證將襯底連接到電源電壓正極所帶來的效應，我們用中芯國際0.18微米的CMOS工藝對文獻2中提及的電路(如圖2所示)和我們推薦的電路做比較。除了襯底偏置電壓不同以外，兩個電路的其它參數(shù)均相同，計算機模擬電路的結果如表1所示。從表1我們看到，無論從電源電壓還是偏置電流看，我們推薦的電路都要由于傳統(tǒng)的電路。電壓降低了13％，而功耗降低了25％。兩者在其它性能方面都相差不多，而且電路的復雜度不變。
權利要求
1.一種超低電壓的CMOS電感電容諧振腔壓控振蕩器，其特征在于，該壓控振蕩器是通過把N型MOS管的襯底連接到電源的正電壓端從而降低晶體管的閾值來實現(xiàn)低電壓壓控振蕩器的，該壓控振蕩器含有電感(L1)和電感(L2)，兩者相互串接，串接后接電源正電壓；MOS管(M3)和MOS管(M4)，兩者反向串接，串接后接電壓控制信號輸入端，反向串接的后另外兩端是和所述串接后的電感(L1)、(L2)的兩端分別相連，同時所述串接后兩端分別由寄生的電容(C1)和電容(C2)，所述的MOS管(M3)和MOS管(M4)在這里作為壓控可變電容使用；NMOS管(M1)和NMOS管(M2)，各自得襯底接電源正電壓端，所述的(M1)管和(M2)管的漏極各自分別反向串接的后所述(M3)管和(M4)管的另外兩個端點相連，所述(M1)管的柵極和(M2)管的漏極相連，所述(M2)管的柵極和(M1)管的漏極相連；電容(Cs)和電感(Ls)，兩者相互并接，一個并接點同時與所述的(M1)管和(M2)管的漏極相連，而另外一個并接點接地。
全文摘要
本發(fā)明屬于壓控振蕩器技術領域，本發(fā)明是在傳統(tǒng)的對地引入相應并接電感、電容后的低電壓電感電容壓控振蕩器基礎上實現(xiàn)的，本發(fā)明的特征在于它是通過把兩個N型的MOS管的襯底分別連接到電源的正電壓端以降低晶體管的閾值來實現(xiàn)超低電壓電感電容壓控振蕩器的，所述相互并接的電感電容的一個連接點是與所述兩個N型MOS管的源極相連的。本發(fā)明中晶體管閾值低，從而功耗也小。在SMIC 0.18微米工藝條件下，工作電壓可以低至0.4伏，而平均電流只有2.6毫安。本發(fā)明適用于手持移動設備的鎖相環(huán)頻率合成器中，也適用于其他電感、電容低電壓壓控振蕩器中。
文檔編號H03L7/099GK1767371SQ20051008699
公開日2006年5月3日 申請日期2005年11月25日 優(yōu)先權日2005年11月25日
發(fā)明者冒小建, 楊華中, 汪蕙 申請人:清華大學