專利名稱：具有低共模差分輸入信號的讀出放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的來說涉及讀出放大器，尤其涉及甚至對于低共模差分輸入信號具有增強的響應(yīng)時間的讀出放大器。
背景技術(shù)：
讀出放大器通常用在半導(dǎo)體器件中，尤其用在半導(dǎo)體存儲器件中。讀出放大器讀出和放大在兩個差分輸入信號之間的電壓差，以便產(chǎn)生差分輸出信號。諸如移動電話之類的小型便攜式電子設(shè)備被期望在最小功耗情況下以低電壓工作。于是，在這種便攜式電子設(shè)備內(nèi)的讀出放大器被期望甚至以低電壓穩(wěn)定快速地工作。
圖1是傳統(tǒng)的讀出放大器的電路圖，該讀出放大器包括PMOS(P-溝道金屬氧化物半導(dǎo)體)晶體管P1、P2、P3、P4和P5以及NMOS(N-溝道金屬氧化物半導(dǎo)體)晶體管N1、N2、N3、N4和N5。圖1的讀出放大器是差分讀出放大器，其具有相對參考電壓VREF擺動的差分輸入信號的一個IN+，參考電壓VREF作為差分輸入信號的另一個IN-施加。圖2圖示了參考電壓VREF和輸入信號IN+的波形。
當(dāng)輸入信號IN+處于邏輯高電平時，也就是說，當(dāng)輸入信號IN+的電平大于參考電壓VREF時，NMOS晶體管N3被導(dǎo)通，以便開始讀出放大器的讀出操作。當(dāng)輸入信號IN+處于邏輯低電平時，也就是說，當(dāng)輸入信號IN+的電平小于參考電壓VREF時，NMOS晶體管N3被截止，并且NMOS晶體管N4被導(dǎo)通，以便開始讀出放大器的讀出操作。
然而，在低共模中，即，當(dāng)參考電壓VREF為低時，NMOS晶體管N4稍稍導(dǎo)通，于是，當(dāng)時鐘信號CLK處于邏輯高電平時，在輸出節(jié)點V1和V2處的差分輸出信號的產(chǎn)生被延遲。換言之，當(dāng)輸入信號IN+處于邏輯低電平時，讀出放大器的讀出速度被降低。而且，從讀出放大器輸出的數(shù)據(jù)的高/低(從高到低轉(zhuǎn)換)偏斜(skew)被增加。

發(fā)明內(nèi)容
因此，本發(fā)明的各實施例的讀出放大器用雙反相器鎖存動作來實現(xiàn)，用于甚至在低共模參考電壓情況下提高響應(yīng)速度。
在本發(fā)明的一個實施例中，讀出放大器包括第一放大器，其具有差分輸入器件和用于差分輸入器件的負(fù)載反相器。在所述第一放大器中，負(fù)載反相器在鎖存配置中被交叉耦合。所述讀出放大器還包括第二放大器，其被耦合到第一放大器，并且該第二放大器包括在鎖存配置中被交叉耦合的鎖存反相器。
在本發(fā)明的一個實施例中，第一負(fù)載反相器的輸出節(jié)點形成第一放大器的第一輸出節(jié)點，而第二負(fù)載反相器的輸出節(jié)點形成第一放大器的第二輸出節(jié)點。所述差分輸入器件包括以差分方式耦合的第一和第二NMOSFET(N-溝道金屬半導(dǎo)體場效應(yīng)晶體管)。所述第一負(fù)載反相器包括第一負(fù)載反相器的NMOSFET的源極耦合到以差分方式耦合的第一NMOSFET的漏極的、作為反相器耦合的NMOSFET(N-溝道金屬半導(dǎo)體場效應(yīng)晶體管)和PMOSFET(P-溝道金屬半導(dǎo)體場效應(yīng)晶體管)。所述第二負(fù)載反相器包括第二負(fù)載反相器的NMOSFET的源極耦合到以差分方式耦合的第二NMOSFET的漏極的、作為反相器耦合的NMOSFET和PMOS FET。
在本發(fā)明的另一個實施例中，鎖存反相器被耦合在第一放大器的第一和第二輸出節(jié)點之間。例如，所述第二放大器包括第一鎖存反相器和第二鎖存反相器。所述第一鎖存反相器具有耦合到所述第一輸出節(jié)點的輸出和耦合到所述第二輸出節(jié)點的輸入；而所述第二鎖存反相器有耦合到所述第二輸出節(jié)點的輸出和耦合到所述第一輸出節(jié)點的輸入。
在本發(fā)明的另一個實施例中，所述讀出放大器還包括均衡器件，用于響應(yīng)于時鐘信號將所述第一和第二輸出節(jié)點耦合在一起。在本發(fā)明的另一個實施例中，所述讀出放大器還包括上拉器件，用于響應(yīng)于時鐘信號將所述第一和第二輸出節(jié)點耦合到電壓源。
在本發(fā)明的另一個實施例中，所述讀出放大器還包括第一激勵電路和第二激勵電路。所述第一激勵電路耦合到第一放大器，用于響應(yīng)于時鐘信號激勵第一放大器的放大操作。所述第二激勵電路耦合到第二放大器，用于響應(yīng)于時鐘信號激勵第二放大器的放大操作。
在本發(fā)明的進一步的實施例中，共模參考電壓由第一放大器的差分輸入器件的一個輸入。在此情況下，由第一放大器的差分輸入器件的另一個輸入的電壓在共模參考電壓左右擺動。
用此方式，第一和第二放大器兩者都包括耦合在鎖存配置中的反相器。利用第一和第二放大器的這樣的雙反相器鎖存動作，用于由讀出放大器產(chǎn)生差分輸出信號的響應(yīng)速度甚至對于低共模參考電壓也被提高了。


本發(fā)明的上述和其他特征以及優(yōu)點在其詳細的示范性實施例中參照附圖描述時，會變得更加清楚，附圖中圖1是傳統(tǒng)的讀出放大器的電路圖；圖2圖示了用于讀出放大器的參考電壓和輸入信號的波形；以及圖3是根據(jù)本發(fā)明的實施例的讀出放大器的電路圖。
在此所涉及的圖是為了清楚說明而繪制的，而沒有必要按比例繪制。在圖1、2和3中具有相同的參考標(biāo)號的元件指具有類似結(jié)構(gòu)和/或功能的元件。
具體實施例方式
圖3是根據(jù)本發(fā)明的實施例的讀出放大器的電路圖。讀出放大器是差分讀出放大器，其具有差分輸入信號的一個IN+，其相對作為差分輸入信號的另一個IN-所施加的參考電壓VREF擺動。參照圖3，讀出放大器包括第一放大器31、第一激勵電路33、第二放大器35以及第二激勵電路37。
第一放大器31接收第一差分輸入信號IN+和第二差分輸入信號IN-，并且讀出和放大在這樣的差分輸入信號IN+和IN-之間的電壓差，以便在第一和第二輸出節(jié)點V1和V2產(chǎn)生差分輸出信號。第二差分輸入信號IN-是維持恒定電平的共模參考電壓VREF。第一激勵電路33被耦合到第一放大器31，以便響應(yīng)于時鐘信號CLK(即，當(dāng)時鐘信號CLK被激勵到邏輯高時)激勵第一放大器31進行放大操作。
第二放大器35是用于增強讀出放大器的讀出操作的輔助讀出電路。第二放大器35被耦合在第一放大器31的第一和第二輸出節(jié)點V1和V2之間，以便在第一和第二輸出節(jié)點V1和V2進一步放大和鎖存差分輸出信號。第二激勵電路37被耦合到第二放大器35以便響應(yīng)于時鐘信號CLK(即，當(dāng)時鐘信號CLK被激勵到邏輯高時)激勵第二放大器35進行放大操作。
第一放大器31分別包括第一、第二、第三、第四、第五和第六PMOSFET(P-溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管)P31、P32、P33、P34、P35和P36。第一放大器31也分別包括第一、第二、第三、第四NMOSFET(N-溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管)N31、N32、N33、N34。
第一PMOSFET P31的源極被耦合到電源電壓VDD，第一PMOSFET P31的柵極被耦合到時鐘信號CLK，而第一PMOSFET P31的漏極被耦合到第一輸出節(jié)點V1。第二PMOSFET P32的源極被耦合到電源電壓VDD，第二PMOSFETP32的柵極被耦合到第一PMOSFET P31的柵極和第二輸出節(jié)點V2，而第二PMOSFET P32的漏極被耦合到第一輸出節(jié)點V1。
第三PMOSFET P33的源極被耦合到電源電壓VDD，第三PMOSFET P33的柵極被耦合到時鐘信號CLK，而第三PMOSFET P33的漏極被耦合到第二輸出節(jié)點V2。第四PMOSFET P34的源極被耦合到電源電壓VDD，第四PMOSFETP34的柵極被耦合到第二PMOSFET P32的柵極和第一輸出節(jié)點V1，而第四PMOSFET P34的漏極被耦合到第二輸出節(jié)點V2。
第五PMOSFET P35被耦合在第一和第二輸出節(jié)點V1和V2之間，并且第五PMOSFET P35的柵極被耦合到時鐘信號CLK。第六PMOSFET P36被耦合在第一NMOSFET N31的源極A和第二NMOSFET N32的源極B之間，而第六PMOSFET P36的柵極被耦合到時鐘信號CLK。
第一NMOSFET N31的漏極被耦合到第一輸出節(jié)點V1，而第一NMOSFETN31的柵極被耦合到第二輸出節(jié)點V2。第二NMOSFET N32的漏極被耦合到第二輸出節(jié)點V2，而第二NMOSFET N32的柵極被耦合到第一輸出節(jié)點V1。
第三NMOSFET N33的漏極被耦合到第一NMOSFET N31的源極A，第三NMOSFET N33的柵極被耦合到第一差分輸入信號IN+，而第三NMOSFET N3的源極被耦合到第一激勵電路33。第四NMOSFET N34的漏極被耦合到第二NMOSFET N32的源極B，第四NMOSFET晶體管N34的柵極被耦合到第二差分輸入信號IN-(即，共模參考電壓VREF)，而第四NMOSFET N34的源極被耦合到第一激勵電路33。
用此方法，第三和第四NMOSFET N33和N34形成用于輸入差分輸入信號IN+和IN-的差分輸入器件。此外，其柵極被耦合在一起并且漏極被耦合在一起的第二PMOSFET P32和第一NMOSFET N31，形成用于第三NMOSFET N33的第一負(fù)載反相器(inverter)。類似地，其柵極被耦合在一起并且漏極被耦合在一起的第四PMOSFET P34和第二NMOSFET N32，形成用于第四NMOSFETN34的第二負(fù)載反相器。而且，注意這樣的負(fù)載反相器被耦合在鎖存配置中，其中第一負(fù)載反相器的輸入耦合到第二負(fù)載反相器的輸出，并且第二負(fù)載反相器的輸入被耦合到第一負(fù)載反相器的輸出。
第一激勵電路33包括NMOSFET 35，其漏極耦合到第一放大器31，柵極上施加時鐘信號CLK，而源極上施加地電壓VSS。
第二放大器35是具有第一和第二鎖存反相器I1和I2的鎖存型放大器。第一鎖存反相器I1有耦合到第一放大器31的第一輸出節(jié)點V1的輸出，并且有耦合到第一放大器31的第二輸出節(jié)點V2的輸入。第二鎖存反相器I2具有耦合到第一輸出節(jié)點V1的輸入，并有耦合到第二輸出節(jié)點V2的輸出。此外，第一和第二鎖存反相器I1和I2在以下鎖存配置中耦合第一鎖存反相器I1的輸入耦合到第二鎖存反相器I2的輸出，而第一鎖存反相器I1的輸出耦合到第二鎖存反相器I2的輸入。
第二激勵電路37包括NMOSFET N36，其具有連接到第二放大器35的漏極、在其上施加時鐘信號CLK的柵極和在其上施加地電壓VSS的源極。
在圖3的讀出放大器操作期間，第一和第三PMOSFET P31和P33形成上拉器件，該上拉器件響應(yīng)于CLK信號而導(dǎo)通以便上拉輸出節(jié)點V1和V2到高電源電壓VDD。此外，第五和第六PMOSFET P35和P36形成均衡器件，該均衡器件響應(yīng)于CLK信號導(dǎo)通以便在均衡操作期間將輸出節(jié)點V1和V2耦合在一起。
當(dāng)?shù)谝?、第三、第五和第六PMOSFET P31、P33、P35和P36響應(yīng)于CLK信號截止時，在第一和第二激勵電路33和37中的NMOSFET N35和N36響應(yīng)于CKL信號導(dǎo)通，用于激勵第一和第二放大器31和35的讀出和放大操作。
在這種讀出和放大操作期間，當(dāng)輸入信號IN+處于邏輯低電平，即，當(dāng)輸入信號IN+的電平小于參考電壓VREF，并且當(dāng)參考電壓VREF相對低時，第四NMOSFET N34稍稍導(dǎo)通。在第一和第二放大器31和35中沒有雙重鎖存動作，第二NMOS晶體管N32的源極B處的電壓下降到地電壓VSS的速度將會降低，因此，在輸出節(jié)點V1和V2處的數(shù)據(jù)轉(zhuǎn)換將被延遲。結(jié)果，讀出放大器的讀出速度將被減小，并且輸出數(shù)據(jù)的高到低偏斜將被增加。
然而，在根據(jù)本發(fā)明的圖3的讀出放大器中，第一放大器31包括在鎖存配置中被耦合的負(fù)載反相器(由MOSFET P32、N31、P34和N32形成)，并且第二放大器35包括在鎖存配置中被耦合的鎖存反相器I1和I2。即使在節(jié)點B處的電壓到地電壓VSS的慢轉(zhuǎn)換的情況下，在第一和第二放大器31和35中的這樣的雙重鎖存動作也可用于在輸出節(jié)點V1和V2處的不同輸出信號的高速轉(zhuǎn)換。因此，甚至當(dāng)在其他輸入節(jié)點IN-處所施加的共模參考電壓VREF相對低時，對于減小的輸出數(shù)據(jù)的高到低偏斜，在輸入節(jié)點IN+處的讀出邏輯低輸入數(shù)據(jù)的速度也被提高。
盡管本發(fā)明參照其示范性實施例已經(jīng)被具體顯示和描述，但是，本領(lǐng)域的技術(shù)人員要懂得，在不脫離由權(quán)利要求所定義的本發(fā)明的精神和范圍的情況下，其中可以作出各種形式和細節(jié)上的修改。
權(quán)利要求
1.一種讀出放大器，包括第一放大器，包括多個差分輸入器件和用于差分輸入器件的多個負(fù)載反相器，其中負(fù)載反相器在鎖存配置中被交叉耦合；以及第二放大器，其被耦合到第一放大器，該第二放大器包括在鎖存配置中被交叉耦合的鎖存反相器。
2.如權(quán)利要求1所述的讀出放大器，其中第一負(fù)載反相器的輸出節(jié)點形成第一放大器的第一輸出節(jié)點，而其中第二負(fù)載反相器的輸出節(jié)點形成第一放大器的第二輸出節(jié)點。
3.如權(quán)利要求2所述的讀出放大器，其中，所述差分輸入器件包括以差分方式耦合的第一和第二NMOSFET(N-溝道金屬半導(dǎo)體場效應(yīng)晶體管)。
4.如權(quán)利要求3所述的讀出放大器，其中，所述第一負(fù)載反相器包括第一負(fù)載反相器的NMOSFET的源極耦合到以差分方式耦合的第一NMOSFET的漏極的、作為反相器耦合的NMOSFET(N-溝道金屬半導(dǎo)體場效應(yīng)晶體管)和PMOSFET(P-溝道金屬半導(dǎo)體場效應(yīng)晶體管)。
5.如權(quán)利要求4所述的讀出放大器，其中，所述第二負(fù)載反相器包括第二負(fù)載反相器的NMOSFET的源極耦合到以差分方式耦合的第二NMOSFET的漏極的、作為反相器耦合的NMOSFET(N-溝道金屬半導(dǎo)體場效應(yīng)晶體管)和PMOS FET(P-溝道金屬半導(dǎo)體場效應(yīng)晶體管)。
6.如權(quán)利要求2所述的讀出放大器，其中鎖存反相器被耦合在第一放大器的第一和第二輸出節(jié)點之間。
7.如權(quán)利要求6所述的讀出放大器，其中所述第二放大器包括第一鎖存反相器，其輸出耦合到所述第一輸出節(jié)點，而輸入耦合到所述第二輸出節(jié)點；以及第二鎖存反相器，其輸出耦合到所述第二輸出節(jié)點，而輸入耦合到所述第一輸出節(jié)點。
8.如權(quán)利要求2所述的讀出放大器，還包括均衡器件，用于響應(yīng)于時鐘信號將所述第一和第二輸出節(jié)點耦合在一起。
9.如權(quán)利要求2所述的讀出放大器，還包括上拉器件，用于響應(yīng)于時鐘信號將所述第一和第二輸出節(jié)點耦合到電壓源。
10.如權(quán)利要求1所述的讀出放大器，還包括第一激勵電路，其耦合到第一放大器，用于響應(yīng)于時鐘信號激勵第一放大器的放大操作。
11.如權(quán)利要求1所述的讀出放大器，還包括第二激勵電路，其耦合到第二放大器，用于響應(yīng)于時鐘信號激勵第二放大器的放大操作。
12.如權(quán)利要求1所述的讀出放大器，其中共模參考電壓由第一放大器的差分輸入器件的一個輸入。
13.一種用于放大差分輸入信號的方法，包括利用在鎖存配置中交叉耦合的負(fù)載反相器放大所述差分輸入信號以便產(chǎn)生差分輸出信號；以及利用在鎖存配置中交叉耦合的鎖存反相器放大所述差分輸出信號。
14.如權(quán)利要求13所述的方法，還包括響應(yīng)于時鐘信號激勵差分輸入信號的放大。
15.如權(quán)利要求13所述的方法，還包括響應(yīng)于時鐘信號激勵差分輸出信號的放大。
16.如權(quán)利要求13所述的方法，還包括作為差分輸入信號的一個施加共模參考電壓。
17.如權(quán)利要求13所述的方法，還包括在第一和第二輸出節(jié)點產(chǎn)生差分輸出信號；以及響應(yīng)于時鐘信號將用于均衡的第一和第二輸出節(jié)點耦合在一起。
18.如權(quán)利要求13所述的方法，還包括在第一和第二輸出節(jié)點產(chǎn)生差分輸出信號；以及響應(yīng)于時鐘信號將第一和第二輸出節(jié)點耦合到電壓源用于上拉操作。
19.一種讀出放大器，包括用于利用在鎖存配置中交叉耦合的負(fù)載反相器放大差分輸入信號以便產(chǎn)生差分輸出信號的裝置；以及用于利用在鎖存配置中交叉耦合的鎖存反相器放大所述差分輸出信號的裝置。
20.如權(quán)利要求19所述的讀出放大器，還包括用于響應(yīng)于時鐘信號激勵差分輸入信號和差分輸出信號的放大的裝置。
全文摘要
一種讀出放大器，包括具有差分輸入器件的第一放大器和用于差分輸入器件的負(fù)載反相器，該負(fù)載反相器在鎖存配置中交叉耦合。該讀出放大器還包括耦合到第一放大器的第二放大器，并且所述第二放大器包括在鎖存配置中交叉耦合的鎖存反相器。甚至在低共模參考電壓情況下，在第一和第二放大器中的雙反相器鎖存動作也提高響應(yīng)速度。
文檔編號H03F3/45GK1767064SQ200510098140
公開日2006年5月3日 申請日期2005年9月8日 優(yōu)先權(quán)日2004年9月9日
發(fā)明者樸寅秀, 金圭現(xiàn) 申請人:三星電子株式會社