專利名稱：在具有l(wèi)c振蕩器的pll中粗調(diào)諧時間的改進(jìn)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及電路設(shè)計。具體地，本發(fā)明的實(shí)施例涉及鎖相環(huán)(PLL)電路的改進(jìn)。
背景技術(shù)：
鎖相環(huán)(PLL)由于其對數(shù)字時鐘同步、頻率合成等的用途而在各種無線電系統(tǒng)中有廣泛的使用。圖1示出了根據(jù)相關(guān)技術(shù)的PLL的一般示意圖。該P(yáng)LL包括一個相位頻率檢測器102(PFD)、電荷泵(CP)與環(huán)路濾波器(LF)104、壓控振蕩器106(VCO)、和分頻器。PFD 102比較輸入和輸出信號的相位/頻率，并將結(jié)果發(fā)送到CP&LF 104。CP&LF 104將PFD 102中的比較結(jié)果轉(zhuǎn)變成DC電壓。PFD 102根據(jù)輸入信號是超前還是滯后于輸出信號，產(chǎn)生“上行”或“下行”信號。VCO 106產(chǎn)生作為從CP&LF 104施加的DC電壓(V控制)的函數(shù)的脈沖頻率。
在PLL應(yīng)用中，電感器-電容器VCO(LC-VCO)被廣泛使用，這是由于它們通常優(yōu)于例如環(huán)形振蕩器的抖動/相位噪聲性能。因?yàn)楣に嚻町a(chǎn)生各個電感器和電容器部件的公差/偏差，并且為了覆蓋所需的頻率和范圍，要對LC-VCO進(jìn)行調(diào)諧。
圖2顯示了相關(guān)技術(shù)LC-VCO的一個簡化示意圖。通過將第一倒相器202的公共漏極與第二倒相器204的公共柵極相連，而將兩個CMOS倒相器202和204交叉耦連，或者反之亦然。交叉耦連的倒相器202和204構(gòu)成多頻振蕩器。電感器206(L)與電容器電路210并聯(lián)，從而形成一個儲能電路。電容器電路210被再分成模擬變?nèi)荻O管212(CV)和分立電容器陣列214(CD)。分立電容器陣列214用于對頻率進(jìn)行粗調(diào)諧，變?nèi)荻O管用于細(xì)調(diào)諧。為了簡化，圖中省略了用于控制分立電容器陣列214的開關(guān)的電壓節(jié)點(diǎn)。這種類型的VCO最近已經(jīng)用于無線電裝置，因?yàn)樗峁┑南辔辉肼曅阅軆?yōu)于通常的僅由變?nèi)荻O管控制的LC振蕩器。
圖3示出了相關(guān)技術(shù)PLL的框圖，該P(yáng)LL結(jié)合了在鎖相工作中具有作為儲能電路的一部分的分立電容器的LC-VCO。在正常的工作模式下，PFD和電荷泵302經(jīng)由低通濾波器304控制模擬變?nèi)荻O管306，以便具有精確的頻率和相位鎖定。然而，當(dāng)PLL被激活或者力圖改變期望的頻率時，PLL進(jìn)入粗調(diào)諧期，而獲得粗頻率鎖定。這一粗頻率獲取過程是利用粗調(diào)諧控制器310執(zhí)行的，其導(dǎo)通和截止合適的電容器312，使VCO 308的輸出頻率盡可能地接近期望頻率。
圖4顯示了在根據(jù)相關(guān)技術(shù)的粗調(diào)諧處理期間PLL的框圖。在粗調(diào)諧處理中，偏壓發(fā)生器為VCO的變?nèi)荻O管產(chǎn)生固定的控制電壓。因此，變?nèi)荻O管的電容(例如圖2中的Cv)在粗調(diào)諧期間被固定。代替控制變?nèi)荻O管的電容，VCO的頻率是由分立的粗調(diào)諧電容器確定的。晶體振蕩器為粗調(diào)諧提供基準(zhǔn)。在針對期望的鎖定頻率的預(yù)定持續(xù)時間內(nèi)，預(yù)定標(biāo)器&計數(shù)器(Prescaler & Counter)對VCO時鐘的數(shù)目進(jìn)行計數(shù)。這里，預(yù)定持續(xù)時間是EN COUNTER的高電平持續(xù)時間。在每個粗調(diào)諧級，數(shù)字比較器將基準(zhǔn)數(shù)與來自預(yù)定標(biāo)器&計數(shù)器的計數(shù)值進(jìn)行比較，并產(chǎn)生上行/下行信號，以確定VCO頻率是高于還是低于期望頻率。利用上行/下行信號，每一級的電容器被設(shè)定成導(dǎo)通或截止。復(fù)位發(fā)生器&計數(shù)器控制器為每一粗調(diào)諧級復(fù)位預(yù)定標(biāo)器&計數(shù)器的計數(shù)值。
在對VCO進(jìn)行粗調(diào)諧和細(xì)調(diào)諧控制的相關(guān)技術(shù)中公開了多種方法(見例如，美國專利No.6,137,372和“CMOS自校準(zhǔn)頻率合成器”(ACMOS Self-Calibrating Frequency Synthesizer)，IEEE Journal ofsolid-state circuits，Vol.35，No.10，2000。本文引用上面每篇參考文獻(xiàn)的全文作為參考)。粗調(diào)諧處理的精度與變?nèi)荻O管尺寸的減小有關(guān)。因?yàn)樽內(nèi)荻O管的尺寸與相位噪聲成反比，因此降低變?nèi)荻O管的尺寸從而提高相位噪聲性能是有利的。由于粗調(diào)諧處理執(zhí)行得更加精確，所以應(yīng)當(dāng)設(shè)計最小的電容器，以便在粗調(diào)諧期間提供精細(xì)的頻率步長。為了精確地執(zhí)行粗調(diào)諧，最小電容器的頻率誤差檢測和步長都應(yīng)當(dāng)精確地確定。盡管現(xiàn)代處理技術(shù)在電容方面提供了良好匹配的電容器，但是在針對更加精確的粗調(diào)諧的粗調(diào)諧期間，這一誤差能夠被最小化或者被補(bǔ)償。粗調(diào)諧期間頻率誤差檢測器的設(shè)計與粗調(diào)諧時間有關(guān)，這將在下文中加以討論。
圖5和6分別示出了根據(jù)相關(guān)技術(shù)的具有關(guān)鍵定時參數(shù)的粗調(diào)諧處理的一個實(shí)例，以及粗調(diào)諧控制器中檢測邏輯電路的框圖。粗調(diào)諧處理開始于每次期望頻率被改變或者在通電之后。因?yàn)榇终{(diào)諧處理是一種頻率跟蹤，所以使用數(shù)字累加器630估計VCO 610的周期。該結(jié)果與來自外部晶體時鐘的基準(zhǔn)定時信號進(jìn)行比較。在圖6所示粗調(diào)諧的具體實(shí)現(xiàn)中，數(shù)字累加器630(或計數(shù)器)被由粗調(diào)諧控制器產(chǎn)生的RST_COUNTER信號周期性地復(fù)位。該計數(shù)操作由EN_COUNTER信號屏蔽。如圖6所示，只有當(dāng)EN_COUNTER為高時，計數(shù)器的工作才被允許(例如使用AND柵620)。當(dāng)累加器/計數(shù)器630的輸出超過由數(shù)字比較器650確定的基準(zhǔn)數(shù)(例如，圖6中的”M”)時，OUT_COUNTER信號變?yōu)楦摺Ｔ揙UT_COUNTER信號和來自粗調(diào)諧控制器的COMP_CLK信號用于通過觸發(fā)器660確定頻率的超前和滯后檢測。
如圖5所示，在COMP_CLK信號從低向高轉(zhuǎn)變之前，OUT_COUNTER信號在510變高。根據(jù)頻率誤差，鎖存值在520處將從1變?yōu)?。在圖5所示中，VCO頻率被確定為比期望的大。這一在鎖存輸出(例如觸發(fā)器660)的極性能夠被用于確定與VCO中(第i個)電容器相連的開關(guān)的極性。
當(dāng)PLL接收到頻道信息(channel information)時，粗調(diào)諧控制器為粗調(diào)諧將頻道信息轉(zhuǎn)變成合適的定時參數(shù)。例如，當(dāng)期望的目標(biāo)頻率為1GHz且外部基準(zhǔn)時鐘頻率為20MHz時，粗調(diào)諧控制器以該20MHz外部時鐘信號工作而產(chǎn)生RST_COUNTER、EN_COUNTER、基準(zhǔn)數(shù)和COMP_CLK信號。
例如，假定EN_COUNTER的高電平持續(xù)時間被設(shè)定為1μs，且目標(biāo)VCO頻率為1GHz。這里，“1μs”的EN_COUNTER持續(xù)時間是設(shè)計值，并且可以根據(jù)粗調(diào)諧處理的精度改變?yōu)槠渌臄?shù)值。在本實(shí)例中，外部時鐘除以20(20/20MHz＝1μs)而產(chǎn)生EN_COUNTER信號的高電平持續(xù)時間。通過用EN_COUNTER除以目標(biāo)VCO頻率的持續(xù)時間確定基準(zhǔn)數(shù)。由此，在本實(shí)例中，基準(zhǔn)數(shù)是1000(＝1μs/(1/1GHz))。在數(shù)字比較器，該基準(zhǔn)數(shù)與預(yù)定標(biāo)器&計數(shù)器的計數(shù)值進(jìn)行比較。COMP_CLK與EN_COUNTER的下降沿同步，并用作數(shù)字比較器內(nèi)的定時時鐘。RST_COUNTER是用于每個粗調(diào)諧級的復(fù)位信號，并且在EN_COUNTER從高變低之后的1個外部時鐘內(nèi)其為高。
粗調(diào)諧處理的精度是一個待確定的設(shè)計參數(shù)，并且主要由EN_COUNTER信號確定。在圖5中，Tc，1bit表示在粗調(diào)諧中對1位(1bit)的開關(guān)導(dǎo)通和截止的總循環(huán)時間，它主要由計數(shù)器的工作時間Tc，counter確定。
精確粗調(diào)諧的一個限制因素是圖6中超前-滯后檢測邏輯電路的不確定性。假定粗調(diào)諧的目標(biāo)是區(qū)分1MHz的頻率差異，那么應(yīng)當(dāng)檢測例如0.9995GHz和1.0005GHz的兩個VCO頻率。當(dāng)EN_COUNTER的持續(xù)時間設(shè)定為1μs時，那么基準(zhǔn)數(shù)(圖6中的“M”)應(yīng)當(dāng)設(shè)定為1000(＝1μs/1ns)。EN_COUNTER的上升沿和OUT_COUNTER的上升沿之間的時間差對于0.9995GHz的VCO頻率為1.0005μs，對于1.001GHz的VCO頻率為0.9995μs。當(dāng)沒有定時不確定性時，將由超前-滯后檢測邏輯電路在前一種情況下產(chǎn)生頻率“下行”信號，在后一種情況下產(chǎn)生頻率“上行”信號。然而，如果超前-滯后檢測邏輯電路的定時不確定性為1ns，那么兩個結(jié)果可以相同。因此，兩個VCO頻率是否能夠通過超前-滯后檢測邏輯電路加以區(qū)分尚不確定。
當(dāng)定時不確定度固定時，通過提高基準(zhǔn)數(shù)或EN_COUNTER的持續(xù)時間可以提高精度。假定基準(zhǔn)數(shù)提高10倍，那么對這兩種情況時間差將為10.005μs和9.995μs。因?yàn)?ns的定時邊際大于1ns的定時不確定度，所以確定結(jié)果將是正確的。換言之，VCO的0.1％的初始頻率差導(dǎo)致10ns的時間差，而不是前一種情況的1ns。因?yàn)檫@個數(shù)值大到足夠補(bǔ)償超前-滯后檢測邏輯電路的不確定性，所以能夠獲得期望的精度。
然而，粗調(diào)諧改進(jìn)的負(fù)面結(jié)果是，比較時間或粗調(diào)諧所需的時間增加。如果待確定的位數(shù)為10bit，那么完成粗調(diào)諧所需的時間將是針對1bit確定情況的10倍?？傊?，隨著位數(shù)或粗調(diào)諧精度的增加，粗調(diào)諧時間也增加。
在完成粗調(diào)諧之后，PLL進(jìn)入鎖相操作(例如，如圖3所示)。因?yàn)镻LL的總鎖定時間包括粗調(diào)諧所需的時間，所以精確粗調(diào)諧趨向于增加總鎖定時間。而且，如前所述，模擬變?nèi)荻O管尺寸的減小能夠提高相位噪聲性能，因?yàn)榕c用于粗調(diào)諧的分立電容器陣列相比，模擬變?nèi)荻O管典型地具有較差的品質(zhì)因數(shù)。此外，模擬變?nèi)荻O管的尺寸只有在精確粗調(diào)諧有保障的情況下才能減小。如果粗調(diào)諧不精確，那么模擬變?nèi)荻O管的工作范圍會擴(kuò)展超出期望的頻率，從而不能獲得相位和頻率鎖定。因此，為了獲得良好的相位噪聲性能和小的鎖定時間，粗調(diào)諧應(yīng)當(dāng)快速地執(zhí)行。
本文引用上述參考文獻(xiàn)，用于適當(dāng)?shù)亟虒?dǎo)附加的或可替換的細(xì)節(jié)、特征和/或技術(shù)背景。

發(fā)明內(nèi)容
本發(fā)明的一個目的是至少解決上述問題和/或缺點(diǎn)，并提供至少如下文所述的優(yōu)點(diǎn)。
因此，本發(fā)明的實(shí)施例包括用于LC振蕩器的調(diào)諧方法和裝置。本發(fā)明的實(shí)施例包括適應(yīng)地控制位比較時間從而提供最小的粗調(diào)諧時間。位比較時間與LC振蕩器的電容器陣列中相應(yīng)加權(quán)電容器的冗余量成反比。
下文的說明書中將部分地提出本發(fā)明的附加優(yōu)點(diǎn)、目的和特征，并且對于本領(lǐng)域的普通技術(shù)人員，通過閱讀下文或者通過在本發(fā)明的實(shí)踐中進(jìn)行學(xué)習(xí)，將能夠部分地變得顯而易見。根據(jù)附加權(quán)利要求所特別指出的內(nèi)容，將能夠?qū)崿F(xiàn)和獲得本發(fā)明的目的和優(yōu)點(diǎn)。


下面將參考附圖對本發(fā)明進(jìn)行詳細(xì)說明，其中相似的附圖標(biāo)記表示相似的元件，其中圖1示出了根據(jù)相關(guān)技術(shù)的PLL的一般示意圖；圖2示出了相關(guān)技術(shù)LC-VCO的簡單示意圖；圖3示出了在鎖相操作中相關(guān)技術(shù)PLL的框圖，其具有的LC-VCO具有一個分立電容器作為儲能電路的一部分；圖4示出了在根據(jù)相關(guān)技術(shù)的粗調(diào)諧處理期間PLL的框圖；圖5示出了根據(jù)相關(guān)技術(shù)的具有關(guān)鍵定時參數(shù)的粗調(diào)諧處理的一個實(shí)例；圖6示出了粗調(diào)諧控制器中檢測邏輯電路的框圖；圖7示出了粗調(diào)諧處理的一個簡化定時圖的布局；和圖8示出了根據(jù)本發(fā)明一個實(shí)施例的粗調(diào)諧處理的簡化定時圖。
具體實(shí)施例方式
在下文的優(yōu)選實(shí)施例詳細(xì)說明中，參考附圖，其顯示了作為實(shí)例的可以實(shí)現(xiàn)本發(fā)明的具體實(shí)施例。在所有這些附圖中，相似附圖標(biāo)記表示基本上相似的部件。下面將足夠詳細(xì)地對這些實(shí)施例進(jìn)行說明，以便使本領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明。也可以使用其它的實(shí)施例，并且在不背離本發(fā)明范圍的前提下可以進(jìn)行結(jié)構(gòu)、邏輯和知識上的改變。而且，應(yīng)當(dāng)理解，本發(fā)明的各種實(shí)施例雖然不同，但不必相互排斥。例如，在一個實(shí)施例中描述的具體特征、結(jié)構(gòu)或特性可以包含在其它的實(shí)施例內(nèi)。下面的詳細(xì)說明沒有限制意義，并且本發(fā)明的范圍只由附加權(quán)利要求書以及由權(quán)利要求賦予的等同物的全部范圍加以限定。
本發(fā)明的實(shí)施例公開了減小粗調(diào)諧期間總的位比較時間的方法。例如，通過為每個位判斷的粗調(diào)諧采用加權(quán)比較時間，能夠解決粗調(diào)諧時間與粗調(diào)諧精度之間的平衡。這樣，能夠根據(jù)其比較分辨率為每個粗調(diào)諧位設(shè)定不同的位比較時間。
圖7示出了相關(guān)技術(shù)中出于比較目的的粗調(diào)諧處理的簡化定時圖。如上所述，粗調(diào)諧的最終分辨率能夠設(shè)定得足夠小，以便使變?nèi)荻O管減小。然而，每一位的粗調(diào)諧時間還要設(shè)定得足夠大，以便覆蓋判斷處理中的全部偏差。這些偏差可能來自超前-滯后檢測邏輯電路的不確定性、其它的邏輯延遲、噪音(例如，電源噪音)、每個部件的啟動時間等。因此，當(dāng)粗調(diào)諧位的數(shù)目增加時，粗調(diào)諧所需的總時間線性增加，如圖7所示。
對比地，圖8示出了根據(jù)本發(fā)明實(shí)施例的粗調(diào)諧處理的簡化定時圖。與圖7的實(shí)例不同，對每一位的判斷時間可不同地設(shè)定。最后一位(例如LSB)具有較長的判斷時間，第一位(例如MSB)具有較短的判斷時間。然而，每一位的持續(xù)時間能夠根據(jù)粗調(diào)諧算法的具體實(shí)現(xiàn)加以優(yōu)化。因此，給判斷時間加權(quán)能夠提供精確的粗調(diào)諧結(jié)果，同時還減小粗調(diào)諧時間。
根據(jù)本發(fā)明實(shí)施例的對粗調(diào)諧的適應(yīng)時間調(diào)節(jié)是通過在用于粗調(diào)諧的分立電容器陣列中引入冗余加權(quán)而實(shí)現(xiàn)的。表1顯示了用于實(shí)現(xiàn)粗調(diào)諧電容器陣列的一個實(shí)例。然而，本領(lǐng)域的技術(shù)人員能夠意識到，也可以使用其它的加權(quán)方案。表1中，Caps(n)相應(yīng)于用于調(diào)諧VCO的頻率的第n個電容器。例如，Caps(1)是將通過粗調(diào)諧處理選擇的最后一個電容器。參考表1，只顯示了對電容值的相關(guān)加權(quán)因子。Caps(10)-Caps(7)的加權(quán)因子是通過對寬VCO范圍進(jìn)行二進(jìn)制加權(quán)選擇的。進(jìn)一步，Caps(6)-Caps(1)的加權(quán)因子可以通過在粗調(diào)諧時間與冗余邊際之間的平衡實(shí)驗(yàn)地加以選擇。例如，Caps(6)的加權(quán)是10，Caps(5)-Caps(1)的加權(quán)總和是16。因此在Caps(6)水平上，冗余量為6。
因?yàn)?，LC-VCO的頻率是通過公式 確定的，所以電容的相關(guān)加權(quán)足以指示頻率的偏差。表1中的冗余R(i)能夠用加權(quán)W(i)通過下面的等式(1)獲得。
R(i)=max{[Σi=1i-1W(i)-W(i)],0},]]>其中i≥2R(1)＝0(1)因?yàn)殡娙葜迪鄳?yīng)于頻率，所以上述等式表明，冗余能夠用于補(bǔ)償判斷處理中的誤差。例如，R(10)為10，因此如果Cap(10)的開關(guān)被以錯誤的方式選擇，則該誤差能夠在隨后的判斷處理中被修正。然而，當(dāng)與表1不同，Cap(10)的開關(guān)的極性被判斷邏輯電路中的意外誤差設(shè)定為0，并且冗余量為負(fù)時，粗調(diào)諧處理不能解決由該負(fù)冗余造成的頻率誤差。在理想的情況下，如果判斷處理是完美的，并且冗余能夠都被設(shè)定為0，那么粗調(diào)諧的結(jié)果也將是理想的，并且最終的精度將由最小加權(quán)因子決定。然而，在電容器陣列的實(shí)際實(shí)現(xiàn)中，兩個二進(jìn)制加權(quán)的電容器之間有一些失配。如果對于較低的位沒有冗余，則在某一級上的這一失配不能被解決。因?yàn)槭淞颗c加權(quán)因子成比例，所以由失配導(dǎo)致的頻率誤差對于具有較小加權(quán)因子的電容器陣列將較不嚴(yán)重。例如，對于兩個二進(jìn)制加權(quán)電容器，64和1，10％的的誤差將分別導(dǎo)致電容誤差，6.4和0.1。如果調(diào)諧電容器的最終分辨率假定為1，那么最顯著位中10％的誤差將給頻率計算造成過大的誤差。因此，冗余通常只授給高指數(shù)(例如MSB)值，而不授給低指數(shù)，如表1所示。
表1

盡管電容器陣列中的冗余能夠特意地用來補(bǔ)償電容器陣列的制造失配，但是這一特性還能夠用于有效地減小粗調(diào)諧時間。即使在粗調(diào)諧判斷處理中恰巧存在一些不確定性或誤差，如果誤差量小于該特定指數(shù)下的冗余量，則這些誤差或不確定性能夠被修正。
例如，假定期望目標(biāo)頻率對應(yīng)于“130”，作為加權(quán)電容的總和，Cap(10)和Cap(2)的粗調(diào)諧值在理想的情況下應(yīng)當(dāng)設(shè)定為1(例如開關(guān)導(dǎo)通)。例如，參考圖6，即使Cap(10)被設(shè)定為1，超前-滯后檢測邏輯電路也會產(chǎn)生“上行”的比較結(jié)果。因此，VCO的頻率應(yīng)當(dāng)增加。在這種情況下，假定頻率隨著加權(quán)電容器數(shù)目的增加而增加。因此，Cap(10)為1的VCO的有效頻率比有效加權(quán)值為“130”的目標(biāo)頻率慢。如果判斷邏輯電路有一些偏移，例如，數(shù)值為“3”，那么Cap(10)的粗調(diào)諧值將為1，而不是0。因?yàn)榻o予電容器的加權(quán)因子是一個確定VCO工作頻率的因子，所以當(dāng)從頻域轉(zhuǎn)換成時域時，偏移值直接表達(dá)為定時誤差。
例如，如果單位值“1”相應(yīng)于3ns的周期誤差，那么偏移值“3”表明粗調(diào)諧處理在其判斷中具有9ns偏移。該定時誤差能夠通過對每一位增加比較時間加以修正。假定，簡單起見，只有第一判斷處理具有判斷誤差，那么其余的粗調(diào)諧判斷將是正確的。這樣，來自粗調(diào)諧的Cap(10-1)將是
，從而得到130的總加權(quán)值。即使上述的實(shí)例針對判斷誤差被簡化，但是也很明顯，冗余有利于補(bǔ)償在某一級的判斷誤差。Caps(N)水平(level)內(nèi)的冗余(其中N≥2)是從N-1到1的Caps總和與Caps(N)之差。例如，目標(biāo)VCO頻率為“13”。假定Caps(6)水平內(nèi)存在判斷誤差，因此Caps(6)被錯誤地選擇為“0”，而不是“1”。因?yàn)镃aps(6)的加權(quán)是“10”，并且被選擇為“0”，所以其余的Caps(也就是Caps(5-1))應(yīng)當(dāng)被選擇為覆蓋目標(biāo)VCO頻率。結(jié)果，Caps被選擇為
，而不是
。于是，在存在判斷誤差的情況下，其余的級在冗余的幫助下能夠覆蓋誤差。
兩個二進(jìn)制加權(quán)電容器陣列中的失配量典型地大于來自判斷邏輯電路的誤差源。因此，冗余值被設(shè)計為能夠補(bǔ)償失配，而不是粗調(diào)諧的判斷處理中的誤差。因此，判斷處理期間的定時誤差對粗調(diào)諧精度的影響較弱。因此，如果具有大的冗余，則能夠減小粗調(diào)諧的持續(xù)時間。因?yàn)楸容^時間的持續(xù)范圍(例如如圖5所示)能夠降低判斷處理的影響，所以當(dāng)冗余為0時，能夠獲得最精確的判斷或最長的比較時間。在表1的具體實(shí)例中，當(dāng)粗調(diào)諧控制器對冗余為0的Caps(3-1)的開關(guān)極性進(jìn)行判斷時，它應(yīng)當(dāng)具有最精確的判斷。對其它位的比較精度可以放松，從而允許較短的比較時間。
如前所述，當(dāng)比較時間加倍時，粗調(diào)諧處理的精度通常加倍。假定Tmin是Caps(1-3)所需的最小1bit比較時間的，則對Caps(4)的比較時間可以具有Tmin/2的值，從而給出精確的粗調(diào)諧結(jié)果。相似地，Tmin/10的比較時間可以用于Caps(10)，這將與用于Caps(1-3)的Tmin具有相同的誤差概率。下面的表示出了根據(jù)本發(fā)明實(shí)施例的用于定時的一個實(shí)例程序。
程序 操作Cycle12 設(shè)置Cas[10:1]＝“01111111111”如果VCO太慢，則設(shè)置Caps[10]為”1”，并Cycle11 設(shè)置Caps[9]為”0”如果VCO太快，則設(shè)置Caps[9]為”0”如果VCO太慢，則設(shè)置Caps[9]為”1”，并Cycle10 設(shè)置Caps[8]為”0”如果VCO太快，則設(shè)置Caps[8]為”0”如果VCO太慢，則設(shè)置Caps[8]為”1”，并Cycle9 設(shè)置Caps[7]為”0”如果VCO太快，則設(shè)置Caps[7]為”0”如果VCO太慢，則設(shè)置Caps[7]為”1”，并Cycle8 設(shè)置Caps[6]為”0”如果VCO太快，則設(shè)置Caps[6]為”0”如果VCO太慢，則設(shè)置Caps[6]為”1”，并Cycle7 設(shè)置Caps[5]為”0”如果VCO太快，則設(shè)置Caps[5]為”0”如果VCO太慢，則設(shè)置Caps[5]為”1”，并Cycle6 設(shè)置Caps[4]為”0”如果VCO太快，則設(shè)置Caps[4]為”0”如果VCO太慢，則設(shè)置Caps[4]為”1”，并Cycle5 設(shè)置Caps[3]為”0”如果VCO太快，則設(shè)置Caps[3]為”0”如果VCO太慢，則設(shè)置Caps[3]為”1”，并Cycle4 設(shè)置Caps[2]為”0”如果VCO太快，則設(shè)置Caps[2]為”0”如果VCO太慢，則設(shè)置Caps[2]為”1”，并Cycle3 設(shè)置Caps[1]為”0”如果VCO太快，則設(shè)置Caps[1]為”0”如果VCO太慢，則設(shè)置Caps[1]為”1”，并Cycle2 設(shè)置Caps
為”0”如果VCO太快，則設(shè)置Caps
為”0”如果VCO太慢，則設(shè)置Caps
為”1”Cycle1 如果VCO太快，則設(shè)置Caps
為”0”
如表2所示，多個位以與相關(guān)技術(shù)中公開的不同的方式加以切換。Caps能夠成對地、順次地從MSB到LSB切換。例如，在第一級，選擇Caps[10]和Caps[9]。在第二級，選擇Caps[9]和Caps[8]。粗調(diào)諧時間由相鄰Caps、Caps[N]和Caps[N-1]之間的最長比較時間限定。相對比地，在相關(guān)技術(shù)中，Caps[6]和Caps[3]在同一級切換，因此粗調(diào)諧時間由Caps[3]的冗余量限定。然而，根據(jù)本發(fā)明的廣泛工作(broadwork)，Caps[6]和Caps[5]在同一級上切換，因此，粗調(diào)諧時間由Caps[5]而非Caps[3]的冗余限定。因此，與相關(guān)技術(shù)系統(tǒng)相比，能夠顯著減少粗調(diào)諧時間。
如果為粗調(diào)諧施加相同的比較循環(huán)時間，則粗調(diào)諧的總時間將是10*Tmin。然而，當(dāng)對比較時間進(jìn)行適應(yīng)優(yōu)化時，總粗調(diào)諧時間將減小。例如，表1的粗調(diào)諧時間是 (也就是， )。這樣，以基本上相同的精度下，總粗調(diào)諧減少了超過2倍。因此，通過本發(fā)明實(shí)施例說明的對比較時間使用適應(yīng)縮放能夠進(jìn)行精確的粗調(diào)諧。精確的粗調(diào)諧還允許模擬變?nèi)荻O管的尺寸更小，從而提高相位噪聲性能。
因此，通過采用參考本發(fā)明實(shí)施例說明的技術(shù)，能夠減少總鎖定時間或者使之在各種條件下保持一致。粗調(diào)諧處理是數(shù)字的，因此其功能性和操作時間由初始設(shè)計決定。然而，粗調(diào)諧之后的鎖相操作受到PFD初始狀態(tài)、頻率誤差量和環(huán)路特性的變化的影響。精確的粗調(diào)諧減小了粗調(diào)諧之后與目標(biāo)頻率的頻率誤差，從而能夠降低頻率誤差的最大值。因此，能夠減少獲得頻率和相位鎖定所需的時間。這樣，通過精確的粗調(diào)諧能夠在所有初始頻率誤差下調(diào)節(jié)并減少總鎖定時間。
由于采用本發(fā)明實(shí)施例的比較時間，由于精確粗調(diào)諧造成的系統(tǒng)開銷(overhead)被大大減輕。通過粗調(diào)諧時間的調(diào)節(jié)和鎖相操作時間的減少，針對精確粗調(diào)諧和待判斷位數(shù)的增加的系統(tǒng)開銷趨于零。因此，本發(fā)明的實(shí)施例能夠減少LC-VCO中的粗調(diào)諧時間，因而減少PLL的鎖定時間。
前述說明涉及用于LC振蕩器的粗調(diào)諧方法和裝置，以便改善相位噪聲性能和增加LC振蕩器的工作范圍。粗調(diào)諧增加了PLL的有效鎖定時間，并且這一系統(tǒng)開銷隨著粗調(diào)諧期望精度的增高而增大。在本發(fā)明的實(shí)施例中，位比較時間被適應(yīng)地控制以便提供最小的粗調(diào)諧時間。用于粗調(diào)諧的加權(quán)電容器陣列中的冗余允許在不犧牲粗調(diào)諧精度的前提下減少比較時間。位比較時間根據(jù)冗余量而縮放。因?yàn)榧訖?quán)電容器的冗余被用于補(bǔ)償電容的失配，所以使用這一特性減少粗調(diào)諧時間不會是額外的負(fù)擔(dān)。而且，如果使用對粗調(diào)諧時間相同的時間限制，那么本發(fā)明的實(shí)施例能夠增加粗調(diào)諧的精度。因?yàn)榫_的粗調(diào)諧能夠減少操作時間和鎖相操作的時間偏差，所以本發(fā)明的實(shí)施例能夠減少PLL的鎖定時間。
前述的實(shí)施例和優(yōu)點(diǎn)僅僅是例證性的，不可認(rèn)為對本發(fā)明具有限制性。此處的教導(dǎo)能夠容易地應(yīng)用于其它類型的裝置。本發(fā)明的說明書意在例證，并不對權(quán)利要求的范圍構(gòu)成限制。本領(lǐng)域技術(shù)人員能夠顯然地進(jìn)行許多替換、修改和改變。在權(quán)利要求書中，裝置加功能(means+function)式的條款試圖覆蓋本文所述的執(zhí)行所述功能的結(jié)構(gòu)，不僅包括結(jié)構(gòu)等同物，而且包括等同結(jié)構(gòu)。
權(quán)利要求
1.一種裝置，包括電感器-電容器壓控振蕩器(LC-VCO)，該LC-VCO包括電容器陣列，其具有多個電容器，其中多個電容器設(shè)置成具有非線性加權(quán)功能；和粗調(diào)諧控制器，其被配置成根據(jù)每個電容器的加權(quán)功能而為每個電容器提供適應(yīng)比較時間。
2.根據(jù)權(quán)利要求1的裝置，其中多個電容器的加權(quán)功能具有被線性加權(quán)的第一部分和被二進(jìn)制加權(quán)的第二部分。
3.一種調(diào)諧電路的方法，包括從分立電容器陣列中的多個電容器中選擇電容器，其中多個電容器具有非線性加權(quán)功能；基于所選電容器的加權(quán)，適應(yīng)用來比較電路的頻率輸出與基準(zhǔn)值的該電路的比較時間。
4.根據(jù)權(quán)利要求4的方法，其中比較時間與所選電容器的加權(quán)的冗余量成反比。
全文摘要
本發(fā)明公開了用于LC振蕩器的調(diào)諧方法和裝置。本發(fā)明的實(shí)施例包括適應(yīng)地控制位比較時間，以便提供最小的粗調(diào)諧時間。該位比較時間與LC振蕩器的電容器陣列中相應(yīng)加權(quán)電容器的冗余量成反比。
文檔編號H03L7/197GK1922784SQ200580005309
公開日2007年2月28日 申請日期2005年1月13日 優(yōu)先權(quán)日2004年2月20日
發(fā)明者李康潤, 具利度, 李正雨, 樸畯培, 李慶浩 申請人:Gct半導(dǎo)體公司