專利名稱：多閾值互補(bǔ)金屬氧化物半導(dǎo)體系統(tǒng)以及控制各模塊的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多閾值互補(bǔ)金屬氧化硅(MTCMOS)電路。尤其是，本發(fā)明涉及一種MTCMOS系統(tǒng)以及控制各模塊的方法。
背景技術(shù)：
隨著半導(dǎo)體器件集成度的增加，對(duì)于低功耗的需求也增加。實(shí)現(xiàn)低功率集成電路(IC)的一種方法包括降低電源電壓。然而，降低電源電壓就會(huì)降低IC中晶體管的速度。因此，可以降低晶體管的閾值電壓Vth。然而，降低Vth會(huì)使得晶體管的漏電流增加，當(dāng)器件處于待機(jī)狀態(tài)時(shí)這會(huì)增加功耗。在具有很高的待機(jī)對(duì)啟用比率的器件，例如移動(dòng)或便攜設(shè)備中，這是極其重要的，其中漏電流在決定整個(gè)電池壽命中占主要因素。
一種解決方案包含利用多閾值CMOS(MTCMOS)系統(tǒng)，其利用既有高Vth又有低Vth的晶體管。尤其是，MTCMOS系統(tǒng)利用低Vth晶體管來(lái)實(shí)現(xiàn)高速率的柵極，利用高Vth晶體管來(lái)形成啟用柵極并且抑制器件在待機(jī)模式下的漏電流。換句話說(shuō)，低Vth晶體管用于邏輯操作而高Vth晶體管用于提供電源和/或地電壓。
在啟用模式，高Vth晶體管導(dǎo)通為邏輯門提供電源電壓，使得低Vth晶體管高速操作。在待機(jī)模式，高Vth晶體管關(guān)斷以切斷低Vth晶體管，從而降低或消除通過(guò)低Vth晶體管的漏電流。
圖1示出了傳統(tǒng)MTCMOS系統(tǒng)100的方框圖。MTCMOS系統(tǒng)100包括系統(tǒng)功率管理器10，MTCMOS控制器20和MTCMOS設(shè)計(jì)區(qū)30。MTCMOS設(shè)計(jì)區(qū)30包括多個(gè)模塊30-i。每個(gè)模塊30-i包括觸發(fā)器(F/F)32，邏輯塊34，MOS開(kāi)關(guān)36和功能塊38。MOS開(kāi)關(guān)36具有高于邏輯塊34的Vth。F/F 32和邏輯塊34連接在電源(VDD)和虛擬地(VGND)之間。MOS開(kāi)關(guān)36連接在地電壓(GND)和VGND之間。
運(yùn)行模式中，MOS開(kāi)關(guān)36導(dǎo)通從而為邏輯塊34提供VDD或GND。待機(jī)模式中，MOS開(kāi)關(guān)36關(guān)斷以中斷提供給邏輯塊34的VDD和/或GND，從而減小邏輯塊34的漏電流并且使系統(tǒng)的功耗最小。
當(dāng)系統(tǒng)進(jìn)入待機(jī)模式，功率管理器10就發(fā)送STOP(停止)并且不分別發(fā)送CLOCK(時(shí)鐘)信號(hào)到MTCMOS控制器20和MTCMOS設(shè)計(jì)區(qū)30。響應(yīng)STOP信號(hào)，MTCMOS控制器20就輸出控制MOS開(kāi)關(guān)36的控制信號(hào)SC和控制F/F 32的控制信號(hào)SCB(反向SC)。當(dāng)斷開(kāi)VDD時(shí)，VGND的電壓電平就浮動(dòng)。為防止存儲(chǔ)在邏輯塊34中的數(shù)據(jù)丟失，就在響應(yīng)SC關(guān)斷MOS開(kāi)關(guān)36之前響應(yīng)SCB而將數(shù)據(jù)存儲(chǔ)在F/F 32中。
許多系統(tǒng)，如移動(dòng)系統(tǒng)中，典型地只使某些功能啟用，而其余的被禁用。然而，傳統(tǒng)MTCMOS系統(tǒng)在整個(gè)系統(tǒng)不工作時(shí)只進(jìn)入待機(jī)模式。因此，在只有某些模塊需要啟用時(shí)傳統(tǒng)MTCMOS不能控制單個(gè)模塊并且不能降低功耗。

發(fā)明內(nèi)容
因此，本發(fā)明涉及一種MTCMOS系統(tǒng)和方法，其基本克服了因現(xiàn)有技術(shù)的局限和缺點(diǎn)而引起的一個(gè)或多個(gè)問(wèn)題。
因此，本發(fā)明的實(shí)施例的特點(diǎn)在于提供一種MTCMOS系統(tǒng)和控制各功能塊的方法。
本發(fā)明的實(shí)施例的另一特點(diǎn)在于提供一種MTCMOS系統(tǒng)和當(dāng)只有執(zhí)行特定功能時(shí)降低功耗的方法。
本發(fā)明的實(shí)施例的又一特點(diǎn)在于提供一種設(shè)置在模塊之間的浮動(dòng)保護(hù)電路。
可以通過(guò)提供一種控制多個(gè)模塊的方法來(lái)實(shí)現(xiàn)本發(fā)明的至少一個(gè)上述和其它特點(diǎn)和優(yōu)點(diǎn)。每個(gè)模塊包括具有邏輯晶體管的邏輯電路以及連接在邏輯電路和電源線之間的控制晶體管，其中該電源線連接到地和電源之一上，控制晶體管具有高于邏輯晶體管的閾值。該方法包括為每個(gè)模塊形成單個(gè)模塊ON/OFF(通/斷)信號(hào)，響應(yīng)單個(gè)模塊ON/OFF信號(hào)產(chǎn)生單個(gè)控制信號(hào)，將單個(gè)控制信號(hào)施加到控制晶體管并且根據(jù)單個(gè)控制信號(hào)控制提供到在每個(gè)模塊內(nèi)的邏輯電路的電壓。
該方法還可以包括，對(duì)于每個(gè)模塊，當(dāng)模塊處于ON狀態(tài)時(shí)，緩沖邏輯電路的輸出并且根據(jù)反向單個(gè)控制信號(hào)控制緩沖。該方法還可以包括當(dāng)模塊將要變?yōu)镺N時(shí)相對(duì)于單個(gè)控制信號(hào)延遲反向單個(gè)控制信號(hào)，并且當(dāng)模塊將要變?yōu)镺FF時(shí)相對(duì)于反向單個(gè)控制信號(hào)延遲單個(gè)控制信號(hào)。
在輸出單個(gè)控制信號(hào)之前，該方法可以包括響應(yīng)各個(gè)模塊的ON/OFF信號(hào)將請(qǐng)求信號(hào)發(fā)送到相應(yīng)的模塊，并且當(dāng)準(zhǔn)備接收單個(gè)控制信號(hào)時(shí)從相應(yīng)的模塊發(fā)送響應(yīng)信號(hào)。該方法還可以包括根據(jù)響應(yīng)信號(hào)產(chǎn)生模塊選擇信號(hào)，并且根據(jù)模塊選擇信號(hào)控制產(chǎn)生單個(gè)控制信號(hào)。
提供單個(gè)控制信號(hào)可以響應(yīng)喚醒事件。
該方法還可以包括，當(dāng)模塊處于OFF狀態(tài)時(shí)，防止來(lái)自模塊的漏電流影響其它模塊。該方法還可以包括當(dāng)模塊處于OFF狀態(tài)時(shí)將模塊的邏輯電路的輸出提供給總線保存器(holder)?？梢愿鶕?jù)反向單個(gè)控制信號(hào)來(lái)控制提供邏輯電路的輸出。
通過(guò)提供包括多個(gè)模塊的系統(tǒng)也可以實(shí)現(xiàn)本發(fā)明的至少一個(gè)上述和其它特點(diǎn)和優(yōu)點(diǎn)，每個(gè)模塊包括具有邏輯晶體管的邏輯電路以及連接在邏輯電路和電源線之間的控制晶體管，其中該電源線連接到地和電源之一上，控制晶體管具有高于邏輯晶體管的閾值，功率管理器用于為每個(gè)模塊輸出單個(gè)模塊ON/OFF信號(hào)，控制電路用于接收每個(gè)模塊的單個(gè)模塊ON/OFF信號(hào)并且用于將單個(gè)控制信號(hào)輸出到這個(gè)模塊的控制晶體管從而控制提供給邏輯電路的電壓源。
每個(gè)模塊可以包括與邏輯電路并聯(lián)的緩沖器，控制電路還將反向單個(gè)控制信號(hào)輸出到緩沖器。該系統(tǒng)還可以包括第一延遲電路和第二延遲電路，其中第一延遲電路用于當(dāng)模塊將要變?yōu)镺N時(shí)相對(duì)于單個(gè)控制信號(hào)延遲反向單個(gè)控制信號(hào)，第二延遲電路用于當(dāng)模塊將要變?yōu)镺FF時(shí)相對(duì)于反向單個(gè)控制信號(hào)延遲單個(gè)控制信號(hào)。
在輸出單個(gè)控制信號(hào)之前，控制電路還可以響應(yīng)單個(gè)模塊ON/OFF信號(hào)對(duì)相應(yīng)模塊輸出請(qǐng)求信號(hào)，當(dāng)準(zhǔn)備接收單個(gè)控制信號(hào)時(shí)每個(gè)模塊發(fā)送響應(yīng)信號(hào)?？刂齐娐房梢园K控制器和狀態(tài)控制器，其中模塊控制器接收來(lái)自功率管理器的單個(gè)模塊ON/OFF信號(hào)以對(duì)相應(yīng)模塊發(fā)送請(qǐng)求信號(hào)，接收來(lái)自相應(yīng)模塊的響應(yīng)信號(hào)，并且輸出模塊選擇信號(hào)，狀態(tài)控制器接收模塊選擇信號(hào)以根據(jù)模塊選擇信號(hào)輸出單個(gè)控制信號(hào)。
控制電路可以在輸出單個(gè)控制信號(hào)之后，將響應(yīng)喚醒事件輸出單個(gè)控制信號(hào)并且響應(yīng)喚醒事件輸出喚醒信號(hào)到功率管理器。
該系統(tǒng)可以包括與模塊關(guān)聯(lián)的浮動(dòng)保護(hù)電路。浮動(dòng)保護(hù)電路可以包括三態(tài)緩沖器以及接收三態(tài)緩沖器的輸出的總線保存器，該三態(tài)緩沖器接收來(lái)自控制電路的反向單個(gè)控制信號(hào)和相應(yīng)模塊的邏輯電路的輸出并且根據(jù)反向單個(gè)控制信號(hào)輸出邏輯電路的輸出。該系統(tǒng)可以包括一對(duì)設(shè)置在相鄰模塊之間的浮動(dòng)保護(hù)電路。
通過(guò)提供用于保護(hù)第一和第二模塊的系統(tǒng)也可以實(shí)現(xiàn)本發(fā)明的至少一個(gè)上述和其它特點(diǎn)和優(yōu)點(diǎn)，每個(gè)模塊包括邏輯電路并且具有單個(gè)受控的ON/OFF狀態(tài)，該系統(tǒng)設(shè)置在第一和第二模塊之間，該系統(tǒng)包括第一三態(tài)緩沖器、第一總線保存器、第二三態(tài)緩沖器以及第二總線保存器；其中第一三態(tài)緩沖器用于接收第一模塊的邏輯電路的第一輸出和第一模塊的第一反向控制信號(hào)，并且根據(jù)該第一反向控制信號(hào)輸出第一輸出；第一總線保存器用于接收該第一三態(tài)緩沖器的輸出；第二三態(tài)緩沖器用于接收第二模塊的邏輯電路的第二輸出和第二模塊的第二反向控制信號(hào)，并且根據(jù)該第二反向控制信號(hào)輸出第二輸出；第二總線保存器用于接收第二三態(tài)緩沖器的輸出。


通過(guò)對(duì)參考附圖對(duì)具體實(shí)施例進(jìn)行描述，本領(lǐng)域技術(shù)人員將更加清楚本發(fā)明的上述和其它特點(diǎn)和優(yōu)點(diǎn)，其中圖1示出了傳統(tǒng)MTCMOS系統(tǒng)的方框圖；圖2示出了根據(jù)本發(fā)明實(shí)施例的MTCMOS系統(tǒng)的方框圖；圖3示出了根據(jù)本發(fā)明實(shí)施例的圖2的MTCMOS設(shè)計(jì)區(qū)中模塊的詳細(xì)方框圖；圖4示出了根據(jù)本發(fā)明實(shí)施例的圖2的模塊控制器的示意圖；圖5示出了根據(jù)本發(fā)明實(shí)施例的圖4的模塊控制器的時(shí)序圖；圖6示出了根據(jù)本發(fā)明實(shí)施例的圖2的MTCMOS狀態(tài)控制器的示意圖；圖7示出了根據(jù)本發(fā)明實(shí)施例的圖6的MTCMOS狀態(tài)控制器的時(shí)序圖；圖8示出了根據(jù)本發(fā)明實(shí)施例的模塊之間的浮動(dòng)保護(hù)電路的方框圖；和圖9示出了根據(jù)本發(fā)明另一實(shí)施例的MTCMOS系統(tǒng)的方框圖。
具體實(shí)施例方式
現(xiàn)在將參考附圖在文中對(duì)本發(fā)明進(jìn)行更全面的描述，其中示出了本發(fā)明的示意性實(shí)施例。但是，本發(fā)明可以以不同的方式實(shí)現(xiàn)并且不應(yīng)該限于本實(shí)施例所列出的構(gòu)造。相反，提供這些實(shí)施例是使得本公開(kāi)內(nèi)容透徹而完整，并且將本發(fā)明的范圍完全傳達(dá)給本領(lǐng)域技術(shù)人員。附圖中，為了清楚的描述層和區(qū)域的尺寸是放大的。文中相同的附圖標(biāo)記表示相同的部件。
圖2示出了根據(jù)本發(fā)明實(shí)施例的MTCMOS系統(tǒng)200。MTCMOS系統(tǒng)200可以包括功率管理器220，包括模塊控制器240和狀態(tài)控制器260的MTCMOS控制模塊250，以及具有多個(gè)模塊210-i的MTCMOS設(shè)計(jì)區(qū)210。
從圖3可以看出，每個(gè)模塊210-i可以包括觸發(fā)器(F/F)211，邏輯電路215，MOS開(kāi)關(guān)217和功能塊i219。MOS開(kāi)關(guān)217具有高于邏輯電路215的Vth。F/F 211和邏輯電路215可以連接在電源(VDD)和虛擬地(VGND)之間。MOS開(kāi)關(guān)217可以連接在地電壓(GND)和VGND之間。
響應(yīng)喚醒事件，狀態(tài)控制器260可以根據(jù)多個(gè)受控的單個(gè)模塊和WAKE_UP信號(hào)產(chǎn)生控制信號(hào)SC和反向控制信號(hào)SCB。在圖2所示的特定實(shí)施例中，每個(gè)模塊210-i是單個(gè)受控的。因此，控制信號(hào)和反向控制信號(hào)的數(shù)量等于模塊的數(shù)量n。
功率管理器220可以產(chǎn)生停止信號(hào)STOP，將要輸出給狀態(tài)控制器260的多個(gè)時(shí)鐘信號(hào)CLK1-n以及將要輸出給模塊控制器240的單個(gè)模塊信號(hào)BLOCKiON/OFF，并且可以接收來(lái)自狀態(tài)控制器260的喚醒信號(hào)。模塊控制器240可以響應(yīng)BLOCKi ON/OFF將請(qǐng)求信號(hào)X_reqi發(fā)送到相應(yīng)模塊。一旦模塊210-i完成了它的當(dāng)前操作，相應(yīng)模塊210-i就將響應(yīng)信號(hào)X_acki發(fā)送到模塊控制器240。接著模塊控制器240可以響應(yīng)從模塊接收的X_ack將模塊選擇信號(hào)MT_SELi發(fā)送到狀態(tài)控制器260。狀態(tài)控制器260基于相應(yīng)于MT_SELi信號(hào)的控制信號(hào)提供或關(guān)斷提供給特定模塊210-i的電源電壓VDD。
為了使特定模塊210-i禁用，功率管理器220輸出STOP到狀態(tài)控制器260，接著狀態(tài)控制器260響應(yīng)來(lái)自模塊控制器240的MT_SELi將控制信號(hào)SCi和SCBi發(fā)送到相應(yīng)模塊210-i。當(dāng)MOS開(kāi)關(guān)217響應(yīng)SCi關(guān)斷時(shí)，VGND就浮動(dòng)而且存儲(chǔ)在邏輯電路215中的數(shù)據(jù)就丟失，數(shù)據(jù)可以在關(guān)斷MOS開(kāi)關(guān)217之前響應(yīng)SCBi存儲(chǔ)在F/F 211中，即，在SCi信號(hào)變?yōu)檫壿嫺唠娖街癝CB信號(hào)變?yōu)檫壿嫷碗娖健?br> 為了使特定模塊210-i啟用，狀態(tài)控制器260將WAKE-UP輸出到功率管理器220并且響應(yīng)MT_SELi發(fā)送SCi和SCBi到模塊。存儲(chǔ)在F/F 211中的數(shù)據(jù)可以恢復(fù)，即，在SCBi信號(hào)變?yōu)檫壿嫺唠娖街癝Ci信號(hào)變?yōu)檫壿嫷碗娖?。因此，?dāng)只利用某些功能時(shí)能夠降低MTCMOS系統(tǒng)200的功耗。
圖4中示出了模塊控制器240的特定實(shí)施例?？梢钥闯觯K控制器240可以包括多個(gè)模塊選擇信號(hào)發(fā)生器241。每個(gè)模塊選擇信號(hào)發(fā)生器241可以包括第一AND(與)門242和第二AND門244。第一AND門242可以執(zhí)行為邏輯高電平的使能信號(hào)EN和BLOCK ON/OFF信號(hào)的AND運(yùn)算。AND門244可以執(zhí)行X_acki和BLOCKi ON/OFF的AND(與)運(yùn)算。當(dāng)相應(yīng)模塊啟用時(shí)AND門242可以將X_reqi輸出到相應(yīng)模塊。
從圖5可以看出，當(dāng)模塊被禁用時(shí)，BLOCKi ON/OFF變?yōu)檫壿嫺唠娖?，X_reqi變?yōu)檫壿嫺唠娖剑⑶視r(shí)間間隔TD1之后X_acki變?yōu)檫壿嫺唠娖?，響?yīng)X_acki而MT_SELi變?yōu)楦唠娖剑蚐Ci變?yōu)楦唠娖接靡躁P(guān)斷MOS開(kāi)關(guān)217。當(dāng)模塊啟用時(shí)，BLOCKi ON/OFF變?yōu)檫壿嫷碗娖讲⑶視r(shí)間間隔TD2之后X_reqi，X_acki，MT_SELi，和SCi相繼變?yōu)檫壿嫷碗娖健?br> 圖6示出了狀態(tài)管理器260的特定實(shí)施例。狀態(tài)控制器260可以包括多個(gè)AND門261，263，265，267，281-1到281-n和285-1到285-n，NAND(與非)門269，多個(gè)延遲電路271-274和反相器276。
從功率管理器220輸入STOP到MTCMOS狀態(tài)控制器260。第一AND門261接收STOP和具有由第一延遲電路271輸出的第一延遲的STOP。具有第一延遲的STOP也輸出到第二延遲電路272。第二AND門263接收具有第一延遲的STOP和具有由第二延遲電路272輸出的第二延遲的STOP。
將來(lái)自外部的指示喚醒事件(WE)的信號(hào)輸入到MTCMOS狀態(tài)控制器260。反相器276接收WE并且輸出反向WE(IWE)到第三延遲電路273。由第三延遲電路輸出的具有第三延遲的IWE被輸出到第四延遲電路274。第三AND門265還接收具有第三延遲的IWE和具有由第四延遲電路274輸出的第四延遲的IWE。第三AND門265的輸出是輸出到功率管理器220的WAKE-UP。
第四AND門267接收具有第三延遲的IWE和第一AND門261的輸出。第四AND門267的輸出是反向控制信號(hào)SCB。NAND門269接收WE和第二AND門263的輸出。NAND門269的輸出是控制信號(hào)SC。
AND門281-1到281-n分別接收由模塊控制器250輸出的每個(gè)模塊的MT_SELi信號(hào)和SCB以確定每個(gè)模塊的SCBi。AND門285-1到285-n分別接收由模塊控制器250輸出的每個(gè)模塊的MT_SELi信號(hào)和SC以確定每個(gè)模塊的SCi。
從圖7可以看出，例如，當(dāng)模塊1進(jìn)入待機(jī)模式時(shí)，在T1時(shí)刻WE為低而STOP變?yōu)楦?。在T2時(shí)刻SCB1變?yōu)楦叨赥3時(shí)刻SCi變?yōu)榈?。例如，?dāng)模塊1啟用時(shí)，在T5時(shí)刻WE變?yōu)楦?，在T6時(shí)刻SC1變?yōu)楦叨赥7時(shí)刻SCB1變?yōu)榈?。在T8時(shí)刻WE和STOP都變?yōu)榈汀?br> 因此，例如，當(dāng)模塊1被禁用時(shí)，利用第一和第二延遲電路271，272出現(xiàn)SCB1和SC1狀態(tài)改變之間的時(shí)間間隔TD3，使得在MOS開(kāi)關(guān)關(guān)斷之前邏輯塊215-1的數(shù)據(jù)被存儲(chǔ)在F/F 211-1中。例如，當(dāng)模塊1啟用時(shí)，在SC1和SCB1的狀態(tài)改變之間出現(xiàn)時(shí)間間隔TD4，使得MOS開(kāi)關(guān)導(dǎo)通并且存儲(chǔ)在F/F211-1中的數(shù)據(jù)被存儲(chǔ)在邏輯塊215-1中。
可以在模塊之間設(shè)置一對(duì)浮動(dòng)保護(hù)電路。如圖8所示，第一浮動(dòng)保護(hù)電路FPC1 830可以包括三態(tài)緩沖器810和總線保存器820，第二浮動(dòng)保護(hù)電路FPC2 840包括三態(tài)緩沖器822和總線保存器812。在FPC1 830中，總線保存器820存儲(chǔ)來(lái)自模塊210-1的在先數(shù)據(jù)，三態(tài)緩沖器810根據(jù)控制信號(hào)SCB1控制模塊210-1和模塊210-2之間的電流。在FPC2 840中，總線保存器812存儲(chǔ)來(lái)自模塊210-2的在先數(shù)據(jù)，三態(tài)緩沖器822根據(jù)控制信號(hào)SCB2控制模塊210-2和模塊210-1之間的電流。
因此，每個(gè)三態(tài)緩沖器接收來(lái)自控制電路的反向單個(gè)控制信號(hào)和相應(yīng)模塊的邏輯電路的輸出，并且根據(jù)反向單個(gè)控制信號(hào)將邏輯電路的輸出輸出到相應(yīng)總線保存器。當(dāng)模塊1 210-1處于待機(jī)模式并且模塊2 210-2為啟用時(shí)，三態(tài)緩沖器810處于高阻抗?fàn)顟B(tài)，從模塊1到模塊2的電流通路被切斷，數(shù)據(jù)被存儲(chǔ)在總線保存器820中并且防止了因模塊1的浮動(dòng)VGND引起的漏電流。
圖9示出了根據(jù)本發(fā)明另一實(shí)施例的MTCMOS系統(tǒng)900。MTCMOS系統(tǒng)900用MTCMOS控制器電路950替換模塊控制器250和狀態(tài)控制器260，該控制器電路950分別響應(yīng)從單個(gè)模塊接收的X_ack產(chǎn)生控制信號(hào)SC和SCB，而不利用MT_sel。尤其是，MTCMOS控制電路950響應(yīng)從功率管理器220輸出的特定模塊的BLOCK ON/OFF將X-req發(fā)送到相應(yīng)模塊。當(dāng)相應(yīng)模塊完成當(dāng)前操作時(shí)就將X_ack發(fā)送到MTCMOS控制電路。MTCMOS控制電路響應(yīng)X_ack將SC和SCB發(fā)送到各個(gè)模塊，而不是像前面的實(shí)施例響應(yīng)MT_SEL。此外，其操作是相同的。
因此，根據(jù)本發(fā)明的MTCMOS系統(tǒng)能夠通過(guò)單個(gè)控制各個(gè)模塊而降低功耗。如文中所使用的，“模塊”可以包括一個(gè)以上的功能塊。雖然相對(duì)硬件實(shí)施方案對(duì)本發(fā)明的實(shí)施例進(jìn)行了描述，但是本發(fā)明的處理可以通過(guò)軟件實(shí)現(xiàn)，例如，通過(guò)具有機(jī)器可存取介質(zhì)的制造產(chǎn)品。
文中公開(kāi)了本發(fā)明的示意性實(shí)施例，雖然采用了特定術(shù)語(yǔ)，但是只是使用它們并且應(yīng)該以一般和描述的意義進(jìn)行解釋而不在于限制。因此，本領(lǐng)域技術(shù)人員應(yīng)該理解，在不脫離本發(fā)明的權(quán)利要求所列的精神和范圍之內(nèi)可以進(jìn)行各種形式和細(xì)節(jié)的改變。
權(quán)利要求
1.一種控制多個(gè)模塊的方法，每個(gè)模塊包括具有邏輯晶體管的邏輯電路，和控制晶體管，其連接在邏輯電路和連接到電源線之間，該電源線連接到地和電源之一上，控制晶體管具有高于邏輯晶體管的閾值，該方法包括產(chǎn)生用于每個(gè)模塊的單個(gè)模塊ON/OFF信號(hào)；響應(yīng)該單個(gè)模塊ON/OFF信號(hào)產(chǎn)生單個(gè)控制信號(hào)；將該單個(gè)控制信號(hào)提供給控制晶體管；以及根據(jù)該單個(gè)控制信號(hào)控制提供到在每個(gè)模塊內(nèi)邏輯電路的電壓。
2.如權(quán)利要求1所述的方法，還包括對(duì)于每個(gè)模塊來(lái)說(shuō)，當(dāng)模塊處于ON狀態(tài)時(shí)，對(duì)邏輯電路的輸出進(jìn)行緩沖；以及根據(jù)反向單個(gè)控制信號(hào)控制緩沖。
3.如權(quán)利要求2所述的方法，還包括當(dāng)模塊將要變?yōu)镺N時(shí)，相對(duì)于單個(gè)控制信號(hào)延遲反向單個(gè)控制信號(hào)；以及當(dāng)模塊將要變?yōu)镺FF時(shí)，相對(duì)于反向單個(gè)控制信號(hào)延遲單個(gè)控制信號(hào)。
4.如權(quán)利要求1所述的方法，還包括在輸出單個(gè)控制信號(hào)之前，響應(yīng)單個(gè)模塊ON/OFF信號(hào)對(duì)相應(yīng)模塊發(fā)送請(qǐng)求信號(hào)；以及當(dāng)準(zhǔn)備接收單個(gè)控制信號(hào)時(shí)，發(fā)送來(lái)自相應(yīng)模塊的響應(yīng)信號(hào)。
5.如權(quán)利要求4所述的方法，還包括根據(jù)響應(yīng)信號(hào)產(chǎn)生模塊選擇信號(hào)；以及根據(jù)模塊選擇信號(hào)控制單個(gè)控制信號(hào)的產(chǎn)生。
6.如權(quán)利要求1所述的方法，其中提供單個(gè)控制信號(hào)響應(yīng)于喚醒事件。
7.如權(quán)利要求1所述的方法，還包括，當(dāng)模塊處于OFF狀態(tài)時(shí)，防止來(lái)自該模塊的漏電流影響其它模塊。
8.如權(quán)利要求7所述的方法，還包括當(dāng)模塊處于OFF狀態(tài)時(shí)，將模塊的邏輯電路的輸出提供到總線保存器。
9.如權(quán)利要求8所述的方法，還包括根據(jù)反向單個(gè)控制信號(hào)控制邏輯電路的輸出的提供。
10.一種系統(tǒng)，包括多個(gè)模塊，每個(gè)模塊包括具有邏輯晶體管的邏輯電路，和控制晶體管，其連接在邏輯電路和連接到電源線之間，該電源線連接到地和電源之一，控制晶體管具有高于邏輯晶體管的閾值；功率管理器，用于為每個(gè)模塊輸出單個(gè)模塊ON/OFF信號(hào)；以及控制電路，用于接收每個(gè)模塊的單個(gè)模塊ON/OFF信號(hào)，并且將單個(gè)模塊控制信號(hào)輸出到該模塊的控制晶體管從而控制提供到邏輯電路的電壓。
11.如權(quán)利要求10所述的系統(tǒng)，其中每個(gè)模塊還包括與邏輯電路并聯(lián)的緩沖器，控制電路還輸出反向單個(gè)控制信號(hào)到該緩沖器。
12.如權(quán)利要求11所述的系統(tǒng)，還包括第一延遲電路，用于當(dāng)模塊將要變?yōu)镺N時(shí)，相對(duì)于單個(gè)控制信號(hào)延遲反向單個(gè)控制信號(hào)；以及第二延遲電路，用于當(dāng)模塊將要變?yōu)镺FF時(shí)，相對(duì)于反向單個(gè)控制信號(hào)延遲單個(gè)控制信號(hào)。
13.如權(quán)利要求10所述的系統(tǒng)，其中在輸出單個(gè)控制信號(hào)之前，控制電路還響應(yīng)于單個(gè)模塊ON/OFF信號(hào)對(duì)相應(yīng)模塊輸出請(qǐng)求信號(hào)，并且當(dāng)準(zhǔn)備接收該單個(gè)控制信號(hào)時(shí)每個(gè)模塊發(fā)送響應(yīng)信號(hào)。
14.如權(quán)利要求13所述的系統(tǒng)，其中控制電路還包括模塊控制器，接收來(lái)自功率管理器的單個(gè)模塊ON/OFF信號(hào)，以對(duì)相應(yīng)模塊發(fā)送請(qǐng)求信號(hào)，接收來(lái)自相應(yīng)模塊的響應(yīng)信號(hào)，并且輸出模塊選擇信號(hào)；以及狀態(tài)控制器，接收該模塊選擇信號(hào)，以根據(jù)該模塊選擇信號(hào)輸出單個(gè)控制信號(hào)。
15.如權(quán)利要求10所述的系統(tǒng)，其中控制電路響應(yīng)喚醒事件輸出單個(gè)控制信號(hào)，并且其中在輸出單個(gè)控制信號(hào)之后，控制電路還響應(yīng)該喚醒事件輸出喚醒信號(hào)到功率管理器。
16.如權(quán)利要求10所述的系統(tǒng)，還包括與模塊關(guān)聯(lián)的浮動(dòng)保護(hù)電路。
17.如權(quán)利要求16所述的系統(tǒng)，其中浮動(dòng)保護(hù)電路包括三態(tài)緩沖器，接收來(lái)自控制電路的反向單個(gè)控制信號(hào)和相應(yīng)模塊的邏輯電路的輸出，并且根據(jù)該反向單個(gè)控制信號(hào)輸出該邏輯電路的輸出；以及總線保存器，接收該三態(tài)緩沖器的輸出。
18.如權(quán)利要求10所述的系統(tǒng)，還包括一對(duì)設(shè)置在相鄰模塊之間的浮動(dòng)保護(hù)電路。
19.如權(quán)利要求18所述的系統(tǒng)，其中每個(gè)浮動(dòng)保護(hù)電路包括三態(tài)緩沖器，接收來(lái)自控制電路的反向單個(gè)控制信號(hào)和相應(yīng)模塊的邏輯電路的輸出，并且根據(jù)該反向單個(gè)控制信號(hào)輸出該邏輯電路的輸出；以及總線緩沖器，接收該三態(tài)緩沖器的輸出。
20.一種用于保護(hù)第一和第二模塊的系統(tǒng)，每個(gè)模塊包括邏輯電路并且具有單個(gè)受控的ON/OFF狀態(tài)，該系統(tǒng)設(shè)置在該第一和第二模塊之間，該系統(tǒng)包括第一三態(tài)緩沖器，用于接收第一模塊的邏輯電路的第一輸出和第一模塊的第一反向控制信號(hào)，并且根據(jù)該第一反向控制信號(hào)輸出該第一輸出；第一總線保存器，用于接收該第一三態(tài)緩沖器的輸出；第二三態(tài)緩沖器，用于接收第二模塊的邏輯電路的第二輸出和第二模塊的第二反向控制信號(hào)，并根據(jù)該第二反向控制信號(hào)輸出該第二輸出；以及第二總線保存器，用于接收該第二三態(tài)緩沖器的輸出。
全文摘要
一種多閾值CMOS系統(tǒng)以及單個(gè)控制各個(gè)模塊的狀態(tài)的方法。每個(gè)模塊包括具有邏輯晶體管的邏輯電路和連接在邏輯電路與電源線之間的控制晶體管，其中電源線連接在地和電源之一上。控制晶體管具有高于邏輯晶體管的閾值。通過(guò)為每個(gè)模塊形成單個(gè)模塊ON/OFF信號(hào)，響應(yīng)該單個(gè)模塊ON/OFF信號(hào)產(chǎn)生單個(gè)控制信號(hào)，將該單個(gè)控制信號(hào)提供到控制晶體管，以及根據(jù)該單個(gè)控制信號(hào)控制提供到在每個(gè)模塊內(nèi)的邏輯電路的電壓來(lái)控制這些模塊。
文檔編號(hào)H03K17/00GK1822503SQ200610059238
公開(kāi)日2006年8月23日 申請(qǐng)日期2006年2月13日 優(yōu)先權(quán)日2005年2月11日
發(fā)明者趙成勛 申請(qǐng)人:三星電子株式會(huì)社